下载文档原格式
直接数字频率合成器原理直接数字频率合成器（Direct Digital Frequency Synthesizer，简称DDFS）是一种用于产生高精度、稳定的频率信号的电子设备。
它通过数字电路实现频率的直接合成，可以产生任意频率的信号，并且具有快速调谐、高精度以及低相位噪声等优点。
本文将介绍DDFS的工作原理及其在实际应用中的重要性。
一、工作原理DDFS的核心组成部分是相位累加器（Phase Accumulator）、频率控制字（Frequency Control Word）和查表器（Look-up Table）。
相位累加器通过不断累加频率控制字的值，从而产生一个随时间线性增加的相位值。
查表器中存储了正弦波的采样值，通过查表器可以根据相位值得到对应的正弦波样本。
最后，通过数模转换器将数字信号转换为模拟信号输出。
具体来说，DDFS的工作原理如下：1. 频率控制字：频率控制字是一个二进制数，用于控制相位累加器的累加速度。
频率控制字的大小决定了相位累加器每个时钟周期累加的值，从而决定了输出信号的频率。
2. 相位累加器：相位累加器是一个寄存器，用于存储当前的相位值。
相位累加器的值会在每个时钟周期根据频率控制字的大小进行累加。
相位累加器的位数决定了相位的分辨率，位数越多，相位分辨率越高，输出信号的频率分辨率也越高。
3. 查表器：查表器中存储了一个周期内的正弦波样本值（或余弦波样本值），通过查表器可以根据相位累加器的值得到对应的正弦波样本值。
4. 数模转换器：数模转换器将数字信号转换为模拟信号输出。
通常使用的是高速数模转换器，能够将数字信号以高速率转换为模拟信号输出。
二、应用领域DDFS在许多领域中都有广泛的应用，其中包括通信、雷达、测量、音频处理等。
1. 通信领域：在通信系统中，DDFS被广泛应用于频率合成器、频率调制器和频率解调器等模块中。
通过DDFS可以快速、精确地合成所需的信号频率，实现高速数据传输和频谱分析等功能。
实验八 直接数字式频率合成器（DDS ）程序设计与仿真实验1 实验目的(1) 学习利用EDA 技术和FPGA 实现直接数字频率合成器的设计。
(2) 掌握使用Quartus Ⅱ原理图输入设计程序。
2 实验仪器（1）GW48系列SOPC/EDA 实验开发系统（2）配套计算机及Quartus II 软件3 实验原理直接数字频率合成技术，即DDS 技术，是一种新型的频率合成技术和信号产生方法。
其电路系统具有较高的频率分辨率，可以实现快速的频率切换，并且在改变时能够保持相位的连续，很容易实现频率、相位和幅度的数控调制。
传统的生成正弦波的数字是利用—片ROM 和一片DAC ，再加上地址发生计数器和寄存器即可。
在ROM 中，每个地址对应的单元中的内容(数据)都相应于正弦波的离散采样值，ROM 中必须包含完整的正弦波采样值，而且还要注意避免在按地址读取ROM 内容时可能引起的不连续点，避免量化噪音集中于基频的谐波上。
时钟频率f clk 输入地址发生计数器和寄存器，地址计数器所选中的ROM 地址的内容被锁入寄存器，寄存器的输出经DAC 恢复成连续信号，即由各个台阶重构的正弦波，若相位精度n 比较大，则重构的正弦波经适当平滑后失真很小。
当f clk 发生改变，则DAC 输出的正弦波频率就随之改变，但输出频率的改变仅决定于f clk 的改变。
为了控制输出频率更加方便，可以采用相位累加器，使输出频率正比于时钟频率和相位增量之积。
图1所示为采用了相位累加方法的直接数字合成系统，把正弦波在相位上的精度定为n 位，于是分辨率相当于1／2n 。
用时钟频率f P 依次读取数字相位圆周上各点，这里数字值作为地址，读出相应的ROM 中的值(正弦波的幅度)，然后经DAC 重构正弦波。
这里多了一个相位累加器，它的作用是在读取数字相位圆周上各点时可以每隔M 个点读一个数值，M 即力图1中的频率字。
这样，DAC 输出的正弦波频率f sin 就等于“基频” f clk 1／2n 的M 倍，即DAC 输出的正弦波的频率满足下式：)2(sin n clk f M f (1)这里，f clk 是DDS 系统的工作时钟，式(6-1-1)中的n 通常取值在24~32之间，由图1可知，相位分辨率至少是1/16777216，相当于2.146x10-5度。
直接数字频率合成器（直接数字频率合成器（DDS DDS DDS）总结）总结知识收集2008-07-2113:45:46阅读128评论0字号：大中小订阅直接合成法是用一个或多个石英晶体振荡器的振荡频率作为基准频率，由这些基准频率产生一系列的谐波，这些谐波具有与石英晶体振荡器同样的频率稳定度和准确度；然后，从这一系列的谐波中取出两个或两个以上的频率进行组合，得出这些频率的和或差，经过适当方式处理（如经过滤波）后，获得所需要的频率。
DDS 是直接数字式频率合成器（Direct Digital Synthesizer ）的英文缩写。
直接数字式频率合成器（DDS ）是从相位概念出发直接合成所需波形的一种新的频率合成技术，由相位累加器、波形ROM 、D/A 转换器和低通滤波器构成。
时钟频率给定后，输出信号的频率取决于频率控制字，频率分辨率取决于累加器位数，相位分辨率取决于ROM 的地址线位数，幅度量化噪声取决于ROM 的数据位字长和D/A 转换器位数。
结构框图如图2-1所示。
先分部分介绍其结构，后面会讲到总体原理。
相位增量（Phase Increment ）M ，也称为频率控制字，单纯的无单位（不代表弧度或者角度）无符号数。
相位累加器（Phase Accumulator ）由一个无符号数的加法器和一个寄存器构成，一个时钟周期完成一次加法运算。
量化器（Quantizer ）完成很简单的功能。
将较高精度，较大位宽的输入，丢弃低比特位，得到较低精度，较小位宽的输出，直接用作后面查找表的地址。
正余弦查找表（Sine/Cosine Lookup Table）存放正余弦数值。
DDS的工作原理：DDS的基本原理是利用采样定理，通过查表法产生波形[2]。
由于，（2-1）其中Δθ为一个采样间隔ΔT之间的相位增量，采样周期，即：（2-2）控制Δθ就可以控制不同的频率输出。
Δθ是由频率控制字M控制的，即：（2-3）所以改变M就可以得到不同的输出频率。
DDS（DirectDigitalSynthesizer）直接数字式频率合成器1. 什么叫DDS直接数字式频率器DDS（Direct Digital Synthesizer），实际上是⼀种分频器：通过编程频率控制字来分频系统（SYSM CLOCK）以产⽣所需要的频率。
DDS 有两个突出的特点，⼀⽅⾯，DDS⼯作在数字域，⼀旦更新频率控制字，输出的频率就相应改变，其跳频速率⾼；另⼀⽅⾯，由于频率控制字的宽度宽（48bit 或者更⾼），频率分辨率⾼。
2. DDS⼯作原理图1 是DDS 的内部结构图，它主要分成3 部分：相位累加器，相位幅度转换，（）。
图 1，DDS的结构（1）相位累加器⼀个正弦波，虽然它的幅度不是线性的，但是它的相位却是线性增加的。
DDS 正是利⽤了这⼀特点来产⽣正弦信号。
如图 2，根据DDS 的频率控制字的位数N，把360° 平均分成了2的N次等份。
图2，相位累加器原理假设系统时钟为Fc，输出频率为Fout。
每次转动⼀个⾓度360°/2N，则可以产⽣⼀个频率为Fc/2N的正弦波的相位递增量。
那么只要选择恰当的频率控制字M，使得 Fout / Fc= M / 2N,就可以得到所需要的输出频率Fout，Fout = Fc*M / 2N。
（2）相位幅度转换通过相位累加器，我们已经得到了合成Fout 频率所对应的相位信息，然后相位幅度转换器把0°~360°的相位转换成相应相位的幅度值。
⽐如当DDS 选择为2V p-p 的输出时，45°对应的幅度值为0.707V，这个数值以⼆进制的形式被送⼊DAC。
这个相位到幅度的转换是通过查表完成的。
（3）DAC输出代表幅度的⼆进制数字信号被送⼊DAC 中，并转换成为模拟信号输出。
注意DAC 的位数并不影响输出频率的分辨率。
输出频率的分辨率是由频率控制字的位数决定的。
直接数字式频率合成技术（DDS）是⼀种先进的全数字频率合成技术，它具有多种数字式调制能⼒（如相位调制、频率调制、幅度调制以及I/Q正交调制等），在通信、导航、雷达、电⼦战等领域获得了⼴泛的应⽤。
直接数字频率合成的优缺点什么是直接数字频率合成？直接数字频率合成（Direct Digital Frequency Synthesis，DDFS）是一种基于数字信号处理技术的频率合成方法。
它通过数字信号产生器（Digital Signal Generator，DSG）的输出，实现对任何频率和任何波形的生成。
DDFS的原理是将相位累计器作为计数器，将其输出作为一个带宽窄的方波信号，再通过低通滤波器将其转换为连续的正弦波信号，以实现目标波形的合成。
直接数字频率合成的优点精度高DDFS是一种准确的频率合成方法。
因为它是以数字信号的方式输出波形，消除了模拟电路中产生的误差和漂移。
另外，DDFS在频率和相位的控制上，具有高精度的输出能力，提高了合成波形的质量和准确性。
范围广DDFS的输出范围非常广，它可以产生任何频率的波形信号。
而且不同于模拟频率合成器，DDFS的频率可由外部控制，输出频率可以实现广范围内的变化调节。
这种灵活性帮助工程师在频率范围需要变化的应用中，更轻松地调节输出信号。
稳定性好DDFS是一种基于数字信号的频率合成方法，它的信号源压缩了使用模拟电路时容易出现的波动、漂移等不稳定性，所以它具有较高的稳定性。
在多种温度和电压变化的应用中，DDFS可以提供相同的性能，这意味着在设计过程中不需要太多的环境测试与调试。
直接数字频率合成的缺点抗干扰能力差DDFS在抗干扰方面相对较差。
接收到使相位累计器发生错误计数的干扰信号，会导致输出波形的失真或异常。
这可能限制DDS的应用范围，特别是在高强度干扰环境下的应用中，DDFS可能会出现输出失真现象。
噪声高DDFS在合成信号时，会引入噪声，特别是在比较低的频率下噪声会非常明显。
噪声来自于相位计数器的数字量化以及DDS输出的工作频率和时钟相互种衍生的问题，对某些高精度应用造成质量上的影响。
售价较高相比于模拟信号发生器和频率合成器而言，DDFS的售价更高。
其内含的高精度时钟与数字量化模块、COSS/FOSS转换器以及快速控制电路等，使其在调制精度、计算速度、同时售价等方面相对更高。
南京理工大学电子线路课程设计直接数字频率合成器D D S(题名和副题名)(学号)指导教师姓名姜萍老师学院电子工程与光电技术学院年级2012级专业名称通信工程论文提交日期2014.12摘要直接数字信号合成器（DDS）是一种从相位概念出发直接合成所需要波形的新的频率合成技术。
与传统的频率合成器相比，DDS具有低成本、低功耗、高分辨率和快速转换时间等优点。
本文使用DDS的方法设计一个任意频率的正弦信号发生器，具有频率控制、相位控制、测频、切换波形、动态显示、使能开关以及AM调制等功能。
利用QuartusII7.0中VHDL语言完成计算机设计、仿真等工作，然后使用由Altera公司开发的Cyclone III 系列EP3C25F324C8实验箱实现电路，用示波器观察输出波形。
本文使用模块化的设计理念，将整体电路分为9个子模块设计，分别为：分频模块、频率预置与调节模块、频率累加寄存模块、相位预置与调节模块、相位累加寄存模块、sin函数波形存储模块、余弦波方波三角波锯齿波波形选择模块、测频与译码显示模块、AM调制模块。
其后，本文给出了本实验的计算机仿真图与示波器输出图，并进行结果分析。
最后在文末给出了本实验所设计的电路的使用说明书。
关键词：直接数字信号合成器、DDS、AM调制、VHDL、测频AbstractDirect digital synthesizer (DDS) is a new technology of frequency synthesis ,which comes from the concept of the phase, to directly synthetize the required waveform . Compared with the traditional frequency synthesizer, DDS has the advantages of lower cost, lower power consumption, higher resolution and faster switching time etc..DDS method is used to design a direct digital synthesizer to synthetize the sin function of any frequency in this paper, with functions of frequency control, phase control frequency measurement, waveform switching, dynamic display, switch enable and AM modulation. Using VHDL language in the QuartusII7.0, we complete the design, simulation and other works by computer, and then use the EP3C25F324C8 experimental box of Cyclone III series developed by the Altera to implement the design, and finally observe the output waveform in oscilloscope.In this paper, the modular design concept is used, and the whole circuit is divided into 9 sub module design, respectively is: frequency division module, frequency adjusting module, frequency cumulative and register module, phase presetting and adjusting module, phase cumulative and register module, sin function waveform memory module, cos wave, square wave, triangle wave, sawtooth waveform selection module, frequency measurement and decoding display module, the AM modulation module.Then, the computer simulation diagram and the output of the oscilloscope graphs of this experiment is given in this paper, followed by the results analysis. Finally, we give the experimental instructions of the circuit design at the end of the paper.Keywords: direct digital synthesizer, DDS, AM modulation, VHDL, frequency measurement目录摘要 (2)Abstract (3)1 绪论 (7)1.1 DDS的发展概况 (7)1.2 选题背景及意义 (7)1.3 课题研究现状 (8)1.4 本文主要工作 (8)2 实验平台Cyclone III EP3C25F324C5 (10)2.1 Cyclone III (10)2.1.1 Cyclone III 系列产品介绍 (10)2.1.2 Cyclone III EP3C25F324C5 开发板原理图 (11)3 DDS基本原理总电路图 (12)3.1 DDS的基本结构 (12)3.2 DDS的基本原理 (12)3.3 DDS总电路封装图 (14)3.4 本章小结 (16)4 DDS各子模块设计原理 (17)4.1 分频模块 (17)4.1.1 48分频子模块 (18)4.1.2 1000分频子模块 (19)4.1.3 0.5分频子模块 (20)4.2 频率预置与调节模块 (21)4.3 频率累加寄存模块 (22)4.3.1 12位累加器子模块 (23)4.3.2 12位寄存器子模块 (24)4.4 相位预置与调节模块 (25)4.5 相位累加与寄存模块 (25)4.5.1 12位累加器子模块 (26)4.5.2 12位寄存器子模块 (26)4.6 sin波形存储模块 (27)4.6.1 sin_rom子模块 (27)4.6.2 10位寄存器子模块 (28)4.7 余弦波、方波、三角波、锯齿波波形选择模块 (29)4.7.1 cos_rom、rect_rom、square_rom、sawtooth_rom波形存储子模块 (29)4.7.2 波形4选1输出子模块 (30)4.7.3 10位寄存器子模块 (31)4.8 测频与译码显示模块 (31)4.8.1 10进制计数器子模块 (32)4.8.2 测频子模块 (33)4.8.3 译码显示子模块 (34)4.9 AM调制模块 (36)4.9.1 载波产生子模块 (37)4.9.2 调制波乘法与加法子模块 (38)4.9.3 载波乘法子模块 (39)4.9.4 已调波与调制波二选一显示子模块 (40)5 DDS调试仿真与下载 (42)5.1 DDS仿真 (42)5.2 AM调制仿真 (43)5.3 DDS管脚设定与下载运行 (44)6 DDS示波器结果显示 (46)7 DDS使用说明书 (49)8 结论 (50)8.1 论文工作总结 (50)8.2 论文工作展望 (50)致谢 (51)参考文献 (52)1绪论1.1D DS的发展概况DDS是直接数字式频率合成器（Direct Digital Synthesizer）的英文缩写。
1. 直接数字频率合成器DDS直接数字频率合成器DDS 是Direct Digital Synthesizer 的缩写，它是通信系统中常用到的部件。
用DDS 还可以作为很有用的信号源，与模拟式的频率锁相环PLL 相比，它有许多优点，其中以下两条最为突出：（1） 频率切换迅速由于不存在滤波环路，所以可以在极短的时钟周期内改变频率。
（2） 频率稳定度高由于采用了晶体振荡器作为时钟源，因此极高的频率稳定度。
2. 数字式波形生成的基础知识存储器与波形数据 如果一个存储器有n 条地址线，则这个存储器的存储空间为2n。
存储器中数据与波形的关系如图1所示。
假设在2n个存储单元内存放了一个周期的正弦波数据，则每个单元内的数据就表示正弦值的大小，这种存储器称为波形数据存储器。
图1表明了存储单元与正弦波形的对应关系。
如果重复地从0~2n -1单元读出波形数据存储器中的数据，在波形存储器的输出端就会得到周期的正弦序列；如果将周期的正弦序列输入到D/A 转换器，则会在D/A 转换器的输出端得到连续的正弦电压。
输出的正弦序列（或连续的正弦电压）的周期是由什么决定呢？它是由读出数据的时钟频率决定的。
如图2所示，设CLK 为加于波形存储器的时钟，该时钟的周期为T0，则其频率为fclk=1/T0。
显然，时钟频率越高，读取波形存储器内一个周期的数据所用的时间就越短，因而从D/A 转换器得到的正弦信号的频率就越高。
波形发生器的系统组成如图3所示为波形发生器的系统组成，其中，时钟fclk 加于二进制计数器，生成波形数据存储器所需的地址信号，地址信号的产生频率正比于时钟频率。
计数器的输出在0~2n -1之间周而复始地变化，从而使波形存储器输出周期的正弦序列，D/A 转换器则输出连续的模拟正弦电压波形。
图4所示给出了一周期的正弦波形与时钟周期的关系。
从图中可以得到fclk/f=2n ，这样一个重要关图1 存储器中的数据与波形的关系T0=1/fclk图2 时序逻辑电路的时钟形 图3 波形发生器的系统组成系。
实现直接数字频率合成器的种技术方案数字频率合成器是指一种非常重要的电子技术设备，其可以将高精度的数字信号转化为高质量的模拟信号，并通过模拟电路将这些信号输出，使得它们可以被人类感知。
实现直接数字频率合成器的技术方案有很多，本文将会详细介绍其中几种方案。
首先，最基本的方案是采用数字锁相环（，简称PLL）来实现直接数字频率合成器。
PLL技术已经被广泛应用于数字电路中，不仅可以实现同步，还可以通过比较、过滤和放大的方式将输入信号与参照信号进行比较，从而实现频率合成。
在此方法中，数字信号由一个ARB（任意波形发生器）产生，然后通过一个分频器进行分频，得到一个低频数字信号。
然后，这个低频数字信号以作为输入信号，通过两个锁相环（一个主锁相环，一个辅助锁相环）进行比较和过滤，最终输出高质量的数字信号。
这种方案非常简单，低成本、功耗低，适用于低频合成，但缺点是精度较低。
第二种方案是数字信号处理器（DSP）。
为了实现更高精度和更高的频率合成，可以采用DSP来实现。
首先，数字信号由一个ARB产生，并通过高速ADC进行采样。
然后，DSP通过数字滤波器等技术将这些数字信号进行处理，最终输出精度高、频率高的数字信号。
这种方案的优点是可以实现高精度、高频率的数字信号合成，但缺点是复杂度高、功耗大。
第三种方案是FPGA（现场可编程门阵列）。
FPGA相当于一个可编程的芯片，在硬件上实现数字信号处理和频率合成这两个功能。
这种方案的优点是高度灵活、可修改、功耗低，可实现多路复用，缺点是工程量大、难度较高。
总的来说，实现直接数字频率合成器的技术方案有很多，具体的方案应根据具体的应用场景和需要来确定。
如果需要实现低成本、低功耗的低频率合成，则可以采用PLL技术的方案。
如果需要实现高精度、高频率的数字信号合成，则可以采用DSP的方案。
如果需要更高的灵活性和可修改性，则可以采用FPGA的方案。
直接数字频率合成器一、设计要求及说明设计一个频率及相位均可控制的具有正弦和余弦输出的直接数字频率合成器（Direct Digital Frequency Synthesizer 简称DDFS或DDS）.DDS是一种基于全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术。
具体地说，从相位出发，用不同的相位，给出不同的电压幅度，最后平滑出需要的频率..DDS是一种新型的频率合成技术。
具有相对带宽大、频率转换时间短、分辨率高、相位连续性好等优点，很容易实现频率、相位和幅度的数控调制，广泛应用于通讯领域.(1)基本要求1)利用QuartusII软件和SmartSOPC实验箱实现DDS的设计；2)DDS中的波形存储器模块用Altera公司的Cyclone系列FPGA芯片中的RAM实现，RAM结构配置成212×10类型；3)具体参数要求：频率控制字K取4位；基准频率fc=1MHz,由实验板上的系统时钟分频得到,系统具有清零和保持的功能；4)利用实验箱上的D/A转换器件将ROM输出的数字信号转换为模拟信号，能够通过示波器观察到正弦波形,能够同时输出正余弦两路正交信号;5)通过开关（实验箱上的Ki）输入DDS的频率和相位控制字，并能用示波器观察加以验证；(2)提高要求1)扩大频率控制和相位控制的范围，并在数码管上分别显示频率控制字K及其对应生成的频率；2)设计能输出多种波形（三角波、锯齿波、方波等）的多功能波形发生器；二、方案论证DDS组成与工作原理图:(1)频率与之语调节电路K被称为频率控制字，也叫相位增量。
DDS方程为：f0=f c K/2N,f0为输出频率，f c为时钟频率。
当K=1时，DDS输出最低频率为f c/2N，而DDS的最大输出频率由Nyquist采样定理决定，即f c//2，也就是说K的最大值为2N-1。
因此，只要N足够大，DDS可以得到很细的频率间隔。
要改变DDS的输出频率，只要改变频率控制字K即可。
实现直接数字频率合成器的种技术方案嘿，小伙伴们，今天我来和大家聊聊如何实现一款牛气冲天的直接数字频率合成器（DDS）。
这可是电子领域里的一大神器，不仅能实现高速频率转换，还能精确控制输出波形，简直是实验室和工业界的宠儿。
下面，我就用我那十年磨一剑的经验，给大家带来一份实操性强的技术方案。
我们要明确DDS的核心原理。
DDS的核心在于一个叫做相位累加器的家伙，它通过不断地累加相位，来控制数字到模拟转换器（DAC）的输出，从而实现频率合成。
那么，我们就来一步步打造这款神奇的DDS。
一、硬件设计1.1选用合适的FPGA芯片FPGA是DDS的核心，负责实现相位累加、正弦查找表、DAC输出等功能。
我们要根据项目需求，选择合适型号的FPGA芯片。
这里我推荐使用Xilinx或Altera的高端FPGA，它们具有丰富的逻辑资源和高速DAC接口，能够满足DDS的高性能要求。
1.2设计数字下变频器数字下变频器是DDS的关键部分，它负责将高频信号转换为低频信号。
我们可以采用数字滤波器来实现这一功能。
在设计过程中，要注意滤波器的类型、阶数和截止频率等参数，以确保信号转换的准确性和稳定性。
1.3设计DAC输出电路DAC输出电路负责将数字信号转换为模拟信号。
这里我们可以选择串行或并行DAC，根据FPGA的接口和性能要求来确定。
同时，要设计合适的驱动电路，确保DAC输出信号的幅度和波形。
二、软件设计2.1相位累加器设计相位累加器是DDS的核心，它决定了输出频率的精度。
在设计相位累加器时，要注意字长和累加速率，以满足频率分辨率和转换速度的要求。
2.2正弦查找表设计正弦查找表是DDS的关键部分，它用于查找正弦波的采样值。
在设计查找表时，要考虑查找表的深度和宽度，以确保输出波形的精度。
2.3数字滤波器设计数字滤波器是数字下变频器的核心，它决定了信号转换的准确性和稳定性。
在设计滤波器时，要选择合适的滤波器类型、阶数和截止频率等参数。
2.4控制界面设计控制界面是用户与DDS交互的桥梁，它负责接收用户输入的频率、幅度等参数，并控制FPGA实现相应的功能。
直接数字频率合成器（DDS）设计摘要直接数字合成（DDS）是一种数字式技术，产生的频率和相位可调输出信号引用到一个固定频率时钟源模块的精度数字数据技术。
本质上，参考时钟脉冲频率间隔分开一个DDS结构提出的二进制控制字。
控制字通常是24到48位长，使DDS的实施提供优越的输出频率调谐分辨率。
在日益竞争成本的今天，高性能，功能与作用相结合，DDS 产品正迅速地成为除传统的高速频率的模拟合成器解决办法之外的另一种选择。
高速，高性能，D/A变换器和DDS结构到单片机(通常是一个完整DDS的解决办法)上的综合使这项技术能够瞄准广泛应用，而且在许多场合提供一种替代基于模拟的PLL合成器。
在许多应用中，使用DDS的解决方案拥有灵活的特性，相较模拟等效电路锁相环频率合成器它有一些独特的优势。
DDS 优势：微赫兹的输出频率和相位调整功能，这些全部在数字控制下完成。
极其快的调相输出频率(或者相位),相位频率连续无畸变/使未达到的相关模拟还原时间异常。
DDS数字化实现了消除了手工系统调谐的需要操控和零部件老化和温度模拟合成器解决办法。
DDS实现了数字的控制接口，当它在处理器下控制时系统可被遥控的环境变得容易、精确且尽可能完善。
当它作为一个相位合成器时，DDS能够前所未有的匹配来控制I和Q的输出。
关键字直接频率合成器（DDS），任意的波形发生器，频率计SummaryDirect digital synthesis (DDS) is a technique for using digital data processing blocks as a means to generate a frequency- and phase-tunable output signal referenced to a fixed-frequency precision clock source. In essence, the reference clock frequency is “divided down” in a DDS architecture by the scaling factor set forth in a programmable binary tuning word. The tuning word is typically 24-48 bits long which enables a DDS implementation to provide superior output frequency tuning resolution.Today’s cost-competitive, high-performance, functionally-integrated, and small package-sized DDS products are fast becoming an alternative to traditional frequency-agile analog synthesizer solutions. The integration of a high-speed, high-performance, D/A converter and DDS architecture onto a single chip (forming what is commonly known as a Complete-DDS solution) enabled this technology to target a wider range of applications and provide, in many cases, an attractive alternative to analog-based PLL synthesizers. For many applications, the DDS solution holds some distinct advantages over the equivalent agile analog frequency synthesizer employing PLL circuitry.DDS advantages:Micro-Hertz tuning resolution of the output frequency and sub-degree phase tuning capability, all under complete digital control.Extremely fast “hopping speed” in tuning output frequency (or phase), phase-continuous frequency hops with no over/undershoot or analog-related loop settling time anomalies.The DDS digital architecture eliminates the need for the manual system tuning and tweaking associated with component aging and temperature drift in analog synthesizer solutions.The digital control interface of the DDS architecture facilitates an environment where systems can be remotely controlled, and minutely optimized, under processor control.When utilized as a quadrature synthesizer, DDS afford unparalleled matching and control of I and Q synthesized outputs.KeywordsDirect digital synthesis (DDS),The generator of arbitrary wave form, Frequency measure目录I、正文 (4)一、设计要求说明 (4)二、方案论证 (4)三、各模块设计原理 (6)1、相位累加器 (6)2、建立ROM宏单元 (7)3、频率控制与相位控制模块 (12)4、动态显示模块 (15)5、分频模块 (18)6、测频模块 (20)7、控制模块 (22)四、总装图 (23)五、编程下载 (24)II、结论 (25)III、参考文献 (25)IV、实验感想 (26)I、正文一、设计要求说明：本实验的内容是使用DDS的方法设计一个任意频率的正弦信号发生器，利用Quartus II完成设计、仿真等工作，并进行硬件测试。
直接数字频率合成知识点汇总（原理_组成_优缺点_实现）直接数字频率合概述DDS同DSP（数字信号处理）一样，也是一项关键的数字化技术。
DDS是直接数字式频率合成器（Direct Digital Synthesizer）的英文缩写。
DDS 是从相位概念出发直接合成所需要波形的一种新的频率合成技术。
直接数字频率合成是一种新的频率合成技术和信号产生的方法，具有超高速的频率转换时间、极高的频率分辨率分辨率和较低的相位噪声，在频率改变与调频时，DDS能够保持相位的连续，因此很容易实现频率、相位和幅度调制。
此外，DDS技术大部分是基于数字电路技术的，具有可编程控制的突出优点。
因此，这种信号产生技术得到了越来越广泛的应用，很多厂家已经生产出了DDS专用芯片，这种器件成为当今电子系统及设各中频率源的首选器件。
直接数字频率合成原理工作过程为：1、将存于数表中的数字波形，经数模转换器D/A，形成模拟量波形。
2、两种方法可以改变输出信号的频率：（1）改变查表寻址的时钟CLOCK的频率，可以改变输出波形的频率。
（2）、改变寻址的步长来改变输出信号的频率.DDS即采用此法。
步长即为对数字波形查表的相位增量。
由累加器对相位增量进行累加，累加器的值作为查表地址。
3、D/A输出的阶梯形波形，经低通（带通）滤波，成为质量符合需要的模拟波形。
直接数字频率合成系统的构成直接数字频率合成主要由标准参考频率源、相位累加器、波形存储器、数/模转换器、低通平滑滤波器等构成。
其中，参考频率源一般是一个高稳定度的晶体振荡器，其输出信号用于DDS中各部件同步工作。
DDS的实质是对相位进行可控等间隔的采样。
直接数字频率合成优缺点优点：（1）输出频率相对带宽较宽输出频率带宽为50%fs（理论值）。
但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制，实际的输出频率带宽仍能达到40%fs。
（2）频率转换时间短DDS是一个开环系统，无任何反馈环节，这种结构使得DDS的频率转换时间极短。
DDS基本原理及技术指南DDS是直接数字频率合成器（Direct Digital Synthesizer）的简称，是一种使用数字技术合成连续可变频率输出信号的设备。
DDS技术已经广泛应用在各种通信、测量和控制领域中。
基本原理：DDS的基本原理是通过数字技术直接控制相位和频率，从而合成任意频率和形状的输出信号。
这与传统的模拟频率合成器（AFS）不同，模拟频率合成器需要使用模拟电路来合成频率。
DDS的核心组成部分是相位累加器、DAC和时钟。
相位累加器用于积累相位，DAC用于将相位转换为模拟信号。
时钟提供DDS系统的基本时钟频率。
通过调整相位累加器的步进值和DAC的输出解析度，DDS可以实现非常细腻的频率和相位调整。
此外，DDS还可以通过修改时钟频率来调整输出频率的精度和稳定性。
技术指南：1.时钟频率选择：DDS的输出频率是由时钟频率和相位累加器的步进值共同决定的。
选择适当的时钟频率可以提高DDS系统的输出频率范围和分辨率。
一般来说，时钟频率应远高于所需输出频率的最高频率。
2.相位累加器和相位步进值：相位累加器决定了输出信号的相位，相位步进值决定了输出信号的频率。
通过调节相位累加器的步进值可以实现频率的连续可调。
较小的相位步进值可以提高DDS系统的频率分辨率。
3.数字信号处理：DDS系统中的数字信号处理单元可以对输入信号进行调制和滤波等操作，以实现更复杂的信号处理功能。
通过合理选择数字信号处理算法和参数，可以改善DDS系统的性能和输出质量。
4.输出滤波：DDS系统的输出信号通常需要经过滤波处理，以去除数字部分带来的杂散和非线性失真。
选择合适的滤波器类型和参数可以提高输出信号的质量和纯度。
5.时钟稳定性和干扰抑制：DDS系统对时钟的稳定性和干扰非常敏感。
为了提高系统的性能和稳定性，应选择具有较低抖动和干扰的时钟源，并采取适当的抑制技术。
6.电源和地线设计：DDS系统对电源和地线的设计要求较高。
应该采取合理的电源隔离和滤波措施，以减少电源噪声和干扰。
直接数字式频率合成器（DDS）的基本原理雷达通信电⼦战相⽐于普通信号源，频率合成器通常频谱更纯、相位噪声更低、频率的切换更快，可分为直接式频率合成器、间接式频率合成器以及直接数字式频率合成器。
直接式频率合成器直接式频率合成器由混频器、倍频器和分频器等组成，对标准频率源进⾏加减乘除等必要的算术操作，再通过放⼤、滤波后分离选出需要的频率信号。
直接式频率合成器设计复杂、效率低下，输出的频率是离散调谐⽽不是连续调谐的，产⽣的虚假频率也可能很多。
它的频率选择速度取决于射频转换速度和在滤波器中的传播，⼀般为⼏⼗到⼏百纳秒级。
间接式频率合成器间接式频率合成器是利⽤锁相环(PLL)原理，⽤标准频率源来控制压控振荡器得到需要的频率。
它有模拟和数字之分，但是多采⽤数字式锁相环，从⽽实现特定场合的⾼性能频率源。
相⽐于直接式频率合成器，它的电路相对简单、体积⼩、重量轻、较省电等特定，但是其频率的切换速度较慢，达到⼏⼗微秒以上，并且环路还存在失锁的可能。
直接数字式频率合成器随着数字技术和MMIC技术的⾼速发展，直接数字式频率合成器(DDS)已⼴泛应⽤于信号产⽣器、电⼦战、数据数字传输等场合。
其关键部件包括：数模转换器、相位累加器、存储器等。
DDS的优点有：频率转换速度快、频率步长精确、相位连续、输出平衡⽆瞬变过程，同时它还具有结构简单、体积⼩、重量轻和成本低等优点。
基本原理DDS系统的核⼼是相位累加器，其内容会在每个时钟周期更新，存储在相位寄存器中的数字M就会累加⾄相位寄存器中，相位累加器的截断输出⽤作正弦(或余弦)查找表的地址，每个地址对应正弦波从0~360度的⼀个相位点，相位信息通过查找表映射⾄数字幅度字，进⽽驱动DAC。
对于n位的相位累加器，存在2的n次⽅个可能的相位点，如果时钟频率为fc，则输出正弦波的频率计算公式如上图中所⽰。
在实际DDS系统中，通常相位输出会被截断，这样可以⼤⼤减⼩查找表的⼤⼩，并且不会影响频率分辨率，但是会最终输出会增加相位噪声。
电子线路课程设计直接数字频率合成器学号：姓名：2011年11月摘要本篇论文主要讲了用eda设计dds。
用quartus 软件模拟仿真电路，并下载到芯片。
使电路能输出正余弦波，并可调节频率和相位。
并在这基础上进行一部分扩展，如能输入矩形三角形波。
关键词eda设计 dds quartusAbstract:This report introduces the EDA design is completed with Direct Digital Synthesis DDS process. This design uses DDS QuartusII 7.0 software design, and downloads SmartSOPC experimental system hardware.Key word eda design dds quartus目录设计要求 (4)方案论证 (4)各子模块设计原理 (6)调试，仿真及下载 (12)结论 (13)一．设计要求基本要求：1、利用QuartusII软件和SmartSOPC实验箱实现DDS的设计；2、DDS中的波形存储器模块用Altera公司的Cyclone系列FPGA芯片中的RAM 实现，RAM结构配置成212×10类型；3、具体参数要求：频率控制字K取4位；基准频率fc=1MHz,由实验板上的系统时钟分频得到；4、系统具有使能功能；5、利用实验箱上的D/A转换器件将ROM输出的数字信号转换为模拟信号，能够通过示波器观察到正弦波形；6、过开关（实验箱上的Ki）输入DDS的频率和相位控制字，并能用示波器观察加以验证；提高部分：1、通过按键（实验箱上的Si）输入DDS的频率和相位控制字，以扩大频率控制和相位控制的范围；(注意：按键后有消颤电路)2、能够同时输出正余弦两路正交信号；3、在数码管上显示生成的波形频率；4、充分考虑ROM结构及正弦函数的特点，进行合理的配置，提高计算精度；5、设计能输出多种波形（三角波、锯齿波、方波等）的多功能波形发生器；6、基于DDS的AM调制器的设计；7、自己添加其他功能。
二、方案论证直接数字频率合成器（Direct Digital Frequency Synthesizer）是一种基于全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术。
dds的组成及工作原理：每来一个CLOCK，加法器就将频率控制字f与累加寄存器输出的累加相位数据相加，相加的结果又反馈送至累加寄存器的数据输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。
这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。
由此，相位累加器在每一个时钟脉冲输入时，把频率控制字累加以此，相位累加器输出的数据作为波形存储器的相位取样地址，这样就可把存储在波形存储器内的波形抽样值进行找表查出，完成相位到幅值的转换。
由于相位累加器为N位，相当于把正弦信号在相位上的精度定为N位，所以分辨率为1/2N。
若系统时钟频率为fc ，频率控制字f为1，则输出频率为fOUT=fC/2N，这个频率相当于"基频"。
若f为K，则输出频率为：f out =K* fC/2N当系统输入时钟频率fC不变时，输出信号的频率由频率控制字K所决定。
由上式可得：K=2N*fout /fC其中，K为频率字，注意K要取整，有时会有误差。
DSS工作流图：三、各子模块设计原理1、分频器实验中需要有1mhz，1khz，2hz，0.5hz的输入信号，而实验像仅能提供48mhz 的输入信号，故需要分频。
实验中拟用74163制作3分频，3片74160分别制作1k分频与500分频，用4片触发器做16分频。
16分频：3分频：1k分频：500分频：2、加法器加法器的目的，其一是作为累加器的一部分，将k进行累加，其二是作为频率控制与相位控制电路的一部分，调整输入给rom的12位地址。
3、寄存器寄存器的目的，是使加法器出来的结果稍作停留，以便传递给rom的地址位或者是回传给加法器成为加数。
4、累加器相位累加器的组成= N位加法器+N位寄存器相位累加器的作用：在时钟的作用下，进行相位累加注意：当相位累加器累加满量时就会产生一次溢出，完成一个周期性的动作。
5、rom的制作作用：进行波形的相位—幅值转换。
原理：ROM的N位地址把0O—360O的正弦角度离散成具有2N个样值的序列ROM的D位数据位则2N个样值的幅值量化为D位二进制数据以正弦为例：首先用VC程序产生rom数据值,程序如下:#include"stdio.h"#include"math.h"int main(int argc,char*argv[]){int i;double s;for(i=0;i<4096;i++){s=sin(atan(1)*8*i/4096);printf("%d:%x;\n",i,(int)((s+1)*1023/2));}return 0;}上述程序编译后,生成一个可执行文件rogen.exe,在DOS命令下执行: rogen>sine.mif生成sine.mif文件,再加上*.mif文件的头部说明即可,格式如下: DEPTH=4096;WIDTH=10;ADDRESS_RADIX=DEC;DATA_RADIX=HEX;CONTENTBEGIN...... -----ROM中的数据,每个占用一行......END然后设定LPM-ROM在元器库中选取LPM-ROM，设置ROM的信息，数据宽度为10bits，数据个数为4096；设置ROM为寄存器输出，不需要时钟和异步清零信号；指定ROM的初始化数据来源，选择刚刚所生成的mif文件。
然后点击“finish”即可生成ROM 单元了。
器件图如下:6、显示电路由于译码器一次只能输入一个数字的7位控制信号进入系统，为了使8个数字同时亮，则需要用到计数器与若干选择器，将想要输入系统的信号轮流送入。
电源接通，1khz的clk接入，计数器开始工作，产生0—7以控制8个数字同时亮。
7、测频电路测频就是计算1秒钟内脉冲的个数。
我们利用计数器和锁存器实现这一功能。
由于累加器以频率控制字K为间隔,当累加器满量时就会产生一次溢出,完成一次周期性的动作,这个周期也就是DDS信号的一个频率周期,所以将累加器的最高位作为测频电路技术器的脉冲。
将1HZ的时钟信号二分频,得到0.5Hz。
将0.5Hz脉冲送入锁存器的时钟端,0.5Hz反相延时后的脉冲送入计数器的清零端。
这样就使计数器在2s的脉冲周期内,1s内清零,1s内计数。
由于锁存器的脉冲和计数器的脉冲是反相的,且有一定的延时,所以当锁存器有效脉冲来到时,计数器是清零状态,锁存器就锁存前1s内计数器的计数信号。
这样就完成了1s内的脉冲计数,再将锁存器的输出送入译码显示电路,就可以在数码管上显示波形频率了。
原理图如下：电路图如下：8、总电路将累加器所得与k与p进行处理，以实现对相频的控制，再送入rom地址端，为了实现多波形输出，对开关输入信号进行判别，根据不同情况送入不同rom以实现多波形输出。
最后再合并上显示电路与测频电路。
四、调试，仿真及下载调试先保存，将上述电路以字母输入方式输入并保存在工程文件夹中。
再将文件置顶，最后进行编译，在主菜单中选择processing项，在弹出的对话框中选择Start complication键，则编译开始。
在编译过程中，若有任何信息、错误和警告消息，都将显示在自动打开的Message-Compiler窗口中；若由于文件出错而没有通过，则需要返回原文件进行修改，修改后存盘，再编译直至文件通过。
仿真新建一个“Vector Waveform file”文件，并在下拉列表中选.vwf扩展名，生成波形文件。
右键单击，在弹出的菜单中选Enter Nodes Frome SNF,在弹出的对话框中选择要观测的节点。
选Option\Grid Size和 Time，设置相应选项，并给输入引脚加上适当的信号。
然后，选保存。
接着选择主菜单中的Simulator 项，打开模拟器，点击Start开始仿真。
其中dds的cos部分仿真结果如下图所示：Sin部分如下图所示：下载1.在device&pin中，configuration标签页，采用串行配置器件EPCS4的主动配置方式。
在unused pins标签页，进行没有使用管脚的配置，设置为高阻输入，避免损坏。
2.选择processing-start compilation进行全程编译。
五、结论同时输入正弦余弦波：同时输入正弦波与方波：同时输入正弦波与三角波：相位改变功能演示：测频功能检测:(单位hz)误差均在允许范围内。
六、遇到的问题和解决方法想做位相控制的位拓展，将原模16换成模64，原是低四位或者高四位相加，改为低8位或者高8位相加，实现了功能拓展。
七、实验感想本次实验是对我们数电能力实际应用的一次考验，通过这次实验我们灵活运用了我们所学习过的知识，尝试了自主探究与创新。
这是我们经历过的最长的一个单项实验，整整一周的时间里我们独立设计出了一个dds，遇到很多问题，通过独立探索或者与他人的交流讨论我们克服了困难并作出了成果。
本次实验里我学习到了创新的精神以及活学活用的道理。
参考文献1.蒋立平编著.《数字电路》.南京理工大学出版社2.南京理工大学电子技术中心编.《EDA设计实验指导书》3.付文红、花汉兵编著.《EDA技术与实验》.机械工业出版社。
