第6章 时序逻辑习题

时序逻辑电路练习题一、填空题1. 基本RS触发器，当R、S都接高电平时，该触发器具有____ ___功能。

2．D 触发器的特性方程为 ___ ；J-K 触发器的特性方程为______。

3．T触发器的特性方程为。

4．仅具有“置0”、“置1”功能的触发器叫。

5．时钟有效边沿到来时，输出状态和输入信号相同的触发器叫____ _____。

6. 若D触发器的D端连在Q端上，经100 个脉冲作用后，其次态为0，则现态应为。

7．JK触发器J与K相接作为一个输入时相当于触发器。

8. 触发器有个稳定状态，它可以记录位二进制码，存储8 位二进制信息需要个触发器。

9．时序电路的次态输出不仅与即时输入有关，而且还与有关。

10. 时序逻辑电路一般由和两部分组成的。

11. 计数器按内部各触发器的动作步调，可分为___ ___计数器和____ __计数器。

12. 按进位体制的不同，计数器可分为计数器和计数器两类；按计数过程中数字增减趋势的不同，计数器可分为计数器、计数器和计数器。

13．要构成五进制计数器，至少需要级触发器。

14．设集成十进制（默认为8421码）加法计数器的初态为Q4Q3Q2Q1＝1001，则经过5个CP脉冲以后计数器的状态为。

15．将某时钟频率为32MHz的CP变为4MHz的CP，需要个二进制计数器。

16. 在各种寄存器中，存放N位二进制数码需要个触发器。

17. 有一个移位寄存器，高位在左，低位在右，欲将存放在该移位寄存器中的二进制数乘上十进制数4，则需将该移位寄存器中的数移位，需要个移位脉冲。

18．某单稳态触发器在无外触发信号时输出为0态，在外加触发信号时，输出跳变为1态，因此其稳态为态，暂稳态为态。

19．单稳态触发器有___ _个稳定状态，多谐振荡器有_ ___个稳定状态。

20．单稳态触发器在外加触发信号作用下能够由状态翻转到状态。

21．集成单稳态触发器的暂稳维持时间取决于。

22. 多谐振荡器的振荡周期为T=tw1+tw2，其中tw1为正脉冲宽度，tw2为负脉冲宽度，则占空比应为_______。

4．有一T 触发器，在T =1时，加上时钟脉冲，则触发器 。

A ．保持原态 B ．置0 C ．置1 D ．翻转 5．假设JK 触发器的现态Q n =0，要求Q n +1=0，则应使 。

A ．J=×，K =0 B ．J=0，K=× C ．J=1，K=× D ．J=K=16．电路如图T4.6所示。

实现A Q Q n n +=+1的电路是 。

A ．B ．C ．D ．图T4.67．电路如图T4.7所示。

实现n n Q Q =+1的电路是 。

A ．B ．C ．D ．图T4.79．将D 触发器改造成T 触发器，如图T4.9所示电路中的虚线框内应是 。

图T4.9A ．或非门B ．与非门C ．异或门D ．同或门 13．用n 只触发器组成计数器，其最大计数模为 。

A ．n B ．2n C ．n 2 D ．2 n14．一个5位的二进制加计数器，由00000状态开始，经过75个时钟脉冲后，此计数器的状态为 ：A AA ACPCPCPTQA ．01011B ．01100C ．01010D ．0011115．图T4.15所示为某计数器的时序图，由此可判定该计数器为 。

A ．十进制计数器 B ．九进制计数器 C ．四进制计数器 D ．八进制计数器图T4.1516．电路如图T4.16所示，假设电路中各触发器的当前状态Q 2 Q 1 Q 0为100，请问在时钟作用下，触发器下一状态Q 2 Q 1 Q 0为 。

图T4.16A ．101B ． 100C ． 011D ． 00017．电路图T4.17所示。

设电路中各触发器当前状态Q 2 Q 1 Q 0为110，请问时钟CP 作用下，触发器下一状态为 。

图T4.17A ． 101B ．010C ．110D ．11118．电路如图T4.18所示， 74LS191具有异步置数的逻辑功能的加减计数器，其功CPQ 0Q 1Q 2Q 32能表如表T4.18所示。

第6章时序逻辑电路6.1复习笔记本章系统地讲述了时序逻辑电路的工作原理和分析方法、设计方法。

首先讲述了时序逻辑电路在逻辑功能和电路结构上的特点以及分析时序逻辑电路的具体方法和步骤。

然后介绍了移位寄存器、计数器、顺序脉冲发生器等各类时序逻辑电路的工作原理和使用方法。

最后介绍了时序逻辑电路的竞争-冒险现象。

一、概述时序电路称为状态机（简称SM）、有限状态机（FSM）或算法状态机（ASM），工作时在电路的有限个状态间按一定的规律转换，关于时序电路的要点总结如表6-1-1所示。

表6-1-1时序电路要点总结二、时序逻辑电路的分析方法1．同步时序逻辑电路的分析方法分析一个时序电路，就是要求找出电路的状态和输出的状态在输入变量和时钟信号作用下的变化规律。

由于同步时序电路中所有触发器都是在同一个时钟信号操作下工作的，因此分析方法比较简单。

分析同步时序电路时一般按如下步骤进行：（1）由逻辑图得到每个触发器的驱动方程；（2）将驱动方程代入相应触发器的特性方程，得到状态方程；（3）得到整个时序电路的状态方程组；（4）根据逻辑图得到电路的输出方程。

2．时序逻辑电路的状态转换表、状态转换图、状态机流程图和时序图（1）状态转换表：①状态方程和输出方程中代入任意一组输入变量及电路初态的取值；②计算出电路的次态和现态下的输出值；③将其再代入状态方程和输出方程；④得到一组新的次态和输出值；⑤将所有计算结果列成真值表的形式，得到状态转换表。

（2）状态转换图：将电路的各个状态用圆圈表示，状态转换方向用箭头表示。

箭头旁注明状态转换前的输入变量取值和输出值。

输入变量取值通常写在斜线以上，输出值写在斜线以下。

（3）状态机流程图（SM图）：SM图表示在一系列时钟脉冲作用下时序电路状态转换的流程以及每个状态下的输入和输出。

SM图常用图形符号见表6-1-2。

表6-1-2SM图常用图形符号（4）时序图：在输入信号和时钟脉冲序列作用下，电路状态、输出状态随时间变化的波形图称为时序图。

《数字设计——原理与实践》第四版习题答案第6章在《数字设计——原理与实践》第四版中的第6章节，我们学习了数字系统的时序逻辑。

这一章节是非常重要的，因为现代数字系统必须做到准确、稳定和安全，而时序逻辑是实现这一目标的基础。

在本章中，我们将学习如何设计控制信号和数据在数字系统中的传输，以及如何避免和解决与时序有关的问题。

本篇文章将为读者提供《数字设计——原理与实践》第四版习题答案第6章，希望能够引导读者更好地理解本章内容。

一、单选题1、时序逻辑通常用于实现何种功能？A、数据传输B、时序控制C、处理逻辑D、存储单元答案：B解析：时序逻辑主要用于实现时序控制，包括时钟信号和异步复位信号等等。

2、在一个74LS74触发器中，左侧箭头指示的地方是：A、复位输入端B、时钟输入端C、数据输入端D、输出端答案：C解析：左侧箭头指示的地方是数据输入端，即D输入端。

3、时钟信号的周期是：A、高电平B、低电平C、上升沿D、下降沿答案：C解析：时钟信号的周期是指从一个上升沿到下一个上升沿的时间间隔。

4、锁存器的主要作用是：A、控制输入信号B、提供稳定的输出信号C、延迟数据传输D、在输入变化时跟踪输出答案：B解析：锁存器主要的作用是提供稳定的输出信号，从而消除时序问题。

5、时钟信号频率的选择主要取决于数字系统中的什么因素？A、系统的工作速度B、逻辑器件的速度C、电源电压D、温度答案：A解析：时钟信号频率的选择主要取决于数字系统的工作速度。

二、填空题1、在一个双稳态触发器中，引脚为 ______ 的输入信号将触发触发器的状态转换。

答案：时钟解析：在一个双稳态触发器中，引脚为时钟的输入信号将触发触发器的状态转换。

2、在一个同步计数器中，计数器的值将在 ______ 信号的上升沿按顺序递增。

答案：时钟解析：在一个同步计数器中，计数器的值将在时钟信号的上升沿按顺序递增。

3、在一个带有异步复位的触发器中，当异步复位信号为 ______ 时，触发器的状态将被重置。

第六章 时序逻辑电路6-1 分析题图6-1所示的同步时序电路，画出状态图。

题图6-1解： 11221211n n n n J K Q T Q Z Q Q ====，，，，11111111212n n n n nn n nQ J Q K Q Q Q Q Q Q +=+=+=+122212n n n n Q T Q Q Q +=⊕=⊕，状态表入答案表6-1所示，状态图如图答案图6-1所示。

答案表6-1答案图6-16-2 分析题图6-2所示的同步时序电路，画出状态图。

题图6-2 解：按照题意，写出各触发器的状态方程入下：11J K A ==，21n J Q =，21K =，1212n n nQ Q Q +=，111n n Q A Q +=⊕状态表入答案表6-2所示，状态图如图答案图6-2所示。

答案表6-2答案图6-2Q 2n Q 1n Q 2n+1 Q 1n+1 Z0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 0 0 0 1A Q 2n Q 1n Q 2n+1 Q 1n+1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 1 0 0 0 1 0 1 1 0 0 1 0 0CLK D 1D 2D 3Q 3Q 2Q 1Q 2Q 3Q 1Q 1Q 2Q 3&6-3分析题图6-3所示的同步时序电路，画出状态图。

题图6-3解：按照题意，写出各触发器的状态方程入下：1112213232131n n n nn J K T J K Q Q T J Q Q K Q ========1，，， 133********n n n n n n n nQ J Q K Q Q Q Q Q Q +=+=+ 1222132n n n n nQ T Q Q Q Q +=⊕=⊕ 1111111n n n n Q T Q Q Q +=⊕=⊕=答案表6-3答案图6-36-4 在题图6-4所示的电路中，已知寄存器的初始状态Q 1Q 2Q 3=111。