三维封装技术创新发展
- 格式:docx
- 大小:402.19 KB
- 文档页数:22
微电子技术的创新与发展引言:微电子技术作为一门先进的技术领域,在近几十年来发展迅速。
它的创新和发展为全球电子行业带来了巨大的进步和变革。
本文将围绕微电子技术的创新与发展展开讨论,包括新材料、封装技术、集成电路设计以及应用领域的拓展等方面。
一、新材料的应用与创新微电子技术的创新离不开新材料的应用。
近年来,石墨烯等新材料的引入使得微电子器件的性能得到了极大的提升。
石墨烯具有优良的电子输运性质和热传导性能,它被广泛应用于高速、高频和低功耗的移动通信芯片中,推动了移动通信技术的快速发展。
此外,氮化镓等宽禁带半导体材料的应用也使得功耗更低、工作速度更高的集成电路成为可能。
二、封装技术的创新与推动封装技术是微电子产品中不可或缺的环节之一。
随着集成度的提高,芯片封装也在不断创新。
例如,三维封装技术使得芯片的堆叠更加紧密,减小了元件之间的距离,提高了互连效率。
此外,先进的热管理技术也为芯片的稳定运行提供了保障。
具有自修复功能的封装材料可以修复封装中出现的微裂纹和缺陷,延长了芯片的使用寿命。
三、集成电路设计的突破与创新集成电路设计是微电子领域的核心之一。
随着技术的进步,芯片的集成度不断提高,而设计的复杂性也在迅速增加。
在此背景下,创新的设计方法和工具应运而生。
通过引入先进的算法和优化方法,设计师可以在保证芯片性能的同时,减小功耗、缩短设计周期。
同时,人工智能的发展也为集成电路设计带来了新的机遇。
基于机器学习和神经网络的设计工具,能够提供更高效和准确的设计方案。
四、微电子技术的应用领域拓展微电子技术的创新与发展不仅仅局限于电子领域,它也在其他领域发挥着重要的作用。
例如,在医疗领域,微电子传感器可以实时监测患者的生命体征,用于诊断和治疗疾病。
在能源领域,微电子技术的创新使得太阳能电池、锂电池等能源设备的性能得到提升,并推动了新能源的发展。
在环保领域,微电子技术的应用使得智能监控系统可以实时感知环境信息,实现资源的高效利用。
三维封装技术创新发展(2020年版)先进封测环节将扮演越来越重要的角色。
如何把环环相扣的芯片技术链系统整合到一起,才是未来发展的重心。
有了先进封装技术,与芯片设计和制造紧密配合,半导体世界将会开创一片新天地。
从半导体发展趋势和微电子产品系统层面来看,先进封测环节将扮演越来越重要的角色。
如何把环环相扣的芯片技术链系统整合到一起,才是未来发展的重心。
有了先进封装技术,与芯片设计和制造紧密配合,半导体世界将会开创一片新天地。
现在需要让跑龙套三十年的封装技术走到舞台中央。
日前,厦门大学特聘教授、云天半导体创始人于大全博士在直播节目中指出,随着摩尔定律发展趋缓,通过先进封装技术来满足系统微型化、多功能化成为集成电路产业发展的新的引擎。
在人工智能、自动驾驶、5G网络、物联网等新兴产业的加持下,使得三维(3D)集成先进封装的需求越来越强烈,发展迅猛。
一、先进封装发展背景封装技术伴随集成电路发明应运而生,主要功能是完成电源分配、信号分配、散热和保护。
伴随着芯片技术的发展,封装技术不断革新。
封装互连密度不断提高,封装厚度不断减小,三维封装、系统封装手段不断演进。
随着集成电路应用多元化,智能手机、物联网、汽车电子、高性能计算、5G、人工智能等新兴领域对先进封装提出更高要求,封装技术发展迅速,创新技术不断出现。
于大全博士在分享中也指出,之前由于集成电路技术按照摩尔定律飞速发展,封装技术跟随发展。
高性能芯片需要高性能封装技术。
进入2010年后,中道封装技术出现,例如晶圆级封装(WLP,Wafer Level Package)、硅通孔技术(TSV,Through Silicon Via)、2.5D Interposer、3DIC、Fan-Out 等技术的产业化,极大地提升了先进封装技术水平。
当前,随着摩尔定律趋缓,封装技术重要性凸显,成为电子产品小型化、多功能化、降低功耗,提高带宽的重要手段。
先进封装向着系统集成、高速、高频、三维方向发展。
集成电路技术的未来趋势未来集成电路技术的发展趋势近年来,随着科技的不断进步和社会的快速发展,集成电路技术作为信息技术的核心驱动力之一,也在不断演进和创新。
未来,集成电路技术将朝着多方面发展,包括集成度的提高、功耗的降低、尺寸的缩小、材料的创新、功能的多样化等,以下介绍一下未来集成电路技术的几个主要趋势。
首先,集成度的提高是未来集成电路技术的重要发展方向。
随着技术的进步,集成电路上的晶体管数量正以指数级的速度增长。
传统的CMOS技术逐渐无法满足需求,因此,将会有其他先进的技术被应用于集成电路制造中,如三维封装技术和超大规模集成(ULSI)技术。
这些技术可以在给定的芯片尺寸内集成更多的晶体管,提高集成度,进而增强计算能力和存储容量。
其次,功耗的降低是未来集成电路技术的关键挑战之一。
随着电子设备的普及和应用场景的多样化,对功耗的要求也越来越高。
未来发展的目标之一是降低集成电路的功耗,以延长电池续航时间或减少系统运行时的散热。
为此,研究人员正在努力寻找新的材料和技术,开发低功耗的晶体管结构、设计新的节能电路以及优化集成电路的架构等。
再次,尺寸的缩小是集成电路技术的另一个未来发展方向。
随着处理器制程工艺的不断进步,芯片上的晶体管尺寸可以进一步缩小。
目前,7纳米工艺已经商业化,并已经开始研发更先进的5纳米和3纳米工艺。
尺寸的缩小将带来许多好处,包括较高的性能、更低的功耗和更紧凑的设计。
但是,尺寸缩小也面临一些挑战,如材料缺陷、电子迁移和热散热问题等。
因此,未来的研究方向将集中在解决这些问题,以提高尺寸缩小所带来的各种优势。
另外,材料的创新也是未来集成电路技术发展的一个重要方向。
目前,硅仍然是最常用的材料之一,但是随着尺寸的缩小和功耗的降低要求的增加,人们开始寻找更好更先进的材料。
例如,石墨烯是一种非常有潜力的材料,具有优异的导电性、热导性和机械性能。
此外,硅光子学技术也是一个非常有前景的领域,可以将光学和电子结合起来,实现高速通信和能量传输。
半导体技术的关键创新点与突破口半导体技术作为当今社会发展不可或缺的一部分,扮演着重要的角色。
随着科技的迅猛发展,人们对半导体技术的创新与突破口日益关注。
本文将探讨半导体技术的关键创新点与突破口,为读者呈现这一领域的最新动态。
一. 材料创新半导体技术的发展离不开材料的创新。
目前,人们正在寻找新型材料,以提高半导体器件的性能和效率。
石墨烯作为一种具有优异电子传输能力和热导率的二维材料,被认为是未来半导体技术发展的重要方向之一。
石墨烯的出现将使得电子器件更加小型化、高效化。
二. 新型存储技术随着大数据时代的到来,存储技术的需求越来越迫切。
传统的硬盘存储技术已经不能满足人们对于高速读写和大容量存储的需求。
因此,新型存储技术正在成为半导体技术的重要创新点和突破口。
其中,相变存储技术备受关注。
相变存储技术利用物质在不同状态间快速切换的特性,实现高速读写和大容量存储,有望成为未来存储技术的主流。
三. 人工智能与半导体技术的结合人工智能技术的快速发展对半导体技术提出了新的要求。
传统的处理器面临着计算速度和能耗的矛盾,无法满足人工智能计算的需求。
因此,研究人员正在探索新型的人工智能芯片,以提高计算速度和能效。
神经形态芯片作为一种模拟人脑神经元的新型芯片结构,具有较高的计算并行性和能效,被认为是人工智能与半导体技术结合的重要突破口。
四. 芯片封装技术芯片封装技术是半导体技术中重要的环节之一。
随着芯片设计规模的不断增大和多功能集成的需求,对芯片封装技术的要求也越来越高。
近年来,三维封装技术备受关注。
三维封装技术可以将多个芯片堆叠在一起,实现更高的集成度和更小的尺寸,有利于提高芯片的性能和功能。
五. 半导体技术的可持续发展半导体技术发展的可持续性是当前研究的关键问题之一。
半导体工艺的提升导致了比较高的资源和能源消耗。
因此,研究人员正在探索新的方法,以减少对资源的依赖和能源的消耗。
绿色半导体技术作为解决方案之一备受关注。
随着科技的飞速发展,芯片行业正经历着前所未有的变革。
未来几年,芯片行业的技术发展趋势和变革方向将深刻影响整个科技领域的发展。
本文将探讨芯片行业在未来的技术发展趋势和变革方向。
一、技术发展趋势1.先进制程工艺:随着摩尔定律的延续,芯片制造的制程工艺不断突破物理极限。
未来,更先进的制程工艺将进一步提高芯片的性能、降低功耗,同时带来更小的尺寸和更低的成本。
2.异构集成:异构集成技术将不同工艺、不同材料的芯片集成在一个封装内,实现性能优化和功耗降低。
这种技术将为各种应用场景提供灵活、高效的解决方案。
3.3D集成:3D集成技术通过将多个芯片堆叠在一起,实现更快的传输速度和更低的功耗。
这种技术将为高性能计算、人工智能等领域提供强大的支持。
4.柔性电子:柔性电子技术使得芯片可以弯曲、折叠,适应各种不规则表面。
这种技术将广泛应用于可穿戴设备、智能家居等领域,为人们的生活带来更多便利。
5.人工智能芯片:人工智能技术的快速发展对芯片提出了更高的要求。
未来,更高效、更智能的AI芯片将成为行业发展的热点。
二、变革方向1.封装革命:随着制程工艺的进步,芯片封装的重要性日益凸显。
未来,封装技术将发生深刻变革,从传统的芯片级封装向系统级封装、晶圆级封装发展。
这种变革将进一步提高芯片的性能、降低成本,并适应各种新兴应用的需求。
2.智能制造:智能制造是未来芯片制造的重要方向。
通过引入自动化、智能化技术,提高生产效率、降低能耗和减少人力成本。
智能制造将为芯片行业带来巨大的变革,推动整个产业链的升级。
3.开放创新:未来,芯片行业将更加注重开放创新,打破传统封闭式创新的局限。
通过与学术界、产业界的合作,共享技术资源、加速技术研发和应用。
这种开放创新的模式将促进整个行业的创新力和竞争力提升。
4.可持续发展:随着全球对环保问题的日益重视,可持续发展成为芯片行业的必然趋势。
厂商将更加注重环保材料的使用、能效比的优化以及废弃物的回收利用,推动整个行业的绿色发展。
2.5D和3D封装技术的比较与选择随着信息技术的飞速发展,集成电路封装技术作为连接芯片与外部系统的桥梁,其进步直接关系到电子产品的性能、体积和成本。
在众多封装技术中,2.5D封装与3D封装作为高端封装技术的代表,正逐渐成为高性能计算、数据中心、移动通信等领域不可或缺的关键技术。
本文将从六个维度对这两种封装技术进行比较,并探讨在不同应用场景下的选择策略。
一、技术原理与结构差异2.5D封装技术,顾名思义,是一种介于传统的二维平面封装与三维立体封装之间的过渡形式。
它通过中介层(Interposer)来实现芯片间的高密度互连,中介层通常由硅、玻璃或有机基板制成,具有大量的过孔和布线,可承载多个芯片,实现高速、短距离的数据传输。
而3D封装则直接将多个芯片堆叠在一起,通过硅通孔(TSV, Through-Silicon Vias)或其他微细互联技术实现芯片间的垂直互联,进一步缩小了芯片间的物理距离,提升了集成度。
二、性能对比在性能方面,3D封装技术因芯片间的直接堆叠,显著缩短了信号传输路径,降低了延迟,提高了数据传输速度,特别适用于高性能计算和大规模并行处理领域。
相比之下,2.5D封装虽然没有达到芯片直接堆叠的紧凑程度,但中介层的存在允许更灵活的芯片布局和更大的I/O数量,有利于高带宽内存(HBM)的集成,同样能满足大数据处理和图形处理的高速数据交换需求。
三、成本与复杂度成本是决定技术应用的关键因素之一。
3D封装技术由于涉及到复杂的硅通孔制作、芯片堆叠工艺及热管理问题,其成本通常高于2.5D封装。
2.5D封装利用成熟的中介层技术,成本相对较低,且生产难度较小,更易于实现商业化。
然而,随着技术成熟度的提高和规模效应的显现,3D封装的成本差距正在逐步缩小。
四、散热与可靠性散热是高密度封装面临的重大挑战。
3D封装因芯片堆叠导致的热密度高,需要更先进的散热解决方案。
而2.5D封装因中介层的存在,提供了更好的散热路径,相对更容易管理和控制温度。
微电子封装市场发展现状引言微电子封装是电子行业的一个重要领域,涉及到电子元器件的封装和连接技术。
随着科技的不断进步和应用需求的增长,微电子封装市场正面临着巨大的发展机遇。
本文将对微电子封装市场的现状进行分析和评估,为读者提供市场发展的全面了解。
市场概述微电子封装市场广泛应用于电子设备、通信设备、汽车电子、医疗设备等行业。
随着智能手机、物联网、5G通信等新技术的兴起,对微电子封装的需求不断增长。
根据市场研究机构的数据显示,微电子封装市场规模在过去几年中保持稳定增长,并有望在未来几年内保持良好的发展趋势。
技术进展微电子封装市场的发展得益于技术的不断进步。
随着微电子封装技术的不断升级,封装密度和性能得到了显著提升,同时尺寸和功耗也得到了有效控制。
新的封装技术,例如薄型封装、多芯片封装和三维封装等,为微电子封装市场注入了新的活力。
市场挑战微电子封装市场面临着一些挑战。
首先,封装成本较高,这限制了一些应用领域的发展。
其次,封装技术的发展速度较慢,难以满足新兴应用对性能和功耗的需求。
此外,市场竞争激烈,技术壁垒较高,对企业的创新能力提出了更高的要求。
发展趋势微电子封装市场在未来几年中有望保持持续增长。
首先,5G通信的商用化将推动微电子封装市场的快速发展。
其次,人工智能、物联网等新兴技术的普及将提高对微电子封装的需求。
此外,节能环保、小型化等市场需求也将促进微电子封装技术的创新和升级。
市场竞争格局微电子封装市场竞争激烈,主要厂商包括英特尔、三星电子、台积电、中芯国际等。
这些企业在封装技术研发、生产能力和市场份额方面具有较强优势。
此外,新兴企业也在不断涌现,通过技术创新和市场定位寻求突破。
结论微电子封装市场是一个充满机遇与挑战并存的市场。
随着新技术的不断涌现和应用领域的不断扩展,微电子封装市场有望进一步发展壮大。
为保持竞争力,企业需加强技术创新、提高生产效率,并关注市场趋势的变化,及时调整发展战略。
三维封装技术在微电子领域的应用随着科技的不断进步,微电子领域的发展也日新月异。
其中,三维封装技术作为一种创新性的封装技术,对于微电子行业的发展起到了重要的推动作用。
本文将探讨三维封装技术在微电子领域的应用,并分析其优势和挑战。
一、三维封装技术的概述三维封装技术是一种将多个芯片堆叠在一起,通过微细封装技术进行连接和封装的技术。
与传统的二维封装技术相比,三维封装技术具有更高的集成度和更小的封装体积。
同时,它还能够提供更高的性能和更低的功耗,使得微电子产品能够更好地满足市场需求。
二、1. 提高集成度三维封装技术能够将多个芯片堆叠在一起,通过垂直连接实现芯片之间的通信。
这种堆叠式封装方式大大提高了微电子产品的集成度,使得产品体积更小、功能更强大。
例如,在智能手机领域,三维封装技术可以将处理器、存储器和通信模块等芯片堆叠在一起,实现更高效的数据处理和更快速的通信速度。
2. 提高性能三维封装技术不仅可以提高集成度,还可以提高微电子产品的性能。
通过将多个芯片堆叠在一起,可以实现更短的信号传输路径和更低的功耗。
这种紧凑的封装方式可以减少信号传输的延迟,提高数据处理的速度。
同时,由于芯片之间的距离更近,信号传输的功耗也更低,使得微电子产品更加节能高效。
3. 提高可靠性三维封装技术还可以提高微电子产品的可靠性。
由于芯片之间的连接更加紧密,信号传输更加稳定可靠。
同时,三维封装技术还可以提供更好的散热效果,减少芯片的温度升高,提高产品的寿命和稳定性。
这对于一些对可靠性要求较高的领域,如航空航天、医疗器械等,具有重要的意义。
三、三维封装技术面临的挑战尽管三维封装技术在微电子领域具有广阔的应用前景,但同时也面临着一些挑战。
1. 制造成本高由于三维封装技术需要将多个芯片堆叠在一起,制造过程更加复杂,需要更高的制造精度和更复杂的设备。
这导致了制造成本的增加,限制了三维封装技术的推广应用。
2. 热管理问题由于三维封装技术的高集成度和高性能,芯片之间的热量密度也更高。
芯片设计中的先进封装技术有何创新在当今科技飞速发展的时代,芯片作为各类电子设备的核心组件,其性能和功能的提升对于推动整个科技领域的进步至关重要。
而在芯片设计领域,先进封装技术正成为一项关键的创新领域,为芯片的发展带来了新的机遇和挑战。
传统的封装技术主要是将芯片保护起来,并实现芯片与外部电路的连接。
然而,随着芯片性能的不断提升和应用场景的日益复杂,传统封装技术已经逐渐难以满足需求。
先进封装技术应运而生,通过创新的设计和工艺,实现了更高的集成度、更好的性能和更低的成本。
其中,倒装芯片封装技术是一项重要的创新。
在这种技术中,芯片的有源面朝下与基板直接连接,大大缩短了芯片与基板之间的互连长度,从而减少了信号传输的延迟和损耗,提高了芯片的性能。
相比传统的封装方式,倒装芯片封装能够支持更高的工作频率和更快的数据传输速度,这对于高性能计算和通信领域的芯片来说具有重要意义。
系统级封装(SiP)技术也是先进封装中的一大亮点。
SiP 将多个不同功能的芯片和无源元件集成在一个封装体内,形成一个完整的系统。
这种技术不仅能够显著减小系统的尺寸和重量,还能够提高系统的可靠性和性能。
例如,在智能手机中,SiP 技术可以将处理器、内存、射频模块等集成在一起,为手机的轻薄化和多功能化提供了有力支持。
晶圆级封装(WLP)则是另一种具有创新性的封装技术。
WLP 直接在晶圆上进行封装工艺,不需要对芯片进行单独切割和封装,从而大大提高了生产效率和降低了成本。
同时,WLP 还能够实现更小的封装尺寸和更高的引脚密度,满足了芯片微型化的需求。
先进封装技术的创新还体现在三维封装(3D Packaging)方面。
3D封装通过在垂直方向上堆叠多个芯片,实现了更高的集成度。
这种技术可以将不同工艺、不同功能的芯片整合在一起,突破了平面封装的限制,为芯片性能的提升开辟了新的途径。
例如,在数据中心的服务器芯片中,3D 封装技术能够大幅提高芯片的存储容量和计算能力,满足大数据处理和人工智能等应用的需求。
三维封装技术创新发展(2020年版)先进封测环节将扮演越来越重要的角色。
如何把环环相扣的芯片技术链系统整合到一起,才是未来发展的重心。
有了先进封装技术,与芯片设计和制造紧密配合,半导体世界将会开创一片新天地。
从半导体发展趋势和微电子产品系统层面来看,先进封测环节将扮演越来越重要的角色。
如何把环环相扣的芯片技术链系统整合到一起,才是未来发展的重心。
有了先进封装技术,与芯片设计和制造紧密配合,半导体世界将会开创一片新天地。
现在需要让跑龙套三十年的封装技术走到舞台中央。
日前,厦门大学特聘教授、云天半导体创始人于大全博士在直播节目中指出,随着摩尔定律发展趋缓,通过先进封装技术来满足系统微型化、多功能化成为集成电路产业发展的新的引擎。
在人工智能、自动驾驶、5G网络、物联网等新兴产业的加持下,使得三维(3D)集成先进封装的需求越来越强烈,发展迅猛。
一、先进封装发展背景封装技术伴随集成电路发明应运而生,主要功能是完成电源分配、信号分配、散热和保护。
伴随着芯片技术的发展,封装技术不断革新。
封装互连密度不断提高,封装厚度不断减小,三维封装、系统封装手段不断演进。
随着集成电路应用多元化,智能手机、物联网、汽车电子、高性能计算、5G、人工智能等新兴领域对先进封装提出更高要求,封装技术发展迅速,创新技术不断出现。
于大全博士在分享中也指出,之前由于集成电路技术按照摩尔定律飞速发展,封装技术跟随发展。
高性能芯片需要高性能封装技术。
进入2010年后,中道封装技术出现,例如晶圆级封装(WLP,Wafer Level Package)、硅通孔技术(TSV,Through Silicon Via)、2.5D Interposer、3DIC、Fan-Out 等技术的产业化,极大地提升了先进封装技术水平。
当前,随着摩尔定律趋缓,封装技术重要性凸显,成为电子产品小型化、多功能化、降低功耗,提高带宽的重要手段。
先进封装向着系统集成、高速、高频、三维方向发展。
图1展示了当前主流的先进封装技术平台,包括Flip-Chip、WLCSP、Fan-Out、Embedded IC、3D WLCSP、3D IC、2.5D interposer等7个重要技术。
其中绝大部分和晶圆级封装技术相关。
支撑这些平台技术的主要工艺包括微凸点、再布线、植球、C2W、W2W、拆键合、TSV工艺等。
先进封装技术本身不断创新发展,以应对更加复杂的三维集成需求。
当前,高密度TSV技术/Fan-Out扇出技术由于其灵活、高密度、适于系统集成,而成为目前先进封装的核心技术。
图1:先进封装技术平台与工艺封装技术的发展得益于互连技术的演进和加工精度的显著提高。
目前三种主要用于集成电路(IC)芯片封装的互连技术分别为:引线键合技术(Wire Bond,WB)、倒装芯片技术(Flip Chip,FC)和硅通孔技术(Through Silicon Via,TSV)。
由于现代微电子晶圆级加工能力的大幅度提升,晶圆级封装的布线能力亿达到微米量级。
从线宽互连能力上看,过去50年,封装技术从1000µm提高到1µm,甚至亚微米,提高了1000倍。
微凸点互连节距也从几百微米,发展到当前3D IC 的40微米节距,很快将发展到无凸点5微米以下节距。
图2:主要封装技术发展二、三维封装技术发展1、2.5D/3D IC技术1.12.5D为解决有机基板布线密度不足的问题,带有TSV垂直互连通孔和高密度金属布线的硅基板应运而生。
连接硅晶圆两面并与硅基体和其他通孔绝缘的电互连结构,采用TSV集成,可以提高系统集成密度,方便实现系统级的异质集成。
带有TSV的硅基无源平台被称作TSV转接板(Interposer),应用TSV转接板的封装结构称为2.5D Interposer。
在2.5D Interposer封装中,若干个芯片并排排列在Interposer上,通过Interposer上的TSV结构、再分布层(Redistribution Layer,RDL)、微凸点(Bump)等,实现芯片与芯片、芯片与封装基板间更高密度的互连。
其特征是正面有多层细节距再布线层,细节距微凸点,主流TSV深宽比达到10:1,厚度约为100µm。
台积电2008年底成立集成互连与封装技术整合部门,2009年开始战略布局三维集成电路(3D IC)系统整合平台。
2010年开始2.5D Interposer的研发,2011年推出2.5D Interposer技术CoWoS(Chip on Wafer on Substrate)。
第一代CoWoS采用65纳米工艺,线宽可以达到0.25µm,实现4层布线,为FPGA、GPU等高性能产品的集成提供解决方案。
赛灵思(Xilinx)型号为“Virtex-7 2000T FPGA”的产品是最具代表性的CoWoS产品之一。
图3:赛灵思Virtex-7 2000T FPGA结构示意图如图3所示,基于2.5D转接板技术的Virtex-7 2000T FPGA产品将四个不同的28nm工艺的FPGA芯片,实现了在无源硅中介层上并排互联,同时结合微凸点工艺以及TSV技术,构建了比其他同类型组件容量多出两倍且相当于容量达2000万门ASIC的可编程逻辑器件,实现了单颗28nm FPGA逻辑容量,超越了摩尔定律限制。
赛灵思借助台积电(TSMC)的2.5D-TSV转接板技术平台在2011年实现小批量供货。
注:芯思想研究院指出,真正引爆CoWoS的产品是人工智能(AI)芯片。
2016年,英伟达(Nvidia)推出首款采用CoWoS封装的绘图芯片GP100,为全球AI热潮拉开序幕;2017年Google在AlphaGo中使用的TPU 2.0也采用CoWoS封装;2017年英特尔(Intel)的Nervana也不例外的交由台积电代工,采用CoWoS封装。
因成本高昂而坐冷板凳多年CoWoS封测产能在2017年首度扩充。
1.2 3D IC-HBM高密度TSV的第二个重要应用产品是高带宽存储器(HBM)。
TSV技术在解决存储器容量和带宽方面具有决定性作用,通过高密度TSV技术垂直互连方式,将多个DDR芯片堆叠在一起后和GPU封装在一起,形成大容量,高位宽的DDR组合阵列提升存储器容量和性能。
2013年10月HBM成为了JEDEC通过的工业标准,首个使用HBM的设备是AMD Radeon Fury系列显示核心。
2016年1月第二代HBM(HBM2)成为工业标准。
2016年英伟达发布的新款旗舰型Tesla运算加速卡Tesla P100、超微半导体(AMD)的Radeon RX Vega系列、英特尔的Knight Landing就采用了HBM2。
例如,AMD Radeon Vega GPU中使用的HBM2,由8个8Gb 芯片和一个逻辑芯片通过TSV和微凸点垂直互连,每个芯片内包含5000个TSV,在一个HBM2中,超过40000个TSV通孔。
HBM堆叠没有以物理方式与CPU或GPU集成,而是通过细节距高密度TSV 转接板互连,HBM具备的特性几乎和芯片集成的RAM一样,因此,具有更高速,更高带宽。
适用于高存储器带宽需求的应用场合。
于大全博士评价:HBM与CPU/GPU通过2.5D TSV转接板技术的完美结合,从芯片设计、制造、系统封装呈现了迄今为止人类先进的电子产品系统。
而我国在这个尖端领域全面落后,亟需协同创新。
于大全博士在报告分享中指出,当前,TSV开孔在约10μm,深宽比在约10:1,微凸点互连节距在40-50μm。
在有源芯片中,由于TSV本身占据面积较大,且有应力影响区,因此,亟待进一步小型化,降低成本。
从技术发展来看,TSV开口向着5μm以下,深宽比10以上方向发展,微凸点互连向着10μm节距、无凸点方向发展。
图4:高性能3D TSV产品路线图图4总结了近几年高性能3D TSV产品路线图,可以看到越来越多的CPU、GPU、存储器开始应用TSV技术。
一方面是TSV技术不断成熟,另一方面,和高性能计算、人工智能的巨大需求牵引分不开。
1.3 各家3D IC技术1.3.1 台积电SoIC根据2018年4月台积电在美国加州Santa Clara的24 届年度技术研讨会上的说明,SoIC是一种创新的多芯片堆叠技术,是一种将带有TSV的芯片通过无凸点混合键合实现三维堆叠。
SoIC技术的出现表明未来的芯片能在接近相同的体积里,增加双倍以上的性能。
这意味着SoIC技术可望进一步突破单一芯片运行效能,更可以持续维持摩尔定律。
据悉SoIC根植于台积电的CoWoS与多晶圆堆叠(WoW,Wafer-on-Wafer)封装,SoIC特别倚重于CoW(Chip-on-wafer)设计,如此一来,对于芯片业者来说,采用的IP都已经认证过一轮,生产上可以更成熟,良率也可以提升,也可以导入存储器芯片应用。
更重要的是,SoIC能对10纳米或以下的制程进行晶圆级的键合技术,这将有助于台积电强化先进工艺制程的竞争力。
在2018年10月的第三季法说会上,台积电给出了明确量产的时间,2021年SoIC技术就将进行量产。
1.3.2 英特尔3D封装技术Foveros英特尔在2014年就首度发表高密度2.5D芯片封装技术EMIB(Embedded Multi-Die Interconnect Bridge,嵌入式多核心互联桥接),表示该技术是2.5D封装的低成本替代方案;在2018年的HotChip大会上,发布了采用高密度2D芯片封装技术EMIB封装的芯片;EMIB能够把采用不同节点工艺(10nm、14nm及22nm)和不同材质(硅、砷化镓)、不同功能(CPU、GPU、FPGA、RF)的芯片封装在一起做成单一处理器。
英特尔表示,EMIB技术首先与典型的2.5D封装采用硅中介层不同,EMIB是在两个互连芯片的边缘嵌入的一小块硅,直到“桥梁”的作用;其次EMIB对芯片尺寸大小没有限制,从而在理论上保证了异质芯片的互连。
2018年12月,英特尔首次展示了逻辑计算芯片高密度3D堆叠封装技术Foveros,采用3D芯片堆叠的系统级封装(SiP),来实现逻辑对逻辑(logic-on-logic)的芯片异质整合,通过在水平布置的芯片之上垂直安置更多面积更小、功能更简单的小芯片来让方案整体具备更完整的功能。
英特尔表示,Foveros 为整合高性能、高密度和低功耗硅工艺技术的器件和系统铺平了道路。
Foveros 有望首次将芯片的堆叠从传统的无源中间互连层和堆叠存储芯片扩展到CPU、GPU和人工智能处理器等高性能逻辑芯片。
为结合高效能、高密度、低功耗芯片制程技术的装置和系统奠定了基础。
Foveros预期可首度将3D芯片堆栈从传统的被动硅中介层(passive interposer)和堆栈内存,扩展到CPU、GPU、AI等高效能逻辑运算芯片。