基于FPGA的调制信号发生器的设计

基于FPGA的调制信号发生器设计研究摘要直接数字频率合成技术在通信系统中被广泛采用。

在研究直接数字频率合成技术的基本原理的基础上，利用FPGA的DSP开发工具DSP Builder对直接数字频率合成器进行了建模设计，仿真结果显示该DDS频率及相位可灵活调整，具有较高的频率分辨率，能够实现频率及相位的快速切换，并将其应用在模拟调制和数字调制系统中。

通过仿真分析证明设计方法的正确性和实用性。

本文对通信信号中的AM信号、FM信号、ASK信号、FSK信号、PSK信号等根据DDS的基本原理，利用Matlab/DSP Builder进行建模,然后用Altera公司提供的Signal Compiler工具对其进行编译，产生Quartus II能够识别的VHDL 源程序，并且给出了采用Altera公司的Cyclone系统的FGPA芯片EP1C3T144C8进行仿真，并用ModelSim进行功能仿真及用Quartus II进行时序仿真,以验证所设计的信号满足要求，通过仿真分析设计方法的正确性和实用性，并用EDA 实验设备实现,在示波器上观测所设计的信号。

文中还简单应用了DSP Builder 设计中的层次化设计来完成调制集成系统的研究，有助于设计复杂的DSP Builder模型。

关键字现场可编程门阵列，直接数字频率合成，模拟调制，数字调制，DSP BuilderABSTRACTDirect digital synthesizer technology is widely applied in communication system. Based on studying the basic theory of direct digital synthesizer technology, this passage makes model design of DDS with DSP Builder of FPGA and applies DDS to digital modulation system. This DDS’s parameters can be adjusted flexibly, simulation result shows DDS has high resolution and fast setting time. The correctness and feasibility of DDS will be proved through simulation analysis.This article to signals in the signal corresponds which is AM、FM、ASK、FSK、PSK signal is according to the DDS basic principle, established the DDS basic model using Matlab/DSP Builder, then the Signal Compiler tool which provided using the Altera Corporation to it carries on the translation, has VHDL source program which Quartus II could distinguish and produce uses Altera Corporation cyclone series FPGA chip EP1C3T144C8 carries the simulation. Using ModelSim makes the simulation of function, and using Quartus II makes the simulation of order when carries on verify the signal design meet the requirement. Correctness and practicality to design method is analyzed by the simulation And test with EDA the equipment realize and observe and analyze on the oscilloscope signal design. In the article also simply applied DSP Builder design hierarchical design to complete the modulation integrative system's research. it was helpful in design complex DSP the Builder model.Keywords FPGA，DDS，Analog Modulation，Digital Modulation，DSP Builder目录摘要 (I)ABSTRACT (II)1 绪论 (1)1.1 课题背景 (1)1.2 设计要求 (2)2 DDS的基本原理 (4)3 设计工具 (7)3.1 FPGA性能结构 (7)3.2基于EDA工具的FPGA设计流程 (9)3.2.1 EDA技术 (9)3.2.2 基于EDA的FPGA开发流程 (10)3.3 基于FPGA的DSP系统设计流程 (12)3.4 DSP Builder及其设计流程 (12)3.4.1 DSP Builder概述 (12)3.4.2现代DSP Builder设计流程 (13)3.5 QuartusII简述 (16)4 模拟调制信号发生器设计 (18)4.1 DDS模块设计 (18)4.2幅度调制（AM）信号发生器的设计 (19)4.2.1 AM的调制原理 (19)4.2.2 AM设计模型 (20)4.2.3 Simulink仿真 (20)4.2.4 使用Modelsim实现功能仿真 (21)4.2.5 使用QuartusII实现时序仿真 (22)4.3 频率调制信号（FM）的设计 (22)4.3.1 调频信号（FM）的原理 (22)4.3.2 FM设计模型 (23)4.3.3 仿真 (23)5 数字调制信号发生器设计 (25)5.1振幅键控（ASK）信号发生器的设计 (25)5.1.1 振幅键控（ASK）的基本原理 (25)5.1.2 ASK设计模型 (26)5.1.3 仿真图 (26)5.2 频移键控（FSK）信号发生器的设计 (27)5.2.1 FSK调制基本原理 (27)5.2.2 FSK设计模型 (28)5.2.3 仿真结果 (28)5.3 相移键控（PSK）信号发生器设计 (29)5.3.1 PSK调制基本原理 (29)5.3.2 PSK设计模型 (30)5.3.3 仿真 (30)6 调制集成设计 (33)6.1 DSP Builder的子系统 (33)6.1.1 模拟调制集成系统 (33)6.1.2 数字调制集成系统 (34)6.2 调制集成系统 (34)7 结束语 (35)参考文献 (36)致谢 (38)1 绪论1.1 课题背景无线电技术进行信息传输在现代电子应用中占有及其重要的地位,无线电通信,电视,雷达,遥控遥测等,都是利用无线电技术传输各种不同信息的方式。

基于FPGA的函数信号发生器设计摘要函数信号发生器是各种测试和实验过程中不可缺少的工具，在通信、测量、雷达、控制、教学等领域应用十分广泛。

随着我国经济和科技的发展，对相应的测试仪器和测试手段也提出了更高的要求，信号发生器己成为测试仪器中至关重要的一类。

本文在探讨函数信号发生器几种实现方式的基础上，采用直接数字频率合成（DDS）技术实现函数信号发生器。

在对直接数字频率合成（DDS）技术充分了解后，本文选择以Altera公司生产的FPGA芯片为核心，以硬件描述语言Verilog HDL为开发语言，设计实现了可以产生任意波形（以正弦波为例）和固定波形的（以方波和锯齿波为例）的函数信号发生器。

文中详细阐述了直接数字频率合成（DDS）、波形产生以及调幅模块的设计，并给出了相应的仿真结果。

本文最后给出了整个系统的仿真结果，即正弦波、方波、锯齿波的波形输出。

实验表明，用现场可编程门阵列（FPGA）设计实现的采用直接数字频率合成（DDS）技术的函数信号发生器，克服了传统方法的局限，实现了信号发生器多波形输出以及方便调频、调幅的功能。

关键词函数信号发生器；直接数字频率合成；现场可编程门阵列；Verilog HDLAbstractFunction Generator is an indispensable tool in a process of various tests and experiments. It is widely used in communication, measurement, radar, control, teaching and other fields. With the development of China's economic and technological, the corresponding test equipment and test methods are also put forward higher requirements, and the signal generator has become a vital test instrument.The article examines the several implementations of the function generator. And it has achieved the function generator which is completed by direct digital frequency synthesis (DDS) technology . Through understanding the direct digital frequency synthesis (DDS) technology, this paper chose to the Altera Corporations’ FPGA chips as the core of design. The function generator which can produce sine, square wave, sawtooth wave was designed. It also used hardware description language Verilog HDL as development language. The paper described the design of the main module, such as direct digital synthesizer (DDS), waveform generation and modulation module. And the corresponding simulation results were also presented.At last, the simulation results of the whole system were presented, that is, sine, square, sawtooth waveform has been carried out. Experiments show that the function generator based on FPGA and direct digital frequency synthesis (DDS)technology has overcame the limitations of traditional methods and achieved a signal generator which can generate multiple waveforms and has facilitate FM, AM function.Keywords Function Genenrator Direct Digital Freguency Synthesizer FPGA Verilog HDL目录1绪论 (1)1.1背景及意义 (1)1.2波形发生器研究现状 (1)1.2.1波形发生器的发展状况 (1)1.2.2国外波形发生器产品介绍 (2)1.3本设计的主要工作 (2)2系统基本原理 (4)2.1函数信号发生器的几种实现方式 (4)2.1.1程序控制输出方式 (4)2.1.2 DMA输出方式 (4)2.1.3可变时钟计数器寻址方式 (4)2.1.4直接数字频率合成方式 (4)2.2频率合成器简介 (5)2.2.1频率合成技术概述 (5)2.2.2频率合成器主要指标 (6)2.3 DDS原理 (6)2.3.1相位累加器 (7)2.3.2波形ROM (8)2.3.3 DDS频率合成器优缺点 (8)2.4现场可编程门阵列(FPGA) (9)2.4.1 FPGA简介 (9)2.4.2 FPGA特点 (9)2.4.3 FPGA工作状态 (10)2.4.4 FPGA的编程技术 (10)2.4.5 FPGA器件配置方式 (10)2.4.6使用FPGA器件进行开发的优点 (11)2.5 Verilog HDL语言简介 (11)3系统软件设计 (13)3.1编程软件的介绍 (13)3.1.1 Quartus II简介 (13)3.1.2 Quartus II设计流程 (13)3.2 Quartus II系统工程设计 (14)3.2.1创建工程 (14)3.2.2新建Verilog源文件 (15)3.2.3工程编译 (15)3.2.4生成模块电路 (15)3.2.5新建Block Diagram/Schematic File并添加模块电路 (16)3.2.6设计Vector Waveform File (16)3.3函数信号发生器的系统设计 (17)3.3.1系统总体设计 (18)3.3.2 FPGA系统设计流程 (18)3.3.3 FPGA系统模块设计 (19)4系统模块设计及仿真 (21)4.1频率寄存器模块设计 (21)4.2 DDS模块设计 (22)4.2.1 32位加法器 (22)4.2.2相位寄存器 (23)4.3波形产生模块设计 (24)4.3.1正弦波形ROM (24)4.3.2方波模块 (26)4.3.3锯齿波模块 (27)4.4调幅模块设计 (28)5系统调试 (30)5.1调试 (30)5.2仿真结果 (30)结论 (32)致谢 (33)参考文献 (34)附录 (35)附录1系统整体设计图 (35)附录2各模块源程序 (35)1绪论1.1背景及意义函数信号发生器是各种测试和实验过程中不可缺少的工具，在通信、测量、雷达、控制、教学等领域应用十分广泛。

基于FPGA的信号发生器设计1 引言电子产业瞬息万变,越来越多的设计开始以ASIC转向FPGA(现场可编程门阵列)，FPGA正以各种电子产品的形式进入了我们日常生活的各个角落。

随着新一代FPGA芯片工艺和设计方法的进步及新的应用领域和市场需求的变化, EDA技术有了突飞猛进的发展，数字系统设计也有了革命性的变化。

芯片的复杂程度越来越高，人们对数万门乃至数百万门设计的需求也越来越多，采用硬件描述语言VHDL的设计方式就应运而生，设计工作从行为、功能级开始，并向着设计的高层次发展。

VHDL具有多层次描述系统硬件功能的能力，支持自顶向下和基于库的设计的特点，从系统设计入手，在顶层进行系统方框图的划分和结构设计，在方框图一级用VHDL对电路的行为进行描述，并进行仿真，然后在系统一级进行验证，最后再用逻辑综合优化工具生成具体的门级逻辑电路的网表，下载到具体的FPGA器件中去，可以实现可编程的专用集成电路(ASIC)的设计。

在电子技术飞速发展的今天，信号发生器在工业、农业、生物医学等领域内，如高频感应加热、熔炼、淬火、超声诊断、核磁共振成像等，或者电路实验和设备检测中具有十分广泛的用途。

基于FPGA的信号发生器的设计，以简单、廉价的元器件构筑，能够产生高精度的正弦波、方波、三角波、锯齿波，同时可以实现波形自由选择。

本设计以花费小、集成度高、性能稳定、使用方便为指导，在功能上力求完善实用，同时兼顾商业价值与应用价值的体现。

2 设计方案2.1 方案介绍正弦波和方波使用MegaWizard Plug-In Manager定制宏功能模块，然后在顶层文件中例化。

锯齿波和三角波采用VHDL语言编程的文本输入方式。

使用分频器将输入的高频脉冲降频得到各模块所需的低频脉冲，使用四选一数据选择器选择波形的输出。

对程序进行编译仿真，成功后下载文件到FPGA实验箱来测试。

通过FPGA软件扫描方式将波形数据读出传输给DAC0832，通过外接示波器显示波形输出。

2013年全国大学生电子设计竞赛基于FPGA的信号发生器设计题目：信号发生器班级： xxxxxxxxxxxx成员： xxx指导老师： xxx2013年7月30日目录一、设计要求 (4)1. 基本要求 (4)二、设计方案 (4)三、系统基本原理 (5)3.1函数信号发生器的几种实现方式 (5)3.1.1程序控制输出方式 (5)3.1.2 DMA输出方式 (6)3.1.3可变时钟计数器寻址方式 (6)3.1.4直接数字频率合成方式 (7)3.2频率合成器简介 (7)3.2.1频率合成技术概述 (7)3.2.2频率合成器主要指标 (8)2.3 DDS原理 (9)3.3.1相位累加器 (9)3.3.2波形ROM (11)3.3.3 DDS频率合成器优缺点 (11)四、单元模块设计 (12)4.1系统框图 (12)4.2相位累加器与相位寄存器的设计 (13)4.3波形ROM的设计 (14)4.4频率控制模块的设计 (17)4.5 D/A转换器 (18)4.6滤波模块 (20)五、系统源程序 (20)5.1 Verilog HDL 源程序： (20)5.2 STM32 源程序： (24)摘要直接数字频率合成DDS(Direct Digital Synthesizer)是基于奈奎斯特抽样定理理论和现代器件生产技术发展的一种新的频率合成技术。

与第二代基于锁相环频率合成技术相比，DDS具有频率切换时间短、频率分辨率高、相位可连续变化和输出波形灵活等优点，因此，广泛应用于教学科研、通信、雷达、自动控制和电子测量等领域。

该技术的常用方法是利用性能优良的DDS专用器件，“搭积木”式设计电路，这种“搭积木”式设计电路方法虽然直观，但DDS专用器件价格较贵，输出波形单一，使用受到一定限制，特别不适合于输出波形多样化的应用场合。

随着高速可编程逻辑器件FPGA的发展，电子工程师可根据实际需求，在单一FPGA上开发出性能优良的具有任意波形的DDS系统，极大限度地简化设计过程并提高效率。

基于FPGA的函数信号发生器设计摘要在信号发生器的设计中,传统的用分立元件或通用数字电路元件设计电子线路的方法设计周期长,花费大,可移植性差。

本设计是利用EDA技术设计的电路,该信号发生器可以输出四种信号，分别是正玄波、方波、三角波、锯齿波，可以通过外部的按键选择波形并调节波形的幅度、相位和频率。

侧重叙述了用FPGA来完成直接数字频率合成器(DDS)的设计,通过调用四个ROM 里面的数据来实现，这里需要一个加法器和一个累加器来产生 ROM 的地址。

通过不断让地址累加，从而不断地从 ROM 中读取波形数据，然后将数据送往 DACTLC5615的驱动模块中，这样最终便输出模拟的波形，最后通过示波器演示仿真结果。

与传统的频率合成方法相比，DDS合成信号具有频率切换时间短、频率分辨率高、相位变化连续等诸多优点。

使用FPGA器件的高性能、高集成度相结合，可以克服传统DDS 设计中的不足，从而设计开发出性能优良的DDS系统。

关键词：FPGA；函数信号发生器；DDS；DAC；The design of function generator based on FPGAAbstractIn the signal generator design , the traditional method of using discrete long design cycle components or general purpose digital circuit component design of electronic circuits , expensive, poor portability . This design is the use of EDA technology designed circuit , the signal generator can output four signals , which are sine wave, square wave , triangle wave , sawtooth wave, you can select and adjust the waveform amplitude, phase and frequency of the waveform by an external button.Emphasis describes the use of FPGA to complete direct digital frequency synthesizer (DDS) design , by calling four ROM inside the data to achieve here need an adder and an accumulator to generate ROM address. By constantly make address accumulate, thereby continuously reads the waveform data from the ROM , and then the data is sent to DACTLC5615 drive module , so that the final output will be analog waveforms, and finally through the oscilloscope display simulation results.Compared with the conventional method of frequency synthesis , DDS frequency synthesized signal having a short switching time , high frequency resolution, and many other advantages of continuous phase change . FPGA devices using high-performance, highly integrated combination of design can overcome the shortcomings of traditional DDS , which designed and developed the excellent performance of the DDS system .Keywords: FPGA; function signal generator; DDS; DAC;目录第一章绪言 (1)1.1 课题背景 (1)1.2 课题研究的目的和意义 (1)1.3 国内外的研究状况 (2)1.3.1波形发生器的发展状况 (2)1.3.2 国内外波形发生器产品比较 (3)1.3.3 本课题在国内外的研究现状 (3)第二章信号发生器的方案设计 (4)2.1硬件组成部分 (4)2.1.1 FPGA实验板 (4)2.2外围电路 (6)2.2.1TLC5615芯片 (6)2.2.2 TLC5615工作原理 (8)2.3 RC低通滤波电路 (9)第三章直接数字合成技术（DDS） (11)3.1 直接数字合成技术（DDS） (11)3.2 DDS 的基本原理 (11)3.3 DDS 的性能分析 (12)3.3.1 DDS理想抽样频谱 (12)3.4 DDS 杂散频谱分析 (13)3.4.1相位截断对输出信号频谱的影响 (13)3.4.2 D/A 非理想特性及参考时钟相位噪声对输出信号频谱的影响 (13)3.5基于DDS的信号函数发生器 (14)3.5.1 整体框图及其说明 (14)3.5.2 按键消抖模块 (14)3.5.3 按键编码 (16)3.5.4 DDS 信号发生器 (18)3.5.5 RTL电路图 (20)第四章实验分析 (21)4.1 实验过程 (21)4.1.1 程序调试 (21)4.2 实验结果 (23)4.3 实验总结 (24)致谢 (24)参考文献 (25)第一章绪言1.1 课题背景在一些电子设备的电路板故障检测仪中，往往需要频率、幅度都能由计算机自动调节的信号源。

基于FPGA的脉冲宽度调制信号发生器郝建卫【摘要】摘要:为了产生各种不同形式的脉冲宽度调制(PWM)信号，提出一种基于现场可编程门阵列(FPGA)的脉冲宽度调制信号发生器。

采用硬件描述语言Verilog设计底层模块，并在FPGA芯片内部嵌入一个NiosII软核处理器，使用软硬件协同的工作方式产生多路PWM信号。

实验结果表明，该信号发生器的频率输出范围为1 Hz～4 MHz，占空比可调范围为1%～99%，任意两路信号间的相位差范围为1°～180°，达到预期效果。

【期刊名称】计算机工程【年(卷),期】2013(039)002【总页数】6【关键词】关键词:脉冲宽度调制；占空比；NiosII软核；压控放大器；相位累加器1 概述脉冲宽度调制(Pulse Width Modulation, PWM)是一种利用数字信号控制模拟电路的控制技术，广泛应用于电源、电机控制、通信系统、伺服系统、功率控制等电子设备[1]。

PWM技术也是变频调速技术的核心，其实现方法正在不断地被改进和发展，在这些应用领域和产品设计中，比较关键的共同问题是如何提高带宽和稳定度，产生各种不同形式的PWM信号[2]。

本文设计和实现一种基于现场可编程门阵列(Field Programmable Gate Array,FPGA)的脉冲宽度调制信号发生器。

2 信号发生器总体设计本文采用自顶向下逐级细化的设计方法，结合嵌入式可配置微处理器技术，对信号发生器进行模块化设计[3]。

顶层采用图形设计方式，底层模块由Verilog 硬件描述语言描述，利用QuartusII9.0软件完成仿真及综合，并在ALTERA公司的CycloneII系列现场可编程门阵列芯片上进行了实现。

芯片内嵌NiosII软核处理器，实现了处理器与PWM信号产生模块的无缝连接，提升了信号发生器内部的处理速度和稳定性，降低了功耗和成本。

该信号发生器由PWM信号产生模块、键盘模块、LCD显示模块、程控衰减与放大模块及电源模块共5个模块构成。

前言信号发生器是实验室的常用仪器之一，设计信号发生器具有实际应用的意义。

而采用FPGA的方法设计信号发生器可以产生频率比较高的信号，例如频率为几M的正弦波。

通常正弦波产生的方法是采用MCU+DDS的方法，但是由于DDS 的造价比较高，所以在指标要求不高的情况下，可以使用FPGA来实现DDS频率合成的原理来产生较高频率的正弦波，任意波形的信号也是如此。

课题《基于FPGA的信号发生器的设计》主要研究容为DDS基数及其FPGA 的实现。

其目的在于让设计者能掌握DDS的原理及其设计思路，具体的了解EDA 技术流程，熟悉硬件描述语言设计功能电路，并最终检验设计的设计能力。

随着我国的经济日益增长，社会对电子产品的需求量也就越来越大，目前，我国的电子产品市场正在迅速的壮大，市场前景广阔。

FPGA(Field Programmable Gate Array,现场可编程门阵列)在现代数字电路设计中发挥着越来越重要的作用。

FPGA/CPLD(Complex Programmable Logic Device)所具有的静态可重复编程和动态在系统重构的特性，使得硬件的功能可以像软件一样通过编程来修改，这样就极大地提高了电子系统设计的灵活性和通用性，缩短了产品的上市时间并降低可电子系统的开发成本，且可以毫不夸地讲，FPGA/CPLD能完成任何数字器件的功能，从简单的74电路到高性能的CPU。

它的影响毫不亚于20世纪70年代单片机的发明和使用。

现在随着电子技术的发展，产品的技术含量越来越高，使得芯片的复杂程度越来越高，人们对数万门乃至数百万门设计的需求也越来越多，特别是专用集成电路（ASIC）设计技术的日趋进步和完善，推动了数字系统设计的迅速发展。

仅靠原理图输入方式已不能满足要求，采用硬件描述语言VHDL的设计方式应运而生，解决了传统用电路原理图设计大系统工程时的诸多不便，成为电子电路设计人员的最得力助手。

设计工作从行为、功能级开始，并向着设计的高层次发展。

基于FPGA的64QAM调制解调器设计与实现在通信领域中，调制解调器是一种重要的设备，用于将数字信号转换为模拟信号进行传输和接收。

64QAM是一种常用的调制方案，具有高效率和较高的数据传输速率。

本文将介绍基于FPGA的64QAM调制解调器的设计和实现。

一、引言调制解调器在数字通信系统中起着至关重要的作用。

传统的调制解调器采用硬件电路实现，但由于其复杂性和成本较高的缺点，近年来越来越多的研究和应用将其实现在FPGA芯片上。

FPGA芯片具有可编程性和灵活性的优点，使其成为一种理想的调制解调器实现平台。

二、基本原理1. 64QAM调制64QAM调制是一种将数字信号映射到模拟信号的调制技术。

它将每六个比特映射到一个具有64个不同取值的复数星座点上，实现更高的数据传输速率。

通过改变星座图中的星座点的相对位置，可以实现信号的调制和解调。

2. FPGA实现FPGA芯片由大量的逻辑单元和可编程的连线网络组成，可以通过编程来实现不同的数字电路功能。

对于64QAM调制解调器的设计，可以使用FPGA芯片来实现关键的数字信号处理算法和信号调制解调功能。

三、系统设计1. 数字信号处理在64QAM调制解调器中，数字信号处理是一个关键的模块。

通过对输入信号进行采样、滤波、降采样等处理，可以得到符号序列。

这些操作往往需要高效的算法和优化的实现方式，以满足实时性和性能要求。

2. 星座点映射在64QAM调制中，需要将符号序列映射到星座图上的复数点。

这涉及到星座点的选择和星座点到符号序列的映射算法。

合理选择星座点和优化的映射算法可以提高系统的传输性能。

3. 数字模拟转换在调制过程中，需要将数字信号转换为模拟信号进行传输。

这可以通过数字模拟转换器（DAC）来实现。

选择合适的DAC器件和优化的模拟电路设计可以提高信号的质量和传输速率。

4. 模拟数字转换在解调过程中，需要将模拟信号转换为数字信号进行处理。

这可以通过模拟数字转换器（ADC）来实现。

基于FPGA 的调制信号发生器设计王　娜(中国电子科技集团公司第41研究所　青岛　266555)摘　要:本文重点论述了一种应用DDS 技术来实现调制信号发生器的设计方案。

该方案选用Altera 公司生产的ACEX 系列FP GA ———EP1K50芯片实现,能够输出正弦、方波、锯齿波、三角波、白噪声、扫频正弦、双正弦;频率范围:正弦0.5Hz ～1M Hz ;方波、锯齿波、三角波0.5Hz ～100k Hz ;频率分辨率可达到0.0058Hz 。

本文介绍了该方案各功能模块的设计实现,设计了该方案的软件和硬件,最终的测量结果表明实现了该方案的主要功能。

关键词:频率合成;调制信号发生器;现场可编程门阵列中图分类号:TP271 文献标识码:ADesign of modulate signal generator based on FPG AWang Na(t he 41st Institute of CETC ,Qingdao 266555)Abstract :This paper describes t he implementation of modulate signal generator based on t he direct digital frequency syn 2t hesis technology.This plan select s ACEX ,which is from Altera Corporation produces series FP GA 2The EP1K50chip realization and can output sine ,square 2wave ,saw 2tooth wave ,triangular wave ,white noise signals ,sweep s t he frequen 2cy sine ,t he double sine ;Frequency range :Sine 0.5Hz ～1M Hz ;Square 2wave ,saw 2toot h wave ,triangular wave 0.5Hz ～100k Hz ;The differentiability rate of frequency may achieve 0.0058Hz.It introduces t his plan various f unc 2tions module design realization ,designs t he software and t he hardware ,t he final measurement result indicated realizes t his plan main f unction.K eyw ords :direct digital frequency synt hesis (DDS );modulate signal generator ;field programmable gate array作者简介:王娜(19802),女,助理工程师,主要从事与DDS 技术相关的设计工作。

基于FPGA的DDS信号发⽣器的设计与实现⼀、实现环境 软件：Quartus II 13.0 硬件：MP801⼆、DDS基本原理 DDS（Direct Digital Synthesizer）即数字合成器，是⼀种新型的频率合成技术，具有相对带宽⼤，频率转换时间短，分辨率⾼和相位连续性好等优点。

较容易实现频率、相位及幅度的数控调制，⼴泛应⽤于通信领域。

DDS的实现⽰意图如下图所⽰： 1、将需要合成的信号的数据存储在rom中，合成待输出信号的⽅法请参考： 2、dds_control实现的功能是将存储在rom中的待合成的信号的数据按照⼀定的规则取出来： dds_control主要由相位累加和频率累加来实现，简单的说，通过控制相位累加和频率累加来实现从rom中取出不同时刻的数据。

（1）相位累加器位数为N位（24~32），相位累加器把正弦信号在相位上的精度定义为N位，其分辨率位1/2N ，决定⼀个波形的起始时刻在哪个点； （2）频率累加器⽤来控制每隔⼏个点从rom中取⼀个数据，决定⼀个波形的频率； （3）若DDS的时钟频率为F clk ,频率控制字fword = 1，则输出频率为 F out = F clk/2N,这个频率相当于“基频”，若fword = B，则输出频率 F out = B * F clk/2N。

因此理论上由以上三个参数就可以得出任意的 f o 输出频率，且可以得出频率分辨率由时钟频率和累加器的位数决定的结论。

当参考时钟频率越⾼，累加器位数越⾼，输出频率分辨率就越⾼。

3、从FPGA中出来的信号都是数字信号（dds_control输出的信号都为数字信号），需要通过dac芯⽚来将数字信号转换为模拟信号，这样将dac芯⽚输出的信号接⼊到⽰波器中，才能看到波形； 4、举例说明频率控制和相位控制： 如上图所⽰，这个是⼀个由33个点构成的正弦波信号，（rom_addr，rom_data），纵坐标为存储在rom中的正弦波信号，横坐标为dds_control ⽣成的地址信号。

基于FPGA的信号发生器设计 以FPGA 芯片为载体，通过QuartusII 的LPM_ROM 模块和VHDL 语言为核心设计一个多功能信号发生器，根据输入信号的选择可以输出递增锯齿波、递减锯齿波、三角波、阶梯波和方波等5 种信号，通过QuartusII 软件进行波形仿真、定时分析，仿真正确后，利用实验板提供的资源，下载到芯片中实现预定功能。

信号发生器又称为波形发生器，是一种常用的信号源，广泛应用于电子电路、通信、控制和教学实验等领域。

它是科研及工程实践中最重要的仪器之一，以往多用硬件组成，系统结构比较复杂，可维护性和可操作性不佳。

随着计算机技术的发展，信号发生器的设计制作越来越多的是用计算机技术，种类繁多，价格、性能差异很大。

用FPGA 或CPLD 来实现，它的优点是可以进行功能仿真，而且FPGA 和CPLD 的片内资源丰富，设计的流程简单。

用FPGA 所构成的系统来产生波形信号，这个系统既能和主机系统相连，用相应的上层软件展示波形信号，又方便程序的编写，而且还有A/D0809接口可以产生模拟信号的输出和外面的示波器相连。

1 正弦信号发生器的LPM 定制 正弦信号发生器由计数器或地址发生器（6 位）、正弦信号数据ROM （6 位地址线，8 位数据线，含有64 个8 位数据，一个周期）、原理图顶层设计和8 位D/A （实验中用DAC0832 代替）。

其框图如图1 所示。

其中信号产生模块将产生所需的各种信号，这些信号的产生可以有多种方式，如用计数器直接产生信号输出，或者用计数器产生存储器的地址，在存储器中存放信号输出的数据。

信号发生器的控制模块可以用数据选择器实现，用8 选1 数据选择器实现对5 种信号的选择。

 图1 信号发生器结构框图 最后将波形数据送入D/A 转换器，将数字信号转换为模拟信号输出。

用示波器测试D/A 转换器的输出，可以观测到5 种信号的输出。

1.1 定制初始化数据文件 QuartusII 能接受的LPM_ROM 模块中的初始化数据文件的格式有两种：。

基于FPGA的数字调制信号发生器的设计摘要以设计数字调制式信号发生器为目的，依据通信系统中模拟和数字调制方式的理论基础，采用现场可编程逻辑阵列技术(FPGA)，开发出了一种具有数字调制功能的信号发生器，它具有ASK,PSK,FSK的功能。

各个模块VHDL语言设计，最后下载到EPF10K10LC84-3芯片完成硬件电路连接与测试。

电路设计简单，性能稳定。

关键词信号发生器，FPGA, VHDLDesign of Digital Modulate Signal Generator Based on FPGAAbstract The paper is the design of digital modulate signal generator, which is based on the theory of analogue and digital modulation mode in the communication system, using the technique of FPGA, including the function of the ASK, PSK and FSK. And every part of witch uses VHDL language. And at last it is downloaded to the chip of EPF10K10LC84-3, finishing the link and test of the hardware circuit. And the design of the circuit is easy, the performance is stable.Keywords Signal Generator, FPGA,VHDL一引言现代电子、计算机和信号处理等技术的发展，极大的促进了数字化技术在电子测量仪器中的应用，从而扩充了仪器信号的处理能力，提高了信号测量的准确度、精度和变换速度，克服了模拟信号处理的诸多缺点，数字信号发生器随之逐渐发展起来。

摘要信号发生器是数字设备运行工作中必不可少的一部分，没有良好的信号源，最终就会导致系统不能够正常工作，更不必谈什么实现其它功能了。

本次论文主要研究了基于FPGA的函数信号发生器的设计思路与软硬件实现。

首先介绍了本次设计任务的总体设计方案，以及该方案中涉及的知识点，所使用的软件及硬件基本知识。

在此基础上进行了硬件电路的设计，主要采用DDS（直接数字频率合成）方案，采用了Altera 公司的低成本cyclone II系列FPGA的EP2C5QC8作为核心芯片，构建了外围的0832DA转换电路，以及1MHZ低通滤波电路。

再次介绍系统软件的设计过程，给出了FPGA自底向上的设计思路，以及各个底层模块的设计原理与思路分析，最后介绍了相关软件的应用知识。

最后一段介绍了论文的相关结论，进行仿真调试的过程。

实现了设计任务的频率从100HZ到1MHZ可调，幅度从0.1V到5V可调的功能。

系统的设计方案和设计过程具有参考和学习价值。

关键词：信号发生器FPGA Modelsim Verilog语言AbstractThe signal generator is an essential part of the work of digital equipment operation, without a good source, and ultimately will cause the system to work properly, not to talk about the achievement of other features. This thesis studied the software and hardware design of the FPGA-based Signal Generator. First introduced the overall design of the design task, and knowledge involved in the program, use basic software and hardware knowledge. On this basis, the hardware circuit design, using DDS (Direct Digital Frequency Synthesizer) program, using Altera's low-cost cyclone II FPGA series EP2C5QC8 core chip to build a peripheral 0832DA conversion circuit, and 1MHZ low pass filter circuit. Re-introduce the system software design process, given FPGA design ideas from the bottom up, as well as the design principles and ideas of the bottom module, and finally introduced a software application knowledge. The last paragraph of the conclusions of the paper, simulation debugging process. Design task frequency is adjustable from 100HZ to 1MHZ function of the adjustable range from 0.1V to 5V. System design and design process has a reference and learning value.Keywords: Signal generator，FPGA，Modlesim，Verilog HDL目录摘要 (I)ABSTRACT (II)目录.............................................................................................................. I II 前言. (1)1 概述 (3)1.1FPGA简介 (3)1.2 MODELSIM简介 (8)1.3DDS基本原理介绍 (9)2 设计方案 (12)2.1总体设计思路 (12)2.2方案论证 (13)2.2.1方案一 (13)2.2.2方案二 (13)2.2.3方案三 (14)2.3方案确定 (14)3 硬件电路设计 (16)3.1硬件设计注意事项 (16)3.2DA电路 (16)3.3滤波电路 (18)3.4硬件电路实现 (20)4 软件设计 (21)4.1波形产生模块 (21)4.1.1正弦波 (21)4.1.2 矩形波 (23)4.1.3 三角波 (24)4.2频率控制模块 (24)4.3相位累加模块 (25)4.3选择波形模块 (26)4.4幅度控制模块 (27)5 调试 (32)5.1设计及仿真调试使用设备 (32)5.2调试方法 (32)5.2.1 硬件调试 (32)5.2.2 软件调试 (32)5.2.3 综合调试 (33)5.3调试结果 (33)5.3.1 软件仿真结果及分析 (33)5.3.2 综合调试结果 (38)总结 (39)致辞 (40)参考文献 (41)附件1 ROM生成元程序 (42)附件2 40位流水线加法器程序 (44)前言随着我国的经济日益增长，社会对电子产品的需求量也就越来越大，目前我国的电子产品市场正在迅速的壮大，市场前景广阔。

基于FPGA的函数信号发生器的设计报告课题要求1、技术要求（EDA技术，VHDL语言，层次化设计）（1）EDA发展概况电子设计技术的核心就是EDA技术，EDA是指以计算机为工作台，融合应用电子技术、计算机技术、智能化技术最新成果而研制成的电子CAD通用软件包，主要能辅助进行三方面的设计工作，即IC设计、电子电路设计和PCB设计。

EDA技术已有30年的发展历程，大致可分为三个阶段。

70年代为计算机辅助设计(CAD)阶段，人们开始用计算机辅助进行IC版图编辑、PCB布局布线，取代了手工操作。

80年代为计算机辅助工程(CAE)阶段。

与CAD相比，CAE除了有纯粹的图形绘制功能外，又增加了电路功能设计和结构设计，并且通过电气连接网络表将两者结合在一起，实现了工程设计。

CAE的主要功能是：原理图输入，逻辑仿真，电路分析，自动布局布线，PCB后分析。

90年代为电子系统设计自动化(EDA)阶段。

中国EDA市场已渐趋成熟，不过大部分设计工程师面向的是PC主板和小型ASIC领域，仅有小部分（约11%）的设计人员开发复杂的片上系统器件。

为了与台湾和美国的设计工程师形成更有力的竞争，中国的设计队伍有必要购入一些最新的EDA技术。

在EDA软件开发方面，目前主要集中在美国。

但各国也正在努力开发相应的工具。

日本、韩国都有ASIC 设计工具，但不对外开放。

中国华大集成电路设计中心，也提供IC设计软件，但性能不是很强。

相信在不久的将来会有更多更好的设计工具有各地开花并结果。

据最新统计显示，中国和印度正在成为电子设计自动化领域发展最快的两个市场，年复合增长率分别达到了50%和30%。

EDA技术发展迅猛，完全可以用日新月异来描述。

EDA技术的应用广泛，现在已涉及到各行各业。

EDA水平不断提高，设计工具趋于完美的地步。

EDA市场日趋成熟，但我国的研发水平还很有限，需迎头赶上（2）VHDL语言简介ＶＨＤＬ是一种全方位的硬件描述语言，包括系统行为级。

引言信号发生器是一种常用的信号源，广泛应用于电子电路、自动控制和科学试验等领域。

传统的信号发生器一般基于模拟技术，但基于模拟技术的传统信号发生器能生成的信号类型比较有限，一般只能生成少数的规则波形信号。

如果需要生成较复杂的波形信号，电路的复杂度以及设计难度都将大大增加。

任意波形发生器就是为了解决这个问题而去研究的，任意波形发生器是利用DDS（直接数字频率合成）技术，通过在波形存储器内存储待输出信号的波形采样数据，并对波形存储器进行顺序的循环寻址来合成波形。

只要改变波形存储器中的波形采样数据，就可以方便的得到需要波形的信号。

因此任意波形发生器不仅能产生正弦、余弦、方波、三角波和锯齿波等常见信号，还可以通过各种编辑手段生成任意的波形采样数据，方便的合成传统信号发生器所不能生成的任意波形信号，从而满足各种测试和实验的需要。

当今时代微电子技术的进步以及各应用领域多样化的要求，促使集成电路向高速、高集成度、低功耗的系统集成方向发展。

在单芯片上集成嵌入式CPU、DSP、存储器和其他功能的片上系统（SOC）正处于高速发展中。

Altera公司提出的片上可编程系统（SOPC）解决方案，使得FPGA在嵌入式系统设计领域中的地位越来越重要。

SOPC（System On Programmable Chip可编程片上系统）是一种特殊的嵌入式微处理器系统。

首先，它是片上系统（SOC, System On Chip），即由单个芯片完成整个系统的主要逻辑功能；其次，它是可编程系统，以FPGA为硬件基础，具有灵活的设计方式，可裁减、可扩充、可升级，并具备软硬件系统在线可编程的功能。

本设计就是采用SOPC方案，以DDS技术为核心技术构建了波形发生器的整个系统，这样可以避免了传统信号发生器的缺点，方便地实现了信号的产生。

1 总体设计概述FPGA（现场可编程门阵列）是一项非常前沿和有发展前景的技术。

FPGA的芯片实际上就是一片已经制造好的大规模集成电路芯片。

基于FPGA的可调制脉宽调制发生器的设计科研创新训练研究报告题目：基于FPGA的可调制脉宽调制发生器的设计学院：测试与光电工程学院专业名称：电子科学与技术班级学号： 11083229学生姓名：郑煌盛指导教师：柴明钢2014 年11月 14日基于FPGA的可调制脉宽调制发生器的设计与实现摘要：随着电子技术的发展，特别是ASIC(专用集成电路)设计技术的日趋完善，数字化的EDA(电子设计自动化)工具给电子设计带来了巨大变革，在电机控制等许多应用场合，需要产生多路频率和脉冲宽度可调的PWM（脉宽调制）波形，这可通过FPGA（现场可编程门阵列）丰富的硬件资源和可以配置I／O引脚来实现。

嵌入式系统中FPGA的应用设计关键是系统软硬件功能的划分，现场可编程门阵列（FPGA）和数字信号处理器（DSP）的飞速发展，使得数字控制技术逐渐取代模拟控制技术实现系统的控制功能。

数字化控制具有速度快、控制精度高以及控制方案灵活的优点，并且可以利用较少的器件获得更理想的结果，因此具有很高的应用价值。

本设计基于FPGA设计了一个可调制的PWM发生器，使用VHDL（超高速硬件描述语言）进行了控制输出的脉冲宽度的功能设计。

本文首先从数据获取，然后用VHDL语言对数据进行处理，使得获得的数据能够对脉冲宽度进行控制，并通过在Quartus II软件中进行了仿真验证，最后进行了下载调试。

结果表明，符合系统设计要求，从而完成了本次研究与设计。

关键词：FPGA 脉宽调制（PWM）数据获取 VHDL目录基于FPGA的可调制脉宽调制发生器的设计与实现 .................................................... - 3 -一PWM脉宽调制发生器的设计 .............................................................................. - 6 -1.1 PWM概述说明 ............................................................................................... - 6 -1.2 脉宽调制发生器设计方法猜想........................................................................ - 6 -1.2.1 方案一的设计： ....................................................................................... - 6 -1.2.2 方案二的设计........................................................................................... - 7 -1.2.3 方案的选择：........................................................................................... - 8 -二脉宽调制FPGA输入设计..................................................................................... - 8 -2.1脉宽调制数值输入方法的设计...................................................................... - 8 -2.1.1方法一：................................................................................................ - 8 -2.1.2方法二：................................................................................................ - 9 -2.1.3方法一和二的选择比较： ...................................................................... - 9 -2.2VHDL数值输入使然模块的设计.................................................................... - 9 -2.2.1VHDL使然程序设计： ........................................................................... - 9 -2.2.1 VHDL使然软件模块设计 ........................................................................ - 10 -2.2.2VHDL使然模块波形仿真...................................................................... - 11 -2.3 VHDL输入数值处理模块的设计.................................................................... - 11 -2.3.1 输入数值处理程序设计 .......................................................................... - 11 -2.3.2 VHDL输入数值软件模块设计 ............................................................... - 12 -2.3.3 VHDL数值输入模块软件仿真 ................................................................. - 13 -2.4相频检波模块的设计 .................................................................................. - 13 -2.4.1 相频检波模块软件实现 .......................................................................... - 13 -2.4.2 相频检波模块仿真 ................................................................................... - 14 -2.5脉宽调制数值输入方案仿真结果总结......................................................... - 14 -2.5.1 VHDL模块的设计综合 ............................................................................ - 14 -2.5.2 VHDL模块综合仿真................................................................................ - 15 -2.6数码显示管的数值显示设计 ....................................................................... - 16 -2.6.1数码管原理图说明 ............................................................................... - 16 -2.6.2 数码显示管VHDL程序设计.................................................................... - 16 -2.6.3数码管VHDL显示模块设计 ................................................................. - 18 -2.6.4VHDL程序仿真..................................................................................... - 19 -2.7FPGA下载与配置 ........................................................................................ - 19 -三VHDL脉宽调制硬件实现 ................................................................................... - 21 -3.1FPGA芯片选择............................................................................................ - 21 -3.2 电路图的设计 ............................................................................................... - 22 -3.3 实验数据验证 ............................................................................................... - 22 -四、问题及展望........................................................................................................ - 25 -五结束语 ............................................................................................................... - 26 -参考文献................................................................................................................... - 27 -一 PWM脉宽调制发生器的设计1.1 PWM概述说明PWM（脉宽调制）是现代控制技术常用的一种控制信息输出，可以有效地利用数字技术控制模拟信号的技术。

基于FPGA的函数信号发生器设计函数信号发生器是一种能够产生不同类型信号的测试设备，通常在电子电路实验中使用。

基于FPGA的函数信号发生器设计利用可编程逻辑器件FPGA，可以实现更高的灵活性和可定制性，同时减少了硬件开发成本。

本文将详细介绍基于FPGA的函数信号发生器的设计原理、主要模块和实现方法。

一、设计原理二、主要模块1.时钟生成器模块：时钟信号是产生各种信号波形的基础，因此需要设计一个时钟生成器模块来产生稳定的时钟信号。

可以使用FPGA内部的锁相环（PLL）或计数器来实现。

2.波形选择模块：为了产生不同类型的信号波形，需要设计一个波形选择模块。

通过该模块，用户可以选择所需的信号波形，如正弦波、方波、三角波等。

3. 波形生成模块：根据用户的选择，使用FPGA内部的逻辑门电路来实现不同类型的信号波形的生成。

可以利用查找表（Look-Up Table，简称LUT）来存储不同波形的采样点数据，并通过控制逻辑将这些数据输出为相应的信号波形。

4.频率控制模块：通过频率控制模块，可以对信号波形的频率进行控制。

可以根据用户的输入，通过改变时钟信号的频率或改变波形采样点的间隔来实现频率的调节。

5.幅值控制模块：通过幅值控制模块，可以对信号波形的幅值进行控制。

可以通过改变逻辑门的阈值电压或者改变DAC（数字模拟转换器）的输出电平来实现幅值的调节。

三、实现方法2.硬件设计：根据设计需求，选择合适的FPGA芯片、外部时钟源、AD/DA转换器等外部器件。

根据电路原理图，进行相应的电路布局和连线。

在确认电路无误后，进行焊接和组装工作。

在软件和硬件设计完成后，可以通过控制板上的按钮、旋钮等输入设备来调节信号波形的频率、幅值等参数，从而实现不同类型的信号波形的生成。

总结：基于FPGA的函数信号发生器设计利用FPGA的可编程特性，可以实现信号波形的灵活生成和控制。

通过设计合适的模块，可以产生多种类型的信号波形，并对其频率、幅值等参数进行调节。