福州大学数字逻辑与逻辑设计模拟卷

《数字逻辑与设计》考试试卷试卷2B一、填空题（本大题共7道小题，每空1分，共15分） 1.数制转换：（A3）16=（ ）8 , （100.25）10=（ ）2 , （1000）自然二进制码=（ ）余3码 ,（110100）2=（ ）BCD 。

2.[X] 补=10110，则[X]反= ，[X]原= 。

3.数字逻辑电路分为两大类 。

4.逻辑函数)(D A C B A F ++⋅=　的对偶函数='F ，反函数=F 。

5.信号经不同路径到达会合点有先有后称为 ，产生错误输出的现象称为 。

6.三态门中的“三态”是指 、 和 。

7.组合逻辑电路在任一时刻的输出只和当时的输入有关，与电路 状态无关。

二、单项选择题（每小题2分，共8分）1.下列各式中的四变量A 、B 、C 、D 的最小项是（ ）。

A. ABCDB. )(D C AB + C .D C B A +++ D.D C B A +++2. 若左移寄存器输入端为0，则其在2个CP 脉冲作用下，可实现所存数据（ ）。

A 乘以2B 乘以4C 除以2D 除以43. 属于组合逻辑电路的是（ ）。

A 触发器B 数据选择器C 移位寄存器D 计数器4.函数BC B A F +=的“或与”式为（ ）。

A.))((C B C A ++B. ))((C A B A ++C. C)B B)((A ++D. B)C)(A (B ++三、逻辑函数化简题（共15分，每小题5分）1.用公式法化简逻辑函数D++⋅=为最简与或表达式。

F⋅⋅+⋅BAACCBA2.用卡诺图化简逻辑函数DAF+B+=为最简与或表达式。

C+DBCBAABCD3.用卡诺图化简函数∑(m,DCABF为最简与或表达式，其中无,,15=)13,7,2,0)(,关最小项为∑)(d。

1,,8,6,5,4,310四、分析题（共20分，第1题8分，第2题12分）：(1)完成该逻辑电路真值表；(2)说明该电路的逻辑功能。

《数字电路与逻辑设计》考试试卷（闭卷 时间120分钟）考场登记表序号一、填空题（每空2分，共18分）1. 十进制数24.36对应的8421BCD 码为。

2. 设计移存型序列信号发生器，产生序列00010111，至少需要 个D 触发器。

3. 要构成32K ×16位的RAM ，需要片8K ×8 位的RAM 芯片，需要_ __根地址线。

4. 避免竞争冒险的常用方法为引入选通脉冲、 以及 。

5. C MO S 多余输入端不能 处理。

6. 在施密特触发器、单稳态触发器和 多谐振荡器中，有两个稳定状态的是 ，没有稳定状态的是 。

二、计算画图题（每题6分，共18分）1． 用公式法化简函数()()()F A A B BC A B B A C =++++⊕。

2. 写出逻辑函数F ABCD ACD BD =++以及反函数、 对偶函数的最小项表达式。

3. 已知主从JK 触发器输入端J 、K 和CP 的电压波形如图1所示，试画出Q 端对应的电压波形。

设触发器的初始状态为0。

图1三、分析题（每题12分，共24分）院/系 年级 专业 姓名 学号答 题 勿 超 装 订 线 ------------------------------装---------------------------------------------订----------------------------------------线----------------------------------------1.分析图2中所示时序电路的逻辑功能。

要求分别给出驱动方程，状态转移方程，输出方程，并列出状态转移表。

图22. 分析图3所示由集成4位二进制计数器74LS161和集成2线-4线译码器构成的电路。

设时钟频率f cp = 90KHZ，说明当译码器的地址输入AB分别为00、01、10、11时，74LS161的输出频率f各是多少？下面给出了74LS161的功能表。

数字逻辑设计考试试题1. 引言数字逻辑设计考试试题是在数字电路设计领域中非常重要的一个方面。

它测试了学生对数字逻辑电路和设计原理的理解和应用能力。

本文将讨论几个常见的数字逻辑设计考试试题，并详细解答每一个试题。

2. 试题一 - 逻辑门电路设计试题描述：设计一个4位二进制加法器，使用逻辑门电路实现。

给定两个4位的二进制数字A和B，计算这两个数字的和，并输出一个4位的二进制结果。

解答：首先，我们需要确定所需的逻辑门类型来构建4位二进制加法器。

常用的逻辑门包括AND门、OR门、NOT门和XOR门。

通过逻辑门的组合，我们可以实现加法器的功能。

我们可以将4位二进制加法器分成四个阶段：全加器、加法器主体、进位检测器和结果输出。

在全加器阶段，我们使用XOR门和AND门来计算每一位的和以及进位。

在加法器主体阶段，我们使用多个全加器来实现4位的加法。

在进位检测器阶段，我们使用OR门来检测是否存在进位。

最后，在结果输出阶段，我们将每一位的和输出到相应的输出端口。

通过以上的设计，我们成功地实现了一个4位二进制加法器。

3. 试题二 - 状态机设计试题描述：设计一个简单的状态机，它包含两个状态S0和S1，并包括两个输入信号A和B。

当输入信号A为1时，状态机从S0转换到S1；当输入信号B为1时，状态机从S1转换到S0。

设计状态机的状态转换图和状态转换表。

解答：为了设计该状态机，我们需要确定两个状态之间的状态转换以及输入信号对状态的影响。

状态转换图如下所示：A=1 B=1----------> S1 ----------> S0| || A=0 | B=0| |---------- S0 <---------- S1状态转换表如下所示：当前状态输入A 输入B 下一状态S0 1 0 S1S0 0 0 S0S1 1 0 S0S1 0 1 S0通过上述状态转换图和状态转换表，我们设计并实现了一个简单的状态机。

4. 试题三 - 时序逻辑电路设计试题描述：设计一个4位计数器，它每秒钟自动加1，从0000计数到1111，然后从0000重新开始计数。

数字电路与逻辑设计期末模拟题一、 选择题1、（36.7）10 的8421BCD 码为。

（） A 、（0110110.101）8421BCD B 、（0011110.1110）8421BCD C 、（00110110.0111）8421BCD D 、（110110.111）8421BCD2、与（6B.2）16相对应的二进制数为（） A 、（1101011.001）2 B 、（01101010.01）2 C （11101011.01）2 D 、（01100111.01）23、在BCD 码中，属于有权码的编码是（）A 、余3码B 、循环码C 、格雷码D 、8421码 4、如图1-1所示门电路，按正逻辑体制，电路实现的逻辑式F=（）5、如果1-2所示的波形图，其表示的逻辑关系是（）6、下列器件中，属于组合电路的有（）A 、计数器和全加器B 、寄存器和比较器C 、全加器和比较器D 、计数器和寄存器7、异或门F=A ⊕B 两输入端A 、B 中，A=0，则输出端F 为（） A 、A ⊕B B 、B C 、B D 、08、已知4个组合电路的输出F1～F4的函数式非别为：F 1=AB+A C ，F 2=AB+A CD+BC ，F 3=A B +B C ，F 4=（A+B ）·（A +C ），则不会产生竞争冒险的电路是( ) A 、电路1 B 、电路2 C 、电路3 D 、电路4 9、边沿触发JK 触发器的特征方程是（） A 、θ1+n =Jn θ+k n θ B 、θ1+n =J n θ+k n θC 、θ1+n =J nθ+k nθ D 、θ1+n =J n θ+K nθA 、CB A •• B 、C B A •• C 、A+B+CD 、C B A ++A 、F=A ·B B 、F=A+BC 、F=B A ⋅D 、F=B A +A 、nB 、2nC 、n 2D 、2n11、（011001010010.00010110）8421BCD 所对应的十进制数为（） A 、（652.16）10 B 、（1618.13）10 C 、（652.13）10 D 、（1618.06）1012、八进制数（321）8对应的二进制数为（） A 、（011010001）2 B 、（110011）2 C 、（10110111）2 D 、（1101011）213、与（19）10相对应的余3BCD 码是（） A 、（00101100）余3BCD B 、（01001100）余3BCDC 、（00110101）余3BCD D 、（01011010）余3BCD 14、如图1-3所示门电路，按正逻辑体制，电路实现的逻辑关系F=（） A 、C B A ⋅⋅ B 、C B A ⋅⋅ C 、A+B+C D 、C B A ++图1-315、如图1-4所示的波形图表示的逻辑关系是（） A 、F=B A ⋅ B 、F=A+B C 、F=B A ⋅ D 、F=B A +16、已知逻辑函数的卡诺图如图1-5所示能实现这一函数功能的电路是（）17、组合逻辑电路的特点是（）C 、电路输出与以前状态有关D 、全部由门电路构成18、函数F=C B AB C A ⋅++，当变量取值为（），不会出现冒险现象。

数字逻辑期末考试模拟卷考试科目：数字逻辑设计考试形式：闭卷考试日期：年月日成绩构成比例：平时10 %，期中10 %，实验10 %，期末70 %本试卷由九部分构成，共页。

考试时长：120 分钟注：一、单选题（每题2分，共10分）1、已知[X]反= 1110，则[2X]补=（）。

A、1110B、1101C、1111D、10002、逻辑函数的表示方法中具有唯一性的是（）。

A、真值表B、表达式C、逻辑图D、以上都具有3、数字系统中，采用（）可以将减法运算转化为加法运算。

A、原码B、ASCII 码C、补码D、BCD 码4、在下列逻辑部件中，属于组合逻辑电路的是（）。

A、计数器B、数据选择器C、寄存器D、触发器5、当用异或门逻辑器件实现逻辑非的功能时，异或门的两个输入端A、B应按（）连接。

A、A或B中一个接低电平B、A或B中一个接高电平C、A和B并接在在一起D、不能实现二、填空题（每空2分，共210分）1、利用逻辑代数的反演规则写出函数()F AB C DEF =++的反函数为（ ）。

2、二进制（1111）2对应数值，转换成8421BCD 码是（）。

3、最大长度移位寄存器型计数器的计数长度为（ ）。

4、在CP 为“1”期间，主从JK 触发器仅能翻转一次的现象称（ ）问题，为了解决这个问题，增强电路的可靠性，提出了边沿JK 触发器。

5、函数F AB AC =+可能会产生险象，可以通过增加冗余项（ ）的方法消除。

三、判断题（每题2分，共10分）1、65进制的同步计数器至少有7个计数输出端。

（ ）2、利用Verilog HDL 编程时，要时刻牢记Verilog 是硬件语言，但是可以不将Verilog HDL 语句与硬件电路对应起来。

（ ）3、Verilog HDL 具有高级编程语言结构，例如条件语句、分支语句和循环语句。

（ ）4、在always 块中生成的输出可以被描述成reg 型，也可以描述成wire 型。

一．选择题（在每题的备选答案中选出一个正确的答案，并将正确答案的号码填在题干的括号内。

1．在逻辑关系中，决定事物结果的诸条件中，只需有任何一个知足，结果就会发生的逻辑关系是（）A ．与关系B ．或关系C．非关系D．与或非关系2．以下图电路，输出Y 为（）A． 0B．1C．AB D ．高阻态3．已知 Y1AB，Y2 A B ，则Y1和Y2知足逻辑关系（）。

A．Y1Y2B．Y1Y2C．Y1Y21D．Y1Y204．某二位时序电路的状态变换图以下所示，从该图中能够判断这是一个（）计数器。

A ．二进制加法B ．二进制减法C．二位环型 D ．三进制5．图中所示电路的逻辑功能是（）A ． CMOS反相器B．传输门C．多谐振荡器D．单稳态触发器6．以下四个储存器中，储存容量最大的是（）A ． 1024× 2B ．1024× 4C． 2048× 2 D ．4096× 27．在逻辑关系中，决定事物结果的诸条件均知足，结果才会发生的逻辑关系是（）A ．与关系B ．或关系C．非关系D．与或非关系8．已知Y1AB,Y2 A B ,则 Y1和Y2知足逻辑关系（）A．Y1Y2B．Y1Y2C．Y1Y20D． Y1Y2 A B 9．以下图电路实现的逻辑关系是（）A．Y=0B． Y=A C．Y A B D．Y A B10．在数字系统中，将两个n位二进制数 A 、B 进行比较，以鉴别其大小的逻辑电路称为（）A ．加法器B ．译码器C．数据比较器D．数据选择器11．将 D触发器接成以下图电路，则Q n+1 =（）A ．Q nB ．C． 0 D ．112．1024×4位的RAM有（）位数据线。

A ．1024B． 10C． 8D． 4二．填空题1．八进制数52，其对应的二进制数为。

2．在数字电路中，能够起信号传输开关作用的电路是。

3．三态门有三种输出状态，分别是：0、 1 和。

4．在数字系统中 , 有多个信号同时出现, 对此中高优先级的信号进行编码, 达成这一功能的电路称为。

数字电路与逻辑设计( 1) 班级学号姓名成绩一．单项选择题（每题 1 分，共 10 分）1．表示任意两位无符号十进制数需要（）二进制数。

A．6 B ．7 C ． 8 D ．92．余 3 码 10001000 对应的 2421 码为（）。

A．01010101 B.10000101 C.10111011 D.111010113．补码 1．1000 的真值是（）。

A． +1.0111 B. -1.0111 C. -0.1001 D. -0. 10004．标准或 - 与式是由（）构成的逻辑表达式。

A．与项相或 B. 最小项相或 C. 最大项相与 D. 或项相与5. 根据反演规则，FA C C DEE的反函数为（）。

A. F [A C C(D E)] EB. F A C C(D E ) EC. F (A C CD E ) ED. F A C C (D E ) E6．下列四种类型的逻辑门中，可以用（）实现三种基本运算。

A. 与门B. 或门C. 非门D. 与非门7．将 D 触发器改造成T 触发器，图 1 所示电路中的虚线框内应是（）。

图1A.或非门B.与非门C.异或门D.同或门8．实现两个四位二进制数相乘的组合电路，应有（A． 8 B. 9 C. 10 D. 11）个输出函数。

9．要使 JK 触发器在时钟作用下的次态与现态相反，JK 端取值应为（A．JK=00 B. JK=01 C. JK=10 D. JK=11）。

10．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要（）个异或门。

A．2 B. 3 C. 4 D. 5二．判断题（判断各题正误，正确的在括号内记“∨”, 错误的在括号内记“×”, 并在划线处改正。

每题 2 分，共 10 分）1．原码和补码均可实现将减法运算转化为加法运算。

（）2． 函数 F(A, B, C)M(1,3,4,6, 7), F (A, B, C)m(0,2,5) 。

2016年福州大学863数据结构与程序设计模拟题一一．单项选择题：每小题2 分（共60分）1．为解决计算机主机与打印机之间速度不匹配问题，通常设置一个打印数据缓冲区，主机将要输出的数据依次写入该缓冲区，而打印机则依次从该缓冲区中取出数据。

该缓冲区的逻辑结构应该是（）A．栈B．队列C．树D．图2．设栈S 和队列Q 的初始状态均为空，元素a，b，c，d，e，f，g 依次进入栈S。

若每个元素出栈后立即进入队列Q，且7 个元素出队的顺序是b，d，c，f，e，a，g，则栈S 的容量至少是（）A．1 B．2 C．3 D．43．给定二叉树如下图所示，设N 代表二叉树的根，L 代表根结点的左子树，R 代表根结点的右子树。

若遍历后的结点序列是3，1，7，5，6，2，4，则其遍历方式是（）A．LRN B．NRL C．RLN D．RNL4．下列二叉排序树中，满足平衡二叉树定义的是（）A B C D5．已知一棵完全二叉树的第6 层（设根为第1 层）有8 个叶结点，则该完全二叉树的结点个数最多是()A．39 B．52 C．111 D．119 6．将森林转换为对应的二叉树，若在二叉树中，结点u 是结点v 的父结点的父结点，则在原来的森林中，u 和v 可能具有的关系是()Ⅰ．父子关系Ⅱ．兄弟关系Ⅲ．u 的父结点与v 的父结点是兄弟关系A．只有ⅡB．Ⅰ和ⅡC．Ⅰ和ⅢD．Ⅰ、Ⅱ和Ⅲ7．下列关于无向连通图特性的叙述中，正确的是( )Ⅰ．所有顶点的度之和为偶数Ⅱ．边数大于顶点个数减1 Ⅲ．至少有一个顶点的度为1 A．只有ⅠB．只有ⅡC．Ⅰ和ⅡD．Ⅰ和Ⅲ8．下列叙述中，不．符合m 阶B 树定义要求的是()A．根结点最多有m 棵子树B．所有叶结点都在同一层上C．各结点内关键字均升序或降序排列D．叶结点之间通过指针链接9．若数据元素序列11，12，13，7，8，9，23，4，5是采用下列排序方法之一得到的第二趟排序后的结果，则该排序算法只能是()A．冒泡排序B．插入排序C．选择排序D．二路归并排序10. 若元素a、b、c、d、e、f依次进栈，允许进栈、退栈操作交替进行，但不允许连续三次进行退栈操作，则不．可能得到的出栈序列是()A．d c e b f a B．c b d a e f C．b c a e f d D．a f e d c b11．某队列允许在其两端进行入队操作，但仅允许在一端进行出队操作。

专业数字电路与逻辑设计模拟试卷多少个二进制数可以构成一个十六进制数？(2分)a2 b . 3 c . 4d . 5检查答案标准答案:c2二进制数(1111101.0101)2到八进制:() (2分)a . 037 . 25 b . 175 . 24 c . 125 . 3l 25d . 761.2检查答案标准答案:B 3。

十进制9的8421代码是()。

(2分)甲1000乙1011丙1001丁1010检查答案标准答案:C 4。

二进制数？0.1011的原始代码是()。

(2分)a . 1 . 1011 b . 0 . 1011 c . 1 . 0100d . 1 . 0101检查答案标准答案:A 5。

逻辑函数=()。

(2分)a.a.b.c.b.c.1d.0检查答案标准答案:C 6。

逻辑函数F(A，B，C)=的标准和或公式是()。

(2分)a.b.c.d .检查答案标准答案:D 7。

等于逻辑函数F=的函数是()。

(2)美国生物化学学会生物化学学会检查答案标准答案:D 8。

逻辑函数的反函数是()(2分)a.b.c.d .检查答案标准答案:B 9。

以下三个逻辑函数表达式中哪一个是最小项表达式？(2分)a.b.c.d .检查答案标准答案:A 10。

逻辑函数公式f=等于()。

(2分)a.0b.1c.a.d .检查答案标准答案:B 11。

在下面的TTL电路中，输出可以实现线路和功能的电路是()。

(2)或非门、与非门、异或门、异或门、正交门检查答案标准答案:D 12。

典型的TTL与非门电路使用的电源电压为()。

(2分)a.5 v b.3.6 v c.0.35 v d.3-18 v检查答案标准答案:A 13。

当基本RS触发器正常工作时，其约束条件是不允许输入S和R的值为()。

(2分)答0、0分0、1分1、0分1、1检查答案标准答案:D 14。

如果JK触发器的J=0且K=0，则输出Q的状态为()。

(2分)a.0b.1c .不变d .用前面的状态q检查反相的答案标准答案:C 15。

数电逻辑电路考试试题数字电子逻辑电路考试试题一、判断题1. 门电路中A、B两输入端应设x。

2. 门电路中一个正常输入，一个异常输入，输出是0。

3. 与非门的通路是1、1或0、0时，输出为0。

4. 且门的输出信号是两个输入信号相与得到的结果。

5. 异或门的输入信号相同时，输出是0。

二、选择题1. 以下哪个不是基础门类？A. 与门B. 或门C. 与非门D. 异或门2. 下列哪个选项不属于门电路的输出？A. 与B. 或C. 非D. 异或3. 下面哪项是异或门的真值表？A. 00B. 01C. 10D. 114. 以下选项中，哪个门电路具有通常输入、输出表？A. 与非门B. 异或门C. 与门D. 或门5. 一个理想的标准逻辑门通常是由几个输入引脚和一个输出引脚组成？A. 1B. 2C. 3D. 4三、简答题1. 简述门电路与非门的功能及其真值表。

2. 描述与非门逻辑电路的工作原理。

3. 解释或门的工作原理及其应用场景。

4. 异或门的真值表是什么？请举例说明其输入对应的输出。

5. 简要介绍门电路的功能与应用。

四、计算题1. 请计算一个与非门的真值表，并说明输出信号的推导过程。

2. 若一个或门的输入为0、1，输出为1，则该或门的伪代码是多少？3. 请绘制一个异或门的逻辑电路图，并标注各个端口的功能。

4. 若一个与门的输入为1、1，输出为1，那么该与门的实现方法是怎样的？5. 如果有一个标准逻辑门有4个输入引脚，如何确定其输出信号？以上是数字电子逻辑电路考试试题的所有内容，学员们请认真答题，祝你们取得好成绩！。