数字逻辑模拟试题

《数字电路与逻辑设计》模拟卷（考试时间 120分钟）姓名 学号 班级一．填空题（每空2分，共20分）1．(A2.C)16=( )102．(110001000001)2421码=( )103．已知[X]反=1.1010，那么[X]真值=（ ）。

4．)13,11,10,5,1()15,14,9,8,6,2,0(),,,(d D C B A F ∑∑+=，其最简与或式=F （ ）。

5．分析右图所示电路的逻辑关系， 写出相应的逻辑表达式F为（）。

6．设计一个158进制的计数器，最少需要（ ）个触发器。

7．当用D 触发器实现T ’触发器功能时，则D 端应接（ ）端。

8．模为2n 的扭环形计数器，其无用状态数为（ ）。

A B CD E FF9．如下图所示逻辑部件，其中各方框中采用模N 的计数器作N 次分频器，则Z 输出的频率是（ ）。

10．时序逻辑电路使用时钟脉冲CP 上升沿更新状态的边沿触发器，已知CP 及输入X 的波形如下图所示，则X 的取值（从左向右）是（ ）。

二．单项选择题（每小题1分，共10分）1．与二进制0101等值的余3码是（ ）。

（1）1010 （2）1000 （3）0001 （4）0011 2．二进制数011001的典型格雷码是（ ）。

（1）011011 （2）101101 （3）010111 （4）010101 3．表达式F=AB 可用来表示（ ）。

（1）A<B （2）A>B （3）A>B （4）A<B4．如将TTL “与非”门仅作为“非”门使用，则多余输入端应做（ ）处理。

（1）全部挂高 （2）其中一个接地 （3）全部接地 （4）部分接地 5．标准与或式是由（ ）构成的逻辑表达式。

（1）与项相或 （2）最小项相或 （3）最大项相与 （4）或项相与 6． 如图所示由两个”与非”门构成的基本触发器,欲使该触发器保持现态，则该触发器输入信号应为( )。

（1）S=R=0 （2）S=R=1 （3）S=1 R=0 （4）S=0 R=17．n 位二进制译码器与门阵列中，共有（ ）个二极管。

模拟试卷三一、是非题 ( 对打“√”，错打“×”。

每题 2 分，共10 分) （ ）1. 逻辑函数表达式的化简结果是唯一的。

（ ）2. 多位数加法器可利用半加器通过位数扩展得到。

（ ）3. 下图电路中，图（a ）和图（b ）的逻辑功能相同。

（ ）4. 将二个或二个以上的普通 TTL 与非门的输出端直接相连，可实现线与。

（ ）5. 集成与非门的扇出系数反映了该与非门带同类负载的能力。

二、填空题 ( 每空 1 分，共 20 分)1. 组合逻辑电路的输出状态 取决于同一时刻输入信号的状态，而与电路原来的状态 。

2. 函数 11111Y =⊕⊕⊕⊕ = 。

3. 使函数 (,,)Y A B C AB AC =+ 取值为1的最小项有 个。

4.，在 C = 0，D = 1 时，输出为 Y = 。

5. 构成一异步 2n 进制加法计数器需要 个触发器，一般将每个触发器接成型触发器。

如果触发器是上升沿触发翻转的，则将最低触发器 CP 端Y 1 Y 2与相连，高位触发器的CP 端与相连。

6. ( ____ ) 10 = ( 111110 ) 2 = ( ____ ) 16 = ( ____ ) 8 = ( ______ ) 8421BCD码。

7. 同步时序逻辑电路中所有触发器的时钟端应。

8. 三态门具有3种输出状态，它们分别是、、。

9. OC 门的输出端必须外接上拉。

10. TTL 门的输入端悬空时相当于输入逻辑；CMOS 门的多余输入端悬空。

三、单项选择题（每小题2分，共10分）（）1. 能使下图输出Y = 1 时的A，B 取值有(A) 1 种；(B) 2 种；(C) 3 种；(D) 4 种。

（）2. 为实现图示的触发器逻辑功能转换，虚线框中应为(A)与门；(B)非门；(C)或门；(D)异或门。

（）3. 已知某二变量输入逻辑门的输入A、B及输出Y的波形如下，试判断为何种逻辑门的功能。

（A）与非门；（B）或非门；（C）与门；（D）异或门。

XX 大 学 试 题课程名称 数字逻辑电路设计 开课学院使用班级 考试日期苏 大 学 试题 第3 页苏大 学 试题第4 页四、根据下图波形写出其逻辑关系表达式Z=F(A,B,C) （10分）A B C Z五、分析题：某同步时序逻辑电路如图所示。

（12分）(1) 写出该电路激励函数和输出函数； (2) 画出输出矩阵和激励矩阵； (3) 画出状态表和状态图；(4）设各触发器的初态均为0，试画出下图中Q1、Q2和Z 的输出波形。

数字逻辑模拟试卷2答案一、填空题（每空1分，计20分） 1、(45)6=(35)8=(11101)2=(00101001)84212、若X= 138/512，则[X]反=（0.01000101），[－X]补=（1.10111011）。

3、若[X]补=101100，则X=（-100100），[X/2]补=（110110）。

4、若X=10100110，[X]Gray 码=(11110101)。

5、用n 位补码（含一位符号位）表示定点整数，其表示的数值范围是(-2n-1～2n-1-1)6、VHDL 程序一般由（实体）和结构体两部分组成,其中结构体的基本描述方法有(数据流描述法)、行为描述法和结构描述法。

7、信息码1010对应的奇校验汉明码的长度是（7位）。

8、函数F= A+BC 的反函数是（)(C B A ）。

9、集成芯片的集成度是以（等效门电路的数量）来衡量的。

10、三态门的三种输出状态是高电平、低电平和（高阻状态）。

11、正负逻辑的约定中，正逻辑是指（高电平表示1；低电平表示0）。

12、触发器的触发方式有直接电平触发、电平触发和（脉冲触发）、（边沿触发）几种。

13、对组合逻辑电路而言，PLD 的理论依据是（任何组合逻辑函数都可以用与-或式表示）。

14、ISP 指的是（在系统可编程技术）二、选择题（每题有一个或多个正确答案，每题1分计10分）1、A2、D3、B ，C4、A ，D5、A ，B ，D6、A ，B ，C7、A ，B ，C8、B9、B ，D 10、C 三、按要求化简下列函数（14分）1．用代数法求函数 F = A B + A B C + B C 的最简“与-或”表达式。

《数字逻辑电路》试题一一、填空题1．（）10=（）2=（）8=（）16。

2．（）2=（）10。

3．（）10=( ) 8421-BCD。

4．A⊕0= 。

5．大体门电路包括、、。

6．A⊙B= 。

7．N各逻辑变量组成某个逻辑函数，那么其完整的真值表应有种不同的组合。

8．数字逻辑电路包括两类，别离是电路和电路。

9．JK触发器的特性方程是。

10．任何时刻，电路的输出，不仅与该时刻电路的输入有关，而且还与电途经去的输入有关的电路，称为电路。

11．F(A,B,C,D)=CD,它包括了个最小项。

12．A(A+B)= 。

13．F=AB+AC,这种形式的逻辑函数表达式称为。

14．F=A·B·A·C这种形式的逻辑函数表达式称为。

15．有18个信息需用二进制代码来表示它们，那么最少需要位二进制。

16．与将JK触发器作成T’（翻转）触发器，应使其J= , K= 。

17．设计一个25进制计数器，最少需要个触发器。

二、选择题1．已知字符T的ASCII码值的十进制数表示为84，若是将最高位设置为奇校验位，那么字符T的ASCⅡ码值设置奇校验位后，它的二进制表示为( )A 01001101B 11001101C 01101011 D2. 以下个数中最大的是（）A (.0101) 2B 16C 10 C 83. 在一个逻辑电路中，有两个输入信号X、Y和一个输出信号V。

当且仅当X=一、Y=0时，V=0,那么V的逻辑表达式为（）A X+YB X·YC X·YD X+Y4. A·A·B·B·C=( )A ABC C 1D 05. A+BC+AB+A=( )A AB AC 1D 06. F(A,B,C)=ABC+ABC+ABC=( )A ∑m（0,2,4）B ∑m（3,5,7）C ∑m（1,3,5）D ∑m（4,5,7）7. A⊕B=( )A AB+ AB B AB + ABC A BD A B8. 对正逻辑而言，某电路是与门，那么对负逻辑而言是（）A 与门B 与非门C 或非门D 或门触发器在同步工作时，假设现态Q n=0，要求抵达次态Q n＋1=1,那么应使JK=( )A 00B 01C 1XD X110.图（1）中要求输出F=B，那么A应为( )A 0B 1 A =1 FC B BD B 图（1）三、化简以下函数表达式一、代数化简：Y=（AB+A B+A B）（A+B+D+A B D）二、Y=AB+A B+A B3、卡诺图化简：F=(A,B,C,D)=∑m(0,1,2,3,4,6,8,9,10,11,12,14)四、芯片的应用1．别离用74138和74153实现逻辑函数表达式F=AB+BC+AC2．用1．用与非门设计一个组合电路，用来检测并行输入的四位二进制数B4B3B2B1当其值大于或等于5时，输出F=1，反之F=0。

数字逻辑试题1答案一、填空：（每空1分，共20分）1、（20.57）8=（10.BC）162、(63.25)10=(111111.01)23、（FF）16=(255)104、[X]原=1.1101，真值X=-0.1101，[X]补=1.0011。

5、[X]反=0.1111，[X]补=0.1111。

6、-9/16的补码为1.0111，反码为1.0110。

7、已知葛莱码1000，其二进制码为1111，已知十进制数为92，余三码为110001018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态。

9、逻辑代数的基本运算有三种，它们是_与_、_或__、_非_。

10、FAB1，其最小项之和形式为_。

FA B AB11、RS触发器的状态方程为_Q n1SRQ n_，约束条件为SR0。

12、已知F1AB、F2ABAB，则两式之间的逻辑关系相等。

13、将触发器的CP时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路。

二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。

（5分）答：（1）、由实际问题列状态图（2）、状态化简、编码（3）、状态转换真值表、驱动表求驱动方程、输出方程（4）、画逻辑图（5）、检查自起动2、化简FABABCA(BAB)（5分）答：F03、分析以下电路，其中RCO为进位输出。

（5分）答：7进制计数器。

4、下图为PLD电路，在正确的位置添*，设计出FAB函数。

（5分）15分注：答案之一。

三、分析题（30分）1、分析以下电路，说明电路功能。

（10分）解：XY m(3,5,6,7)m(1,2,4,7)2分ABCiXY0000000101010010111010001101101101011111该组合逻辑电路是全加器。

以上8分2、分析以下电路，其中X为控制端，说明电路功能。

（10分）解：FXA B C XABCXABCXABCXABCXABC4分FX(ABC)X(A B C ABC)4分所以：X=0完成判奇功能。

数字逻辑试题1答案一、填空：（每空1分，共20分） 1、（20.57）8 =（ 10.BC ）16 2、(63.25) 10= ( 111111.01 )2 3、（FF ）16= ( 255 )104、[X]原=1.1101，真值X= -0.1101，[X]补 = 1.0011。

5、[X]反=0.1111，[X]补= 0.1111。

6、-9/16的补码为1.0111，反码为1.0110 。

7、已知葛莱码1000，其二进制码为1111， 已知十进制数为92，余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态 。

9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。

10、1⊕⊕=B A F ，其最小项之和形式为_ 。

AB B A F += 11、RS 触发器的状态方程为_n n Q R S Q +=+1_，约束条件为0=SR 。

12、已知B A F ⊕=1、B A B A F +=2，则两式之间的逻辑关系相等。

13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路 。

二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。

（5分） 答：（1）、由实际问题列状态图 （2）、状态化简、编码 （3）、状态转换真值表、驱动表求驱动方程、输出方程 （4）、画逻辑图 （5）、检查自起动2、化简)(B A B A ABC B A F +++=（5分） 答：0=F3、分析以下电路，其中RCO 为进位输出。

（5分） 答：7进制计数器。

4、下图为PLD 电路，在正确的位置添 * ， 设计出B A F ⊕=函数。

（5分）5分 注：答案之一。

三、分析题（30分）1、分析以下电路，说明电路功能。

（10分）解： ∑∑==)7,4,2,1()7,6,5,3(m Y m X 2分A B Ci X Y 0 0 0 0 0 0110 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1该组合逻辑电路是全加器。

数字逻辑与数字系统模拟试题2一、填空题（每空一分）1、位置计数法三个要素是、和。

2、数字信号的特点是在上和上都是断续变化的，其高电平和低电平常用和来表示。

3、( 35.4)8 =（）2 =( )10=( )164、单稳态触发器特点之一是：有一个和一个。

5、描述脉冲波形的主要参数有、、、、、、。

6、TTL OC门（集电极开路门）的输出端可以直接相连，实现。

二、判断题（正确打√，错误的打×；每题2分）1、十进制数具有两个特点：计数基数为10，逢“十”进位。

2、与逻辑关系是指只有当决定一件事情的全部条件具备之后，结果才能发生。

3、实现两个二进制数相加的电路称为半加。

4、单稳态触发器一般用于定时、整形和产生方波。

5、将模拟量转换为数字量的过程称为数/模转换。

三、选择题（在给定的四个答案中选择一个正确答案，每题2分）1、在何种输入情况下，“与非”运算的结果是逻辑0。

A．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是12、以下电路中常用于总线应用的有 A 。

A.三态门B.O C门C.漏极开路门D.C M O S与非门3、N个触发器可以构成二进制寄存器的位数为。

A.N-1位B.N位C.N+1位D.2N位4、多谐振荡器可产生。

A.正弦波B.矩形脉冲C.三角波D.锯齿波5、石英晶体多谐振荡器的突出优点是。

A.速度高B.电路简单C.振荡频率稳定D.输出波形边沿陡峭6、以下各电路中，可以产生延时的电路是。

A.多谐振荡器B.单稳态触发器C.施密特触发器D.石英晶体多谐振荡器7、若在编码器中有50个编码对象，则要求输出二进制代码位数至少应为 位。

A.5 B.6 C.10 D.508、一个16选一的数据选择器，其地址输入端有 个。

A.1B.2C.4D.169、一个16选一的数据选择器，其数据输入端有 个。

A.1B.2C.4D.1610、用RAM2114（1024×4位）构成4096×8位RAM ，需A 、4片；B 、8片；C 、24片；D 、12片四、按要求解答下列问题（每题10分）1、试用公式化简法化简逻辑函数为最简与或表达式。

《数字逻辑》模拟试题1班级 姓名 成绩一、已知[x]反=1.0110求[x]原= [x]补= x= 各为多少？（6分）二、已知逻辑函数∑∑+=)12,6,1,0()15,13,8,7,5,4(),,,(d m D C B A F1. 将函数移植到卡诺图上2．求F 的最简“与-或”表达式3．求F 的最简“或-与”表达式。

（10分） 三、化简CD D AC ABC C A F +++= (10分)四、真值表证明下列等式（10分）))((B A B A B A B A ++=+五、用卡诺图判断下列函数F 和G 有何关系？（10分）1．A C BC B A G C B A C AB F ++=+=,2．C A C B B A G AC BC AB F ++=++=,3．∑∑==)7,4,2,0(),7,4,2,0(m G m F六、用卡诺图求函数．（１０分）∑=)15,13,11,10,7,4,3,2(),,,(m D C B A F的最简＂与－或＂表达式。

七、设21x x X =和21y y Y =是两个二进制正整数，试用＂与－非＂门设计一个判断Ｘ＞Ｙ的逻辑电路。

（１０分）八、用Ｔ触发器作为存储元件，设计一个两位二进制减１计数器．电路工作状态受输入信号Ｘ的控制．当Ｘ＝０时，电路状态不变；当Ｘ＝１时，在时钟脉冲作用下进行减１计数．计数器有一个输出Ｚ，当产生借位时Ｚ为１，其他情况下Ｚ为０。

（１０分）九、简述组合逻辑电路、同步时序逻辑电路、异步时序逻辑电路的特点，并画出其结构框图。

为使异步时序逻辑电路能按预定的要求工作，应对其输入作些什么规定？为什么？（10分）十、用3-8译码器和与非门实现全加器的功能。

（10分）一、解： 101001][=x 原 ][x 补=1.0111 x= -0.1001 三、解：（1）（2）BD D C F +=（3）D C D B F += ))((D C D B F ++=。