当前位置：文档之家 › 第8章 并行输入输出系统

第8章 并行输入输出系统

  • 格式：ppt
  • 大小：862.50 KB
  • 文档页数：42

下载文档原格式

  / 42

合集下载

计算机组成原理(第六版 立体化教材)

计算机组成原理(第六版 立体化教材)

教材目录
（注：目录排版从左到右列 ）
教学资源
《计算机组成原理（第六版·立体化教材）》的配套教材是《计算机组成原理试题解析（第六版）》。
《计算机组成原理（第六版·立体化教材）》配有动画演示、教学课件、习题答案、自测试题、课程设计等 资源。
教材特色
1、该教材配套开发了较多的在线动画演示视频。 2、该教材安排了在线延伸阅读材料。 3、该教材可扫描书中的二维码查阅相关内容。 4、该教材形成“理论、实验、设计”三个过程相统一的体系。
谢谢观看
计算机组成原理（第六版 立体化教 材）
2019年科学出版社出版的图书
01 成书过程
03 教材目录
目录
02 内容简介 04 教学资源
05 教材特色
07 图书目录
目录
06 作者简介
《计算机组成原理（第六版·立体化教材）》是由白中英、戴志涛主编，2019年8月科学出版社出版的新形 态教材、“十二五”普通高等教育本科国家级规划教材。该教材可作为计算机及相关专业的教材，也可作为成人 自学考试、全国计算机等级考试NCRE（四级）用书。
作者简介
白中英，男，北京邮电大学计算机学院二级教授，博士生、硕士生导师。 戴志涛，男，北京邮电大学计算机学院教授。
图书目录
第1章计算机系统概论 第2章运算方法和运算器 第3章存储系统 第4章指令系统 第5章中央处理器 第6章总线系统 第7章外围设备 第8章输入／输出系统 第9章并行组织与结构 第10章课程教学实验设计 第11章课程综合设计
2019年8月，《计算机组成原理（第六版·立体化教材）》由科学出版社出版。
内容简介
该教材讲授计算机单处理器系统的组成和工作原理，在该基础上扩展讲授并行体系结构。该教材共11章，主 要内容包括计算机系统概论、运算方法和运算器、存储系统、指令系统、中央处理器、总线系统、外围设备、输 入/输出系统、并行组织与结构、课程教学实验设计和课程综合设计。

白中英《计算机组成原理》(第5版)笔记和课后习题详解复习答案

白中英《计算机组成原理》(第5版)笔记和课后习题详解复习答案

白中英《计算机组成原理》（第5版）笔记和课后习题详解完整版>精研学习网>无偿试用20％资料
全国547所院校视频及题库全收集
考研全套>视频资料>课后答案>往年真题>职称考试
第1章计算机系统概论
1.1复习笔记
1.2课后习题详解
第2章运算方法和运算器
2.1复习笔记
2.2课后习题详解
第3章多层次的存储器
3.1复习笔记
3.2课后习题详解
第4章指令系统
4.1复习笔记
4.2课后习题详解
第5章中央处理器
5.1复习笔记
5.2课后习题详解
第6章总线系统
6.1复习笔记
6.2课后习题详解
第7章外存与I/O设备
7.1复习笔记
7.2课后习题详解
第8章输入输出系统
8.1复习笔记
8.2课后习题详解
第9章并行组织与结构
9.1复习笔记
9.2课后习题详解
第10章课程教学实验设计
第11章课程综合设计。

计算机组成原理(白中英)

计算机组成原理(白中英)

D0
D1
D2
D3
A校验码 B校验码 C校验码 D校验码
系统结构
RAID4
I/O系统
❖ 专用奇偶校验独立存取盘阵列
❖ 数据以块（块大小可变）交叉的方式存于各盘， 奇偶校验信息存在一台专用盘上
数据块
校验码 产生器
A0
A1
A2
A3
B0
B1
B2
B3
C0
C1
C2
C3
D0
D1
D2
D3
A校验码 B校验码 C校验码 D校验码
❖ 只写一次光盘
只写一次光盘（Write Once Only）：可以由用户写入 信息，不过只能写一次，写入后不能修改，可以多次读 出，相当于PROM。在盘片上留有空白区，可以把要修 改和重写的的数据追记在空白区内。
❖ 可檫写式光盘
可檫写式光盘（Rewriteable）：利用磁光效应存取信 息，采纳特殊的磁性薄膜作记录介质，用激光束来记录、 再现和删除信息，又称为磁光盘，类似于磁盘，可以重 复读写。
RAID6
I/O系统
❖ 双维奇偶校验独立存取盘阵列
❖ 数据以块（块大小可变）交叉方式存于各盘， 检、纠错信息均匀分布在全部磁盘上
系统结构
A0 A1 A2
3校验码 D校验码
B0 B1
2校验码 C校验码
B2
C0
1校验码 B校验码
C1 C2
0校验码 A校验码
D1 D2 D3
校验码 产生器
7.7 光盘存储设备
– 正脉冲电流表示“1”，负脉冲电流表示“0”； – 不论记录“0”或“1”，在记录下一信息前，记录电流
恢复到零电流 – 简洁易行，记录密度低，改写磁层上的记录比较困难，

计算机系统结构--向量处理机

计算机系统结构--向量处理机

采用寄存器-寄存器结构的主要优点：降低 主存储器的流量。 例如：采用寄存器-寄存器结构的 CRAY-1与采用存储器-存储器结构的 STAR-100比较，运算速度高3倍多，而 主存流量低2.5倍。
STAR-100的主存储器流量： 32×8W/1.28us=200MW/S CRAY-1的主存储器流量： 4W/50ns=80MW/S
6.2.1 存储器－存储器结构
向量处理机中有多个高速流水线运算部件， 存储器的访问速度是关键 采用多个存储体交叉和并行访问来提高存 储器速度，例如： CRAY-1有64个存储体，每个处理 机访问4个存储体 STAR-100采用32个存储体交叉， 每个存储体并行读出8个64位数据 我国研制的YH-1向量计算机有37个 存储体
计算机系统结构 （第20讲）
计算机系统结构
第一章 第二章 第三章 第四章 第五章 基本概念 第六章 向量处理机 指令系统 第七章 互连网络 存储系统 第八章 并行处理机和 多处理机 输入输出系统 标量处理机
第六章 向量处理机
6.1 6.2 6.3 6.4 6.5 6.6 6.7 向量数据表示方式 向量处理机的结构 向量处理方式 向量处理机的关键技术 向量处理机实例 向量处理机的性能评价 向量处理机的发展
存储器采用字节编址方式，字长为32位 在一般标量处理机中需要如下指令序列 来实现（A、B、C分别是向量a、b、c在内存 中的起始地址）：
START: LOAD R0, ST LOAD R1, ED LOAD R2, L MOVE R3, R2 MUL R3, R0 LOOP: ;读循环初值,10 ;读循环终值,1010 ;读内存地址增量, ;常数4
操作数缓冲栈和写结果缓冲栈主要用于解 决访问存储器冲突 虽然采用质数个存储体能消除访问 存储器的冲突，但是，数据经过多次运 算之后，在存储体中分布必然发生改变 主要优缺点： 硬件结构简单, 造价低；速度相对较低

单片机-第8章 单片机的并行接口

单片机-第8章 单片机的并行接口

1．8155的内部结构
图8-1 8155的内部结构
8155芯片各组成部分的作用：
双向数据总线缓冲器：用于缓冲存储单 片机与8155的RAM之间的读/写数据。 地址锁存器：用于锁存单片机送给8155 的端口地址或RAM单元地址。 地址译码器：用于对地址锁存器送来的 低3位地址进行译码，根据译码输出，选择 命令/状态寄存器、定时器/计数器或A、B 和C 3个I/O寄存器中的某一个工作。
命令寄存器和状态寄存器：命令寄存器存放 单片机送来的命令字，只能写入；状态寄存器 存放8155的状态字，只能读出。 定时器/计数器：是一个二进制14位的减法 计数器。计数器初值由单片机送入，由TIMER IN引脚上输入的脉冲实现减1计数控制，并根据 不同的计数输出方式从TIMER OUT引脚输出相 应的波形。作为定时器使用时，TIMER IN引脚 应输入频率恒定的周期脉冲。
读写控制器：根据和线上的信号，控制 单片机与8155之间所传信息的 读写。
RAM存储器：容量为256字节，用于存 放实时数据。存储器存储单元地址由地址 锁存器指定。
I/O寄存器：A、B和C 3个端口各有一 个I/O寄存器。其中A、B端口的I/O寄存器 为8位，用于存放外设的输入/输出数据；C 口的I/O寄存器为6位，用于存放输入/输出 数据或命令/状态信息。8155在某一时刻只 能选中某个I/O寄存器工作，这由单片机送 给8155的命令字决定。
PC1、PC2：C口工作方式设置位，设 置方法如表8-2所示。
P3口 的第二功能
P3口引脚 P3.0 名称 RXD 功 能 串行口输入
P3.1 P3.2 P3.3 P3.4 P3.5 P3.6
P3.7
TXD
INT0

汇编语言第8章输入输出接口

汇编语言第8章输入输出接口
本章主要内容
(1) I/O接口的基本概念 (2) I/O控制方式 (3) DMA接口技术 (4) 可编程DMA控制器8237
8.1 I/O接口概述
8.1.1 I/O接口的基本功能
(1) 数据缓冲 (2) 提供联络信息 (3) 信号与信息格式的转换 (4) 设备选择 (5) 中断管理 (6) 可编程功能
IOW
图8.4 片选信号的产生
8.2 I/O控制方式
主机与外围设备之间的数据传送控制方式(即I/O控制 方式)主要有三种：
程序控制方式、中断控制方式和直接存储器存取 (DMA)方式。
8.2.1 程序控制方式
程序控制方式是指在程序控制下进行的数据传送方式。 它又分为无条件传送和程序查询传送两种。
地址空间 200～20FH 210～217H 218～2F7H 2F8～2FFH 300～31FH 320～32FH 330～377H 378～37FH
器件/接口适配器 地址空间
游戏卡
380～38FH
扩充部件
390～3AFH
未用
3B0～3BFH
异步通信卡(COM2) 3C0～3CFH
未用
3D0～3DFH
(5) DMA控制器发出存储器写信号MEMW，将数据传送 到由地址总线上的地址所指向的内存单元；
(6) DMA控制器放弃对总线的控制权；
(7) 地址寄存器加1；
(8) 字节计数寄存器减1；
(9) 如果字节计数寄存器的值不为零，则返回第一步，否 则结束。
第8章 作业
8.1 8.2 8.3 8.5 8.6 8.7 8.11
硬盘卡
3E0～3EFH
未用
3F0～3F7H
打印卡
3F8～3FFH

单片机实用教程_8 89C51单片机并行输入输出


P3 口的第二功能
口线 P3.0 P3.1 信号 RXD TXD 功 能 串行口数据输入（接收数据） 串行口数据输出（发3.5
P3.6 P3.7
INT0 INT1 T0 T1
WR RD
外部中断0输入 外部中断1输入 定时器0的外部输入（计数输入） 定时器1的外部输入（计数输入）
外部数据存储器写选通控制输出 外部数据存储器读选通输出控制
8.2 并行输入/输出端口P0、P1、P1和P3 8.2.1 P0端口 ⑴ P0口的结构： P0口有8位, 每一位由一个输出锁存器、两个三态 输入缓冲器和输出驱动电路及控制电路组成。
⑵ P0口作通用的I/O口使用

P0口是漏极开路的8位准双向I/O口. P0口为特殊功能寄存器， 既可以用直接寻址方式对P0口进行字节操作， 也可以按按位寻址方式，进行位操作。
P2端口及其各位的地址
位地址/位定义 A5H P2.5 A4H P2.4 A3H P2.3 A2H P2.2 A1H P2.1 LSB A0H P2.0 字节地址 A0H
P2口作输出时，直接用传送指令进行操作。 例如： MOV P2 ，A P2口作输入时, 要先写“1”, 然后读入(准双向口)。 例如： MOV P2 ，#0FFH MOV A ，P2
表8.1 P0端口及其各位的地址
SFR MSB 位地址/位定义 LSB 字节地址
P0
87H
P0.7
86H
P0.6
85H
P0.5
84H
P0.4
83H
P0.3
82H
P0.2
81H
P0.1
80H
P0.0
80H
P0口作输出时，直接用传送指令进行操作。 例如： MOV P0 ，A P0口作输入时，要先写“1”,然后读入(准双向口)。 例如： MOV P0 ，#0FFH MOV A ，P0

第8章可编程输入输出接口2014(新简)


当A1A0=11时 选择控制端口
20
表8.1 8255A的读写操作控制
21
8.1.2 8255A的控制字及其工作方式
8255A 共有两个控制字：即工作方 式控制字和对C口臵位/复位控制字。 1. 控制字 (1)工作方式控制字： 控制字和各位的含义如图所示。
22
D7
D6 D 5
D4 D3
D2 D1 D0
下图示出 8255A 方式 1 选通输入时的内部 结构图。
35
•STB：选通信号。外设准备好数据发 送STB#，低电平有效。
•IBF：输入缓冲器满信号，STB#下降 沿8255向外设输出IBF信号，表示输入 缓冲器满，高电平有效。
36
INTR：中断请求信号，高电平有效 。STB#上升沿使INTR从无效到有效 ，请求CPU读数据。CPU接到INTR, 读数据发送RD#，RD#下降沿变INTR 有效为无效，表示已经得到响应， RD#上升沿使IBF满变为不满，表示 数据已经读走。 INTE：中断允许信号，它是通过端 口PC4(端口A)或PC2(端口B)的位来编 程的内部位。
ACK： 外设应答信号。该信号的下 降沿使OBF臵高，表示输出缓冲器 空，低电平有效.当外设读取数据以 后，由外设输入给8255，表示数据
42
INTR：中断请求信号。写信 号的下降沿使INTR引脚无效， 表示CPU正在响应中断，高电 平有效。
INTE ： 中断允许信号。在中
断允许情况下， ACK 的
出数据均受到锁存。
端口 B 和 C: 都包含一个 8 位数据输入缓
冲器和一个 8位的数据输出锁存器和缓冲器，
输出数据能锁存，输入数据不锁存。
7
端口 C: 可分成两个 4 位端口，分别定义 为输入或输出端口，还可定义为控制、状 态端口，配合端口A和端口B工作。 在实际应用中C口 的8位可分为两个4位

微机接口作业及答案

《微型计算机原理与接口技术》部分作业及补充题参考答案第7章存储器系统P2176.某SRAM存储芯片，其字位结构为512K×8bit，试问其地址、数据引脚各是多少个？答：∵219＝512K，所以地址引脚需19根；数据引脚需8根（8bit）。

8.现有1024×1bit的存储芯片，若用它组成容量为16K×8bit的存储器。

试求：（1）实现该存储器所需的芯片数量答：(16K×8bit)/(1K×1bit)=128片（2）该存储器所需地址的地址码总位数是多少？其中几位选片？几位用作片内地址？答：∵214 ＝16K，所以地址码总位数为14位。

而1024×1bit存储芯片需要地址10位，因此选片地址为4位，片内地址为10位。

第8章输入/输出系统P2442．接口电路的作用是什么？I/O接口应具备哪些功能？参见教材P2193．什么是端口？端口有几类？参见教材P220 8.1.2 输入输出端口4．I/O端口有哪两种编址方式？PC系列机采用哪种编址方式？答：I/O端口和存储单元统一编址及I/O端口独立编址两种。

PC机采用I/O端口独立编址。

7. 定时/计数器的3个通道在PC系列机中是如何应用的？答：0＃计数器用于系统时钟中断；1＃计数器用于动态存储器刷新定时；2＃计数器用于发声系统音调控制。

10．系统机定时/计数器的通道0定时周期最长是多少？要实现长时间定时,应采取什么措施？如果采用外扩8254定时/计数器实现长时间定时，应采取哪些措施？答：系统机定时/计数器通道0定时周期最长是55ms。

要实现长时间定时，只能使用 INT 1CH 中断的方法，通过对预先设定的中断次数进行计数，达到n倍55ms的定时目的。

采用外扩8254，可以使用三个通道硬件级联的方法实现长时间定时。

补充题：设PC 系统机外扩了一片8254 及相应的实验电路。

(1) 根据由门电路构成的译码电路，分析出该片8254 的四个端口地址。

中职教育-《89C51单片机实用教程》课件：第8章 89C51单片机并行输入输出(4).ppt

读 写控制信号，控制数据的传送方向。 分别和8255A的RD, WR读写选通输入端相连。
电路中, 将A15 (P2.7)、A14 (P2.6)、A13 (P2.5)连接 到三-八译码器74LS138的输入端，译码输出信号Y2用 作8255A的片选输入信号（CS）。
又将A12 (P2.4)、A11 (P2.3)连接到8255A的A1、A0 端，得到8255A的端口地址，如表所示。
MOV A，R5
MOV DPTR，#5000H : 8255A的C口地址
MOVX @DPTR，A
: 送LED位选码
LCALL DELAY
；延时1ms
INC R1
；修改缓存区地址指针
MOV A，R5
RL A
MOV R5，A
；修改位选指针R5
DJNZ R2，DISP ;6位显示完否？未完继续
LJMP LED
⑵. LED段码（字型码）查表 显示缓冲区中保存二进制数据, LED显示要输出段
码(字型码)。要将二进制数据译码为LED字型码。 译码方法一种是硬件译码, 采用专用的译码器电路。 另一种是软件译码, 在ROM中将段码作成一个表，
利用查表法查出不同字符的相应段码。简单,常用。 本例采用软件译码 (查表) 方法，用查表指令进行。
6位动态扫描显示状态
8.4.2 8255A连接的LED数码管显示器实例
1. 89C51和8255A的连接 89C51通过系统总线和8255A连接，其中： 89C51的P0口为8位双向数据总线，和8255A的
D0-D7相连。 89C51的P0口分时输出低8位地址信号A0-A7，
在本例中，没有使用低位地址。 89C51的P2口输出高8位地址信号A8-A15。 89C51的P3口中的P3.7 (RD)、P3.6 (WR)输出
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

输入
输入
SELECT
Error
Xflag
DataAvail
Xflag
DataAvail
用户定义
用户定义 DATA[8:1]
Xflag
PeriphRequest
2～9 双向 DATA[8:1]
未用
DATA[8:1]
Data[8:1]
第八章 并行输入/输出系统
8.1 并行接口系统概述 8.2 可编程并行接口芯片8255A
8.2
可编程并行接口芯片8255 8.2.2 8255A的工作方式
3. 方式2
8.2
可编程并行接口芯片8255 8.2.3 8255A的编程及应用
1. 8255A的编程
8.2
可编程并行接口芯片8255 8.2.4 接口应用实例
• 例3：利用8255A的A口方式0与微型打印 机相连，将内存缓冲区BUFF中的字符打 印输出。 • 工作流程是：主机将要打印的数据送上数 据线，然后发选通信号。打印机将数据读 入，同时使BUSY线为高，通知主机停止 送数。这时，打印机内部对读入的数据进 行处理。处理完以后使ACK有效，同时使 BUSY失效，通知主机可以发下一个数据。
8.1并行接口系统概述
并行通 信特点 速度快，信息率高。
随着通信距离延长，线路成本不断上升， 电磁干扰持续加大。
主要用于传输速率要求较高，而传输距 离较短的场合。 在一般计算机系统中，CPU与存储器 之间，主机与显示器之间多采用并行 通信方式。
适用 场合
8.1并行接口系统概述
数据总线 并行接口 控制寄存器 输入寄存器
第八章
并行输入/输出系统
自动化工程学院电子工程系 王汉萍
第八章
并行输入/输出系统
8.1 并行接口系统概述
8.2 可编程并行接口芯片8255A
8.1并行接口系统概述
外部设备和主机之间进行数据交换，称为“数据通信”。 串行通信
传输方式
并行通信 并行通信就是把数据的各比特位在相应数目 的信号线上同时进行传输，比如传输一个字 节时，使用8位数据线，各个数据位同时从 发送端出发，也同时到达接收端。
2. 并行接口的输出过程
①
数据总线
读信号 写信号 CPU 复位 中断请求 并行接口
①
数据输入选通
数据输入应答 数据输入 输入 设备
控制寄存器 输入寄存器
输出寄存器
地址 译码
数据输出选通 数据输出应答
数据输出
②
②
②状态寄存器 ④
③
输出 设备
并行接口内部组成及与外设连接示意图
8.1并行接口系统概述 1. Centronics标准
8.1.1 并行I/O接口
数据输入选通
读信号
写信号 CPU 复位 中断请求
数据输入应答
数据输入
输入 设备
输出寄存器
数据输出选通 数据输出应答 输出 设备
地址 译码
状态寄存器
数据输出
并行接口内部组成及与外设连接示意图
8.1并行接口系统概述 8.1.2 并行输入输出的控制方式 1. 并行接口的输入过程
8.2.1 8255 A的逻辑结构和引脚功能
8255A的操作功能表
CS
RD
WR
0 0
0 0
1 1
0 0 0 0 0
0 1 1 1 1
1 0 0 0 0
A1 0 0 1 0 0 1 1
A0 操 作 数 据 传 送 方 式 0 读 A 口 A口数据 → 数据总线 1 读 B 口 B口数据 → 数据总线 0 读 C 口 C口数据 → 数据总线 0 写 A 口 数据总线数据 → A口 1 写 B 口 数据总线数据 → B口 0 写 C 口 数据总线数据 → C口 1 写控制口 数据总线数据 → 控制口
8.2.1 8255 A的逻辑结构和引脚功能
PA4 PA5 PA6 PA7 WR RESET D0 D1 D2 D3 D4 D5 D6 D7 Vcc PB7 PB6 PB5 PB4 PB3
8255 A
图 4- 4 8255A 引脚
8.2
可编程并行接口芯片8255
二、8255A的引脚功能
8.2.1 8255 A的逻辑结构和引脚功能
8.2
可编程并行接口芯片8255
8.2.1 8255 A的逻辑结构和引脚功能
一、逻辑结构
8.2
可编程并行接口芯片8255
8.2.1 8255 A的逻辑结构和引脚功能
一、逻辑结构
8255A逻辑结构图
8.2
可编程并行接口芯片8255
二、8255A的引脚功能
PA3 PA2 PA1 PA0 RD CS GND A1 A0 PC7 PC6 PC5 PC4 PC0 PC1 PC2 PC3 PB0 PB1 PB2
8.1并行接口系统概述
8.1.3 并行接口标准
SPP 半字节模式
2. IEEE1284标准
5种数据传输模式 字节模式 EPP ECP 正向(PC→外设) 反向(外设→PC) 双向(PC与外设半双工)
8.1并行接口系统概述 (1) IEEE1284的信号定义
引脚 方向 SPP
Strobe
8.2
可编程并行接口芯片8255 8.2.2 8255A的工作方式
在不同的工 作方式下， 8255A三个 输入/输出端 口的排列如 图所示。
8.2
可编程并行接口芯片8255 8.2.2 8255A的工作方式
1. 方式0 模式0是一种基本的输入或输出方式，在这种工作方式 下，ABC三个端口的任一个都可以由CPU写入控制字， 选定作为输入或输出，而不需要任何选通信号。
接PC机
8.1.3 并行接口标准
25脚 DB25 连接器
DB25
36脚 CN36 连接器
接打印机等
…
带针 带孔 DB25
CN36
CN36 带孔
带针
8.1并行接口系统概述
1
8.1.3 并行接口标准 扁平线
1
DB25 （孔） 计算机
DB25 （针）
CN36 （孔）
CN36 （针） 打印机
…
25
数据只在一个方向上传送，从电脑到打印 机或是其他设备。 在传输距离为2米时，最大传输速率为 10KBps。
8.2
可编程并行接口芯片8255
8.2.1 8255 A的逻辑结构和引脚功能
一、逻辑结构 1．三个数据端口A、B、C 2．A组和B组的控制电路 3．数据总线缓冲器 4．读/写控制逻辑
8.2
可编程并行接口芯片8255
8.2.1 8255 A的逻辑结构和引脚功能
一、逻辑结构 1．三个数据端口A、B、C 2．A组和B组的控制电路 3．数据总线缓冲器 4．读/写控制逻辑
数据总线
读信号 写信号 CPU 复位 中断请求 并行接口 控制寄存器 输入寄存器
数据输入选通
④ ②
数据输入应答 数据输入
① ①
输入 设备
③ ②
输出寄存器
数据输出选通 数据输出应答
输出 设备
地址 译码
②状态寄存器 ④
数据输出
并行接口内部组成及与外设连接示意图
8.1并行接口系统概述 8.1.2 并行输入输出的控制方式
8.2
可编程并行接口芯片8255 8.2.4 接口应用实例
DADA SEGMENT BUFF DB 'This is a print program!'，'$' DATA ENDS CODE SEGMENT ASSUME CS：CODE， DS：DATA START：MOV AX， DATA MOV DS， AX MOV SI，OFFSET BUFF MOV AL， 88H ；8255A初始化，A口方式0，输出 OUT 03H， AL ； C口高位方式0输入，低位方式0输出 MOV AL， 01H； OUT 03H，AL ；使PC0置位，即使选通无效 WAIT： IN AL， 02H TEST AL， 80H ；检测PC7是否为1即是否忙 JNZ WAIT ； 为忙则等待 MOV AL，［SI］
1．面向CPU的引脚信号及功能 D0-D7：8位，双向，三态 数据线，用来与系统数据总线 相连； RESET：复位信号，高电 平有效，输入，用来清除 8255A的内部寄存器，并置A 口，B口，C口均为输入方式；
8.2
可编程并行接口芯片8255
二、8255A的引脚功能
8.2.1 8255 A的逻辑结构和引脚功能
AutoFeed
8.1.3 并行接口标准
半字节模式
Strobe
字节模式
EPP
Write
ECP
1
14 17 16
输出
输出 输出 输出
HostClk
HostBusy 1284Active
INIT
HostClk
HostAck 1284Active
ReverseRequest
HostBusy 1284Active
INIT ERROR
CN36 10 11 （针） 12 打印机
13 14 31 32 36
打印机复位和初始化 无纸、脱机、出错指示
允许打印机工作
SLCTIN
8.1并行接口系统概述 Centronics标准引脚信号
引脚 名称 方向
8.1.3 并行接口标准
功能
STROBE 1 输入 数据选通，有效时接收数据 2-9 DATA1-DATA8 输入 数据线 ACK 10 输出 响应信号，有效时准备接收数据 11 BUSY 输出 忙信号，有效时不能接收数据 12 PE 输出 纸用完 13 SLCT 输出 选择联机，指出打印机能工作 AUTOFEED 14 输入 自动换行、走纸 INIT 31 输入 打印机复位和初始化 ERROR 32 输出 无纸、脱机、出错指示 SLCTIN 36 输入 允许打印机工作