第04 MCS-51单片机的8位并行输入输出端口

格式：ppt
大小：483.00 KB
文档页数：31

下载文档原格式

MCS 51的并行口

当地址／数据输出线置1时，控制上拉电路的“与”门输出为1，上拉FET导通，同时地址／数据输出通过反相器输出0，控制下拉FET截止，这样A点电位上拉，地址／数据输出线为“1”。
当地址／数据输出线置0时，“与”门输出为0，上拉FET截止，同时地址／数据输出通过反相器输出1，控制下拉FET导通，这样A点电位下拉，地址／数据输出线为“0”。
P1.i位作输出口用时：CPU输出0时，D＝0，Q＝0，Q＝l，晶体管Q0导通，A点被下拉为低电平，即输出0；CPU输出1 时，D＝l，Q＝1，Q＝0，晶体管Q0截止，A点被上拉为高电平，即输出l。
⒉ 、 P1口的特点
输出锁存器，输出时没有条件；
输入缓冲，输入时有条件，即需要先将该口设为输入状态，先输出1；
⑵ 作地址／数据复用总线用。
此时P0口为一个准双向口。但是有上拉电阻，作数据输入时，口也不是悬浮状态。作地址／数据复用总线用。作数据总线用时，输入／输出8位数据D0～D7；作地址总线用时，输出低8位地址A0～A7。当P0口作地址／数据复用总线用之后，就再也不能作I／O口使用了。
7-1-2 P1口
⒈ P2口位结构和工作原理
P2口位结构原理图示于图7－3。
多路开关的输入有两个：一个是口输出锁存器的输出端 Q；一个是地址寄存器（PC或DPTR）的高位输出端。多路开关的输出经反相器反相后去控制输出FET的 Q0。多路开关的切换由内部控制信号控制。
输出锁存器的输出端是Q而不是Q，多路开关之后需接反相器。
P2口的I/O口状态。
在内部控制信号的作用下，多路开关的输入投向输出锁存器的输出Q（C点）侧，这样多路开关将接通输出锁存器。
若经由内部总线输出0，输出锁存器的Q端为”0”，信号经多路开关和反相器后输出”1”，Q0导通，A点为”0”，输出低电平；若经由内部总线输出 ” 1” ，输出锁存器的 Q 端为”1”，反相器后输出”0”，Q0截止，A点为”1” ，输出高电平。

3.1MCS-51单片机的并行IO口

一、并行I/O口的功能结构
2、接口功能（2）通用I/O接口
（四）P0口
此时“控制”信号为“0”，多路开关 MUX向下，输出驱动器处于开漏状态，故需外接上拉电阻，这种情况下，电路结构与P1 相同，所以也是一个准双向口，当要作为输入时，必须先向口锁存器写“1”。
一、并行I/O口的功能结构
（四）P0口
这是由接口的特殊结构所决定的。每一个口都包含一个锁存器，一个输出驱动器和两个（P3口为3个）输入缓冲器。各口的结构也 P 3 有些差异，下面分别介绍。
一、并行I/O口的功能结构
1、接口结构
（一）P1口
P1口一位的结构如下图所示：
图2.15
一、并行I/O口的功能结构
1、接口结构
（一）P1口
接口结构中锁存器起输出锁存作用， 8位锁存器组成特殊功能寄存器P1，场效应管和上拉电阻组成输出驱动器，以增大负载能力，三态门1和三态门2分别用于控制输入引脚和锁存器的状态。
作为I/O口应用的一个实例，下面介绍 8031单片机的最小应用系统如下图所示
二、产生接口控制信号的指令
（四）P0口
8051指令系统中能与接口打交道的指令大体可分两类１．一般的输入/输出指令２．“读－修改－写”指令
二、产生接口控制信号的指令
１．一般的输入输出指令
（四）P0口
输入指令执行时，内部产生“读引脚”信号，直接从口线读入，亦称“读引脚”指令。下面是属于这种指令的各种实例：
二、产生接口控制信号的指令
（四）P0口２．“读－修改－写”指令 INC P2 接口锁存器加１ DEC P1 接口锁存器内容减１ DJNZ P3,LOOP 减１后不为零则跳转还有三条虽不明显，但也属此列： MOV P1.1,C CLR P1.1 SETB P1.1 将进位位送接口的某位清接口的某一位接口的某一位置位

专科《单片机原理及应用》_试卷_答案

专科《单片机原理及应用》_试卷_答案专科《单片机原理及应用》一、（共49题,共157.5分）1. 已知某数的BCD码为0111 0101 0100 0010则其表示的十进制数( ) （2分）A.7542HB.7542C.75.42HD.75.42标准答案：B2. MCS-51的立即寻址方式中，立即数前的符号是：( ）（2分）A.#B.→C./D.@标准答案：A3. MCS-51单片机复位操作的主要功能是把PC初始化为( ) （2分）A.0100HB.2080HC.0000HD.8000H标准答案：C4. 下列哪条指令是正确的（）（2分）A.PUSH R2B.ADD R0,AC.MOVX A @DPTRD.MOV @R0,A标准答案：D5. MCS-51单片机的定时器/计数器工作方式0是( ）（2分）A.8位计数器结构B.16位计数器结构C.13位计数器结构D.2个8位计数器结构标准答案：C6. 单片机应用程序一般存放在（）（2分）A.RAMB.ROMC.寄存器D.CPU标准答案：B7. 下列指令中不影响标志位CY的指令有（）（2分）A.ADD A，20HB.CLRC.RRC AD.INC A标准答案：D8. MCS-51单片机在同一优先级的中断源同时申请中断时，CPU 首先响应（）（2分）A.外部中断0B.外部中断1C.定时器0中断D.定时器1中断标准答案：A9. 在堆栈操作中，当进栈数据全部弹出后，这时S P应指向（）（2分）A.栈底单元B.7FH单元C.栈底单元地址加1D.栈底单元地址减1标准答案：A10. 若某寄存器芯片的地址线为12根,那么它的存储容量为（）（2分）A.1KBB.2KBC.4KBD.5KB标准答案：C11. 一个完整的微机系统由________和________两大部分组成。

（3分）标准答案： 1. 软件;2. 硬件; 12. 123D=________________________________B=__________________________ ______H。

四 MCS-51单片机存储器系统扩展

RD、WR为数据存储器和 I/O口的读、写控制信号。执行MOVX指令时变为有效。
74LS373引脚
1、控制位OE： OE=0时，输出导通 2、控制位G：接ALE 3、Vcc=+5V 4、GND接地
1 74LS373为8D锁存器，其主要特点在于：
控制端G为高电平时，输出Q0～Q7复现输入D0～ D7的状态；G为下跳沿时D0～D7的状态被锁存在Q0 ～Q7上。
MOV DPTR, #0BFFFH ;指向74LS373口地址
MOVX A, @DPTR ;读入
MOV @R0， A
;送数据缓冲区
INC R0
;修改R0指针
RETI
;返回
用74LS273和74LS244扩展输入输出接口
地址允许信号ALE与外部地址锁存信号G相连；
单片机端的EA与单片机的型号有关;
存储器端的CE与地址信号线有关。
P... 2.7 P2.0
ALE 8031
P... 0.7 P0.0
EA
PSEN
外部地址
G
锁存器
I...7
O... 7
I0 O0
A... 15
CE
A8
外部程序
存储器
A... 7 A0
D7. . . D0 OE
6264的扩展电路图
图中CS（CE2）和CE引脚均为6264的片选信号，由于该扩展电路中只有一片6264，故可以使它们常有效，即CS（CE2）接+5V ，CE接地。6264的一组地址为0000H～1FFFH。
存储器地址编码
SRAM6264：“64”—— 8K×8b = 8KB 6264有13根地址线。地址空间： A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 最低地址： 0 0 0 0 0 0 0 0 0 0 0 0 0 0000H 最高地址： 1 1 1 1 1 1 1 1 1 1 1 1 1 1FFFH MCS-51单片机寻址范围：64KB 26×210 = 216即16位地址线地址空间： A15A14A13A12A11A10A9A8A7······A0 单片机

MCS-51单片机IO口详解

单片机IO口结构及上拉电阻MCS-51有4组8位I/O口：P0、P1、P2和P3口，P1、P2和P3为准双向口，P0口则为双向三态输入输出口，下面我们分别介绍这几个口线。

一、P0口和P2口图1和图2为P0口和P2口其中一位的电路图。

由图可见，电路中包含一个数据输出锁存器（D触发器）和两个三态数据输入缓冲器，另外还有一个数据输出的驱动（T1和T2）和控制电路。

这两组口线用来作为CPU与外部数据存储器、外部程序存储器和I/O扩展口，而不能象P1、P3直接用作输出口。

它们一起可以作为外部地址总线，P0口身兼两职，既可作为地址总线，也可作为数据总线。

图1 单片机P0口内部一位结构图图2 单片机P0口内部一位结构图P2口作为外部数据存储器或程序存储器的地址总线的高8位输出口AB8-AB15，P0口由ALE选通作为地址总线的低8位输出口AB0-AB7。

外部的程序存储器由PSEN信号选通，数据存储器则由WR和RD读写信号选通，因为2^16=64k，所以MCS-51最大可外接64kB的程序存储器和数据存储器。

二、P1口图3为P1口其中一位的电路图，P1口为8位准双向口，每一位均可单独定义为输入或输出口，当作为输入口时，1写入锁存器，Q(非)=0，T2截止，内上拉电阻将电位拉至"1"，此时该口输出为1，当0写入锁存器，Q(非)=1,T2导通，输出则为0。

图3 单片机P2口内部一位结构图作为输入口时，锁存器置1，Q(非)=0，T2截止，此时该位既可以把外部电路拉成低电平，也可由内部上拉电阻拉成高电平，正因为这个原因，所以P1口常称为准双向口。

需要说明的是，作为输入口使用时，有两种情况:1.首先是读锁存器的内容，进行处理后再写到锁存器中，这种操作即读—修改—写操作，象JBC(逻辑判断)、CPL(取反)、INC(递增)、DEC(递减)、ANL(与逻辑)和ORL(逻辑或)指令均属于这类操作。

2.读P1口线状态时，打开三态门G2,将外部状态读入CPU。

MCS-51系列单片机的结构

石英晶体振荡器产生的振荡信号送至内部时钟电路产生时钟脉冲信号。
上一页下一页返回
2.1 MCS-51单片机的内部结构
3.控制总线
(1)
：ALE为地址锁存允许信号。在访问外部
存储器时，ALE用来把扩展地址低8位锁存到外部锁存器。在
不访问外部存储器时，ALE引脚以不变的频率(时钟振荡器频
率的1/6)周期性地发出正脉冲信号，因而它又可用作外部定
品有8031和87510 8031是一个无ROM的8051，它从外部ROM 获取所用的指令，8751是一个用EPROM代替ROM的8051，除此之外，三者的内部结构及引脚完全相同。今后，除特另 11说明外，用8051这个名称来代表8031、8051和87510
上一页下一页返回
2.1 MCS-51单片机的内部结构
二功能是在访问外部存储器时，它分时作为低8位地址线和8 位双向数据线。当P0口作为普通输入口使用时，应先向口锁存器写“1”。 (2) P1口(P1. 0~P1. 7)是一个内部带上拉电阻的准双向I/O口。当P1口作为普通输入口使用时，应先向口锁存器写“1” 。
上一页下一页返回
2.1 MCS-51单片机的内部结构
(1)带进位和不带进位的加法。 (2)带借位减法。 (3) 8位无符号数乘法和除法。 (4)逻辑与、或、异或操作。 (5)加1、减1操作。 (6)按位求反操作。 (7)循环左、右移位操作。 (8)半字节交换。 (9)二一十进制调整。 (10)比较和条件转移的判断等操作。
上一页下一页返回
2.1 MCS-51单片机的内部结构
2)指令寄存器IR (Instruction Register) 指令寄存器是一个8位寄存器，用于暂存待执行的指令，等

MCS-51单片机的8位并行输入输出端口(课堂PPT)

ቤተ መጻሕፍቲ ባይዱ15
为什么要读锁存器而不去读引脚？
为什么“读——修改——写”操作不是从引脚回取信号？因为： 1. 引脚信号与外部设备连接，易受外界干扰； 2. 引脚上的电平往往不能正确反映前次的输出结果。
Vcc 负载
16
【举例】在当前状态下，将
P0.2的电平变“1”，其余
P0.0
位不变。
P0.1 P0.2
MOV A,#00000100B
26
4.5 并行端口使用中应注意的问题
如何使用并行端口来直接驱动电流比较大的负载（如：LED）？是采用“拉电流”还是“灌电流”？
Vdd Vdd
Px.y
Vdd
Px.y
灌电流方式输出”0”点亮LED
拉电流方式输出高电平点亮LED
27
1. 使用灌电流的方式与电流较大的负载直接连接时, MCS51的端口可以吸收约20mA的电流而保证端口电平不高于0.45V，但驱动逻辑并不符合人们的日常习惯。
第四章 MCS-51单片机的8位并行输入输出端口本章内容
重点掌握MCS-51单片机的四个8位并行I/O口的硬件结构特点和使用。
1
本章目录
4.1 P0口 4.2 P1口 4.3 P2口 4.4 P3口 4.5 并行端口使用中应注意的问题 4.6 单片机与继电器等大电流负载的接口
2
4.1 P0口
4
读锁存器内部总线写锁存器读引脚
P0口的位结构图
Vcc
Vcc
地址/数据控制(=0时)
1/0
DQ
锁存器
CL /Q
MUX (控制=0时)
P0.x 引脚
5
硬件组成： 1，一个输出锁存器（D型触发器）； 2，二个三态门（控制读引脚或读锁存器）； 3，与门和MUX等元件组成的输出控制电路； 4，一对场效应晶体管FET构成的输出电路.

单片机考试试题和答案(5)

1、EA :内外程序存储器选择控制端。

输入高电平，CPU访问内部程序存储器(4K)。

PC值超过0FFFH时，将自动执行片外程序存储器的程序。

输入低电平，CPU仅访问片外程序存储器。

注意：对于8031来说此脚必须接地。

因为8031没有程序存储器2、时钟周期(振荡周期) 时钟周期是计算机中最基本的、最小的时间单位。

它定义为时钟脉冲频率的倒数。

CPU完成这每一个基本操作所需的时间定义为机器周期。

指令周期定义：执行一条指令所需的时间。

MCS-51的指令周期一般只有1—2个机器周期，只有乘、除两条指令占4个机器周期。

当用12MHz晶体作主振频率时，执行一条指令的时间，也就是一个指令周期为1us、2us及4us。

3、单片机作为微型机的一个主要分支，在结构上的最大特点就是把CPU、存储器、定时器和多种输入输出接口电路集成在一块超大规模集成电路芯片上。

4、【例5.4】用定时器T1的方式2对外部计数,要求每计满100个数,将P1.0引脚信号求反. 解:P3.5引脚输入外部信号,每发生1次负跳变计数器加1,每输入100个脉冲,计数器溢出中断,将P1.0引脚求反.ORG 0000HLJMP MAINORG 001BHCPL P1.0RETIORG 0100HMAIN: MOV TMOD,#60HMOV T L1,#9CHMOV T H1,#9CHSETB TR1SETB ET1SETB EAHERE: AJMP HERE5、例7：程序名：MAX功能：查找内部RAM中无符号数据块的最大值入口参数：R1指向数据块的首地址，数据块长度存放在工作寄存器R2中出口参数：最大值存放在累加器A中占用资源：R1,R2,A,PSWMAX: PUSH PSWCLR A ；清A作为初始最大值LP: CLR C ；清进位位SUBB A,@R1 ；最大值减去数据块中的数JNC N EXT ；小于最大值，继续MOV A,@R1 ；大于最大值，则用此值作为最大值SJMP NEXT1NEXT: ADD A,@R1 ；恢复原最大值NEXT1: INC R1 ；修改地址指针DJNZ R2,LPPOP P SWRET一、填空题（37分）1、8031单片机芯片共有 40个引脚，MCS-51系列单片机为8 位单片机。

单片机原理与应用模拟试题

单片机原理与应用模拟试题一、单选题（共64题，每题1分，共64分）1.MCS-51单片机的定时器/计数器的工作方式1是( )。

A、8位计数器结构B、16位计数器结构C、13位计数器结构D、2个8位计数器结构正确答案：B2.各中断源发出的中断请求信号，都会标记在MCS-51单片机系统中的( )。

A、TMODB、TCON/SCONC、IED、IP正确答案：B3.程序在运行中，当前PC的值是( )。

A、当前正在执行指令的前一条指令的地址B、当前正在执行指令的地址。

C、当前正在执行指令的下一条指令的首地址D、控制器中指令寄存器的地址。

正确答案：C4.MCS-51单片机定时器/计数器溢出标志是( )。

A、TR1和TR0B、IE1和IE0C、IT1和IT0D、TF1和TF0正确答案：D5.8031是( )。

A、CPUB、微处理器C、单片机D、控制器正确答案：C6.共阳极LED数码管加反向器驱动时显示字符“6”的段码是( )。

A、06HB、7DHC、82HD、FAH正确答案：B7.MCS-51系列单片机的定时器/计数器T0用作定时方式时，采用工作方式1，则初始化编程为( )。

A、TMOD=0x01B、TMOD=0x50C、TMOD=0x10D、TCON=0x02正确答案：A8.-56D的补码是多少( )。

A、AAHB、C8HC、56HD、FFH正确答案：B9.下列指令能使P1口的最低位置1的是( )。

A、ANL P1,#80HB、SETB 90HC、ORL P1,#0FFHD、ORL P1,#80H正确答案：B10.MCS-51单片机在执行MOVXA,@DPTR或MOVCA,@A+DPTR指令时，其寻址单元的地址是由( )。

A、P0口送高8位，P2口送高8位B、P0口送低8位，P2口送高8位C、P0口送低8位，P2口送低8位D、P0口送高8位，P2口送低8位正确答案：B11.在中断服务程序中，至少应有一条( )。

单片机原理及应用姜志海第版习题参考答案

《单片机原理及应用（第3版）》习题参考答案姜志海黄玉清刘连鑫编着电子工业出版社目录第1章概述 ................................... 错误!未定义书签。

第2章 MCS?51系列单片机硬件结构............... 错误!未定义书签。

第3章 MCS?51系列单片机指令系统............... 错误!未定义书签。

第4章 MCS?51系列单片机汇编语言程序设计........ 错误!未定义书签。

第5章 MCS?51系列单片机硬件资源的应用......... 错误!未定义书签。

第6章 MCS?51系列单片机并行扩展接口技术....... 错误!未定义书签。

第7章 MCS?51系列单片机串行总线扩展技术....... 错误!未定义书签。

第8章单片机应用系统设计..................... 错误!未定义书签。

第1章概述1．简述微型计算机的结构及各部分的作用微型计算机在硬件上由运算器、控制器、存储器、输入设备及输出设备五大部分组成。

运算器是计算机处理信息的主要部分；控制器控制计算机各部件自动地、协调一致地工作；存储器是存放数据与程序的部件；输入设备用来输入数据与程序；输出设备将计算机的处理结果用数字、图形等形式表示出来。

通常把运算器、控制器、存储器这三部分称为计算机的主机，而输入、输出设备则称为计算机的外部设备（简称外设）。

由于运算器、控制器是计算机处理信息的关键部件，所以常将它们合称为中央处理单元CPU（Central Process Unit）。

2．微处理器、微型计算机、微型计算机系统有什么联系与区别微处理器是利用微电子技术将计算机的核心部件（运算器和控制器）集中做在一块集成电路上的一个独立芯片。

它具有解释指令、执行指令和与外界交换数据的能力。

其内部包括三部分：运算器、控制器、内部寄存器阵列（工作寄存器组）。

微型计算机由CPU、存储器、输入/输出（I/O）接口电路构成，各部分芯片之间通过总线（Bus）连接。

第2次单片机原理与应用中断和P1口输入和输出

时器 /计数器1提出的中断申请; 允许中断源的中断优先次序为: 定时器 /计数器 0>外部中断 1>外部中断 0>定时器/计数
器 1。
中断响应过程
一、中断响应条件：
1．有中断请求信号； 2. 系统处于开中断状态。
二、中断响应过程：
1．关中断：屏蔽其它中断请求信号。 2．保护断点：将断点地址压入堆栈保存，即当前PC值入栈。 3．寻找中断源：中断程序入口地址PC，转入中断服务。 4．保护现场：将中断服务程序使用的所有寄存器内容入栈。 5．中断处理：执行中断源所要求的程序段。链接中断处理 6．恢复现场：恢复被使用寄存器的原有内容。 7．开中断：允许接受其它中断请求信号。 8．中断返回：执行RETI指令，堆栈断点地址PC，
中断源入口地址
外部中断0 0003H
定时/计数器0 000BH
外部中断1 0013H
定时/计数器T1 001BH
串行口
0023H
优先级顺序最高
最低
说
明
来自P3.2引脚(INT0) 的外部中断请求
定时/计数器T0溢出中断请求
来自P3.3引脚(INT1) 的外部中断请求
定时/计数器T1溢出中断请求
EX0:外部中断0(INT0)的中断允许位。 EX0=1允许中断， EX0=0不允许中断。
每个中断源的优先级别由特殊功能寄存器 IP来管理。
D7 D6 D5 D4 D3 D2 D1 D0
PS PT1 PX1 PT0 PX0
PS:串行口中断优先级控制位。 PT1:定时器/计数器T1中断优级控制位。 PX1:外部中断INT1中断优先级控制位。 PT0:定时器/计数器T0中断优先级控制位。 PX0:外部中断INT0中断优先级控制位。

MCS51的片内接口及定时器计数器

参考程序如下：
ORG 0000H LJMP MAIN
ORG 0100H MAIN：
MOV TMOD，#09H MOV TH0，#00H MOV TL0，#00H BACK1： JB P3.2，BACK1 SETB TR0
BACK2： JNB P3.2，BACK2
BACK3： JB P3.2，BACK3 CLR TR0 MOV 70H，TL0 MOV 71H，TH0 SJMP $
P1=～K;} Return; }
5.2 MCS-51定时/计数器及其应用
51系列内部有2个16位的定时/计数器T0、T1
52系列内部有3个16位的定时/计数器T0、T1、T2
功能：
定时计数
可编程串行口的波特率发生器
定时/计数器的可编程特性：
⑴ 确定其工作方式是定时还是计数
⑵ 预置定时或计数初值
回目录上页下页
计数初值X的计算方法：计数方式：
N= 2n－X（X即为要求计数的次数）
定时方式：（2n － X）×T = 定时值
∴ X = 2n －定时值 / T 其中T为机器周期，时钟的12分频，若晶振为6MHz，则T = 2µs，若晶振为12MHz，则T = 1µs
回目录上页下页
BACK：
MOV A，P0 ；读P0口开关状态，并送入累加器A
CPL A
；对累加器A求反
MOV P1，A
；从P1口输出
SJMP BACK ；循环执行
C51参考程序如下： Sfr P0=0x80; Sfr P1=0x90; Void main(){ Volatile unsigned char k; P0=0xff; P1=0; While(1) { K=P0;

单片机原理及应用习题-(带答案)

《单片机原理及应用》习题一、填空1、MCS-51单片机访问外部存储器时，利用 ALE 信号锁存来自 P0 口的低8位地址信号。

2、MCS-51系统中，当PSEN 信号有效时，表示从P0口稳定地读入了低8位地址。

3、通常单片机上电复位时PC=0000H ，SP= 07H ；而工作寄存器则缺省采用第 00 组，这组寄存器的地址范围是从 00H~07H 开始。

4、MCS-51单片机的存储器从物理结构上可划分 4 个空间，从逻辑上分别可划分 3 个空间。

5、MCS-51单片机8031中有 2 个16位的定时/计数器，可以被设定的工作方式有 4 种。

6、MCS-51有 5 中断源，有 2 中断优先级，优先级由软件填写特殊功能寄存器加以选择。

7、当/EA 接地时，MCS-51单片机将从_ 外部程序的存储器_____的地址0000H 开始执行程序。

8、中断请求信号有电平触发和边沿触发两种触发方式。

9、用串行口扩展并行口时，串行接口的工作方式应选为 0 。

10. MCS －51复位后·CPU 从 0000 H 单元开始执行程序。

·SP 的内容为 07 H , 第一个压入堆栈的数据将位于片内 RAM 的 08 H 单元。

·SBUF 的内容为不定。

·ADDC A , #54H 指令执行后 , PSW 寄存器的内容将等于 01 H 。

11. 8051AH·片内设置有4KB 的ROM , 当EA 端保持高电平时 , PC （程序计数器）值超过 OFF H时 , 将自动转向执行外部程序存储器的程序。

·可做通用I/O 的至少有＿P1＿口的8条I/O 线。

＿P0＿口作地址/数据总线, 传送地址码的＿低＿8位 , ＿P2 口作地址总线 , 传送地址码的高＿＿8位。

12．存储器组织·8051片内RAM 有 128 个字节 , 片外RAM 寻址范围为 64K 个字节。

MCS-51单片机原理和接口技术习题参考答案

MCS-51单片机原理及接口技术习题参考答案第一章绪论1-1解答：第一台计算机的研制目的是为了计算复杂的数学难题。

它的特点是：计算机字长为12位，运算速度为5 000次/s，使用18 800个电子管，1 500个继电器，占地面积为150 m2，重达30 t，其造价为100多万美元。

它的诞生，标志着人类文明进入了一个新的历史阶段。

1-2解答：单片微型计算机简称单片机。

一个完整的单片机芯片至少有中央处理器（CPU）、随机存储器（RAM）、只读存储器（ROM）、定时/计数器及I/O接口等部件。

1-3解答：单片机的发展大致经历了四个阶段：第一阶段（1970—1974年），为4位单片机阶段；第二阶段（1974—1978年），为低中档8位单片机阶段；第三阶段（1978—1983年），为高档8位单片机阶段；第四阶段（1983年至今），为8位单片机巩固发展阶段及16位单片机、32位单片机推出阶段。

1-4解答：Intel公司的MCS-48系列、MCS-51系列、MCS-96系列产品；Motorola公司的6801、6802、6803、6805、68HC11系列产品；Zilog公司的Z8、Super8系列产品；Atmel公司的AT89系列产品；Fairchild公司的F8和3870系列产品；TI公司的TMS7000系列产品；NS公司的NS8070系列产品；NEC公司的μCOM87（μPD7800）系列产品；National公司的MN6800系列产品；Hitachi公司的HD6301、HD63L05、HD6305。

1-5解答：（1）8031/8051/8751三种型号，称为8051子系列。

8031片内没有ROM，使用时需在片外接EPROM。

8051片内含有4KB的掩模ROM，其中的程序是生产厂家制作芯片时烧制的。

8751片内含有4KB的EPROM，用户可以先用紫外线擦除器擦除，然后再利用开发机或编程器写入新的程序。

（2）8032A/8052A/8752A是8031/8051/8751的增强型，称为8052子系列。

第04讲：MCS-51单片机的并行IO口

a）P0. X 结构图
2）P2口（地址高八位）
不P0口类似，P2口除了作I/O口之外，还作为地址总线的高8位地址输出端。在作为I/O口用时，“控制”端为“0”，故多路转换器MUX接在锁存器的Q端，场效应管叐锁存器的控制。在作为地址总线输出时，“控制” 端为“1”，多路转换器MUX接在“地址”端，故场效应管由“地址”端来控制，此时锁存器（P2的特殊功能寄存器SFR）的内容丌发，在外部存储器读/写完毕时， P2口的地址输出的作用也结束，则“控制”端又发为 “0”，P2口继续按锁存器原来的状态输出。由亍P2口在CPU对外部存储器读/写过程中，始终能输出地址信号，所以P2的地址丌需要外部锁存器的锁存。
1）P0口（BUS，数据/地址时分复用）
P0口还起了数据总线和地址总线（低八位）的作用。在迚行正常的输出（普通IO）时，“控制”端为“0”，多路转换器MUX接在锁存器的Q端。此时上方的场效应管关断，下方的场效应管叐锁存器的控制，P0口具有开漏输出，这时驱动外部电路时P0口需外加上拉电阻（上拉电阻的阻值叏5.1K或者4.7K）。在CPU迚行外部存储器存/叏时，P0口起数据总线或地址总线的作用， “控制”端为“1”，多路转换器MUX接反相器的输出端，即相当亍接在 “地址/数据”端。当这个“地址/数据”为“1”时，上方的场效应管导通而下主的场效应管关断，P0.X输出高电平，反之输出低电平。这时P0口丌需外接上拉电阻，P0口的锁存器（P0的特殊功能寄存器SFR）必须写入“1”，以便迚行外部存储器的读操作。
b）P2. X，每一根线都可以执行不口功能无关的第二种I/O功能。由图2-5可以看出，输出驱动器叐控亍锁存器的状态不第二输出功能的状态。若要迚行第二功能使用时，锁存器必须先写入“1”，否则口线将被拉为0。

MCS单片机结构原理并行IO端口的使用课件

**原因：如果此时该端口的负载恰是一个晶体管基极，且原端口输出值为1，那么导通了的PN结会把端口引脚高电平拉低；若此时直接读端口引脚信号，将会把原输出的“1”电平误读为 “0”电平。现采用读输出锁存器代替读引脚，图中，上面的三态缓冲器就为读锁存器Q端信号而设，读输出锁存器可避免上述可能发生的错误。**
读锁存器
地址/数据 VCC 控制
内部总线写锁存器
DQ CLK Q
T1
P0.n P0口
T2
引脚
MUX
读引脚
• P0口必须接上拉电阻；
• 在读信号之前数据之前，先要向相应的锁存器做写1操作的I/O口称为准双向口；
• 三态输入缓冲器的作用：
VCC
• （ANL P0，A）
OUTPUT
Q1
P0 i
90 13
• 当CPU内部控制信号为“1”时，P0口作为地址/数据总线使用，这时，P0口就无法再作为 I/O口使用了。
• P1、P2 和P3 口为准双向口, 在内部差别不大, 但使用功能有所不同。
•
P1口是用户专用 8 位准双向I/O口, 具有通用输
入/输出功能, 每一位都能独立地设定为输入或输出。
当有输出方式变为输入方式时, 该位的锁存器必须写
读引脚
2、P0作为地址/数据总线 ----真正的双向口
▪ P0引脚输出地址/输入数据
输入信号是从引脚通过输入缓冲器进入内部总线。
此时，CPU自动使MUX向下，并向P0口写“1”，“读
引脚”控制信号有效，下面的缓冲器打开，外部数据读入
内部总线。
地址/数据 VCC
读锁存器
控制
内部总线写锁存器
DQ CLK Q

MCS-51单片机输入／输出口的P0并行扩展方法

MCS-51单片机输入／输出口的P0并行扩展方法MCS-51 单片机输入／输出口的 P0 并行扩展方法在单片机家族的众多成员中，MCS-51 系列单片机以其优越的性能、成熟的技术、高可靠性和高性价比,占领了工业测控和自动化工程应用的主要市场，并成为国内单片机应用领域中的主流机型。

MCS-51 单片机的并行口有 P0、P1、P2 和 P3，由于 P0 口是地址／数据总线口，P2 口是高 8 位地址线，P3 口具有第二功能，这样，真正可以作为双向 I／O 口应用的就只有 P1 口了。

这在大多数应用中是不够的，因此，大部分 MCS-51 单片机应用系统设计都不可避免的需要对 P0 口进行扩展。

由于 MCS-51 单片机的外部 RAM 和 I／O 口是统一编址的，因此，可以把单片机外部 64K 字节 RAM 空间的一部分作为扩展外围 I／O 口的地址空间。

这样，单片机就可以像访问外部 RAM 存储器单元那样访问外部的 P0 口接口芯片，以对 P0 口进行读／写操作。

用于 P0 口扩展的专用芯片很多。

如 8255 可编程并行 P0 口扩展芯片、8155 可编程并行 P0 口扩展芯片等。

本文重点介绍采用具有三态缓冲的 74HC244 芯片和输出带锁存的 74HC377 芯片对 P0 口进行的并行扩展的具体方法。

1 输入接口的扩展MCS-51 单片机的数据总线是一种公用总线，不能被独占使用，这就要求接在上面的芯片必须具备三态功能，因此扩展输入接口实际上就是要找一个能够用于控制且具备三态输出的芯片。

以便在输入设备被选通时，它能使输入设备的数据线和单片机的数据总线直接接通；而当输入设备没有被选通时，它又能隔离数据源和数据总线(即三态缓冲器为高阻抗状态)。

1.1 74HC244 芯片的功能 74ls244 74hc244 pdf如果输入的数据可以保持比较长的时间(比如键盘)，简单输入接口扩展通常感谢您的阅读，祝您生活愉快。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

上图为汇科公司生产的继电器，其技术指标如下：
线圈额定电压 DC12V 触点最大电压、触点最大电流 AC220V/DC30V、3A
西华大学电气信息学院郑海春
29
使用三级管驱动继电器
西华大学电气信息学院郑海春
30
光电隔离为了保证单片机系统的安全，减少外部电路对系统的干扰，采用光电隔离是一种有效的方法。
MOV A,#00000100B
MOV P0,A
是否可以？
西华大学电气信息学院郑海春
17
2. P0口的总线方式
控制电路的“控制”=1,此时与门打开,MUX接向 “地址/数据”信号.在这种情况下,输出极的两个 FET都处于正常的工作状态。
地址、数据信息通过“地址/数据”线经反相器送至FET的输入，并输出。
P0.X
单片机的引脚设计为输出时
西华大学电气信息学院郑海春
13
为什么端口作输出时还要读入操作？
当端口输出时（MOV P0，A），往往要再将前面输出的状态取回来，进行再处理然后重新输出。如：
ORL P0，A
将P0口前次输出的数据与累加器A的内容相“或” 后再送回P0口（输出）。此时P0口的数据是从锁存器中读回的，而不是从引脚输入。
在通用I/O模式下，“第二输出功能”端为“1”电平，以保证与门打开。
原则上在进行系统设计时，P3口不做通用I/O口，以充分利用单片机的内部模块资源。
西华大学电气信息学院郑海春
25
P3口各位的第二功能
P3口各位第二功能
说
明
P 3.0 P 3.1 P 3.2 P 3.3 P 3.4 P 3.5 P 3.6 P 3.7
西华大学电气信息学院郑海春
8
（一）输出操作： MOV P0，A
数据经内总线送到锁存器的“D”端，经“/Q”端送场效管应输出极。 ①总线送“0”时：锁存器的/Q=1，使下端的FET导通（上面的FET截止），端口呈现“0”电平； ②总线送“1”时：锁存器/Q=“0”，使下端的FET截止，输出极的两个FET全部截止。在这种情况下，必须通过上拉电阻的作用使端口为高电平。
4.3 P2口
特点：“通用数据I/O端口”和“高八位地址总线” 端口
读锁存器内部总线写锁存器读引脚
地址/数据 1/0
控制
Vcc
内部上拉电阻
DQ
锁存器
CL /Q
MUX (地址/数据=0)
西华大学电气信息学院郑海春
P2.x 引脚
22
注意：使用外数据存储器时，P2口分两种情况：
1，使用256B的外部RAM时，此时用8位的寄存器R0 或R1作间址寄存器，这时P2口无用，所以在这种情况下，P2口仍然可以做通用I/O端口。
西华大学电气信息学院郑海春
20
4.2 P1口
特点：单纯的通用I/O端口,负载能力为3个TTL输入。与P0口的区别在于内部具有上拉电阻，所以输出时不用外接上拉电阻。
读锁存器
Vcc 内部上拉电阻
内部总线写锁存器
DQ
锁存器
CL /Q
P1.x 引脚
读引脚
P1口的位结构图
西华大学电气信息学院郑海春
21
西华大学电气信息学院郑海春
19
P0口特点小OS器件连接时，必须外接“上拉电阻”，否则不能正确的输出高电平；
2. 在输入操作(读引脚)前, 必须先向端口写1；
3. “读引脚”与“读锁存器”是不同的两个数据通道；
4. 在总线方式时，P0口不能再做通用的I/O端口。它分时输出地址、数据总线的信息（此时引脚不用外接上拉电阻）。
由于上部FET管不再被“控制”信号关闭，所以此时口线可以输出高电平，即不用外加上拉电阻。
西华大学电气信息学院郑海春
18
只要CPU执行MOVX、MOVC（外ROM）指令， P0、P2口就自动变为数据/地址总线。
在进行硬件系统的设计中，如果使用了外部存储器时，P0口成为整个系统的地址/数据复用总线。换句话，P0口不能再作为通用的I/O端口。
Vdd Vdd
Px.y
Vdd
Px.y
灌电流方式输出”0”点亮LED
拉电流方式输出高电平点亮LED
西华大学电气信息学院郑海春
27
1. 使用灌电流的方式与电流较大的负载直接连接时, MCS51的端口可以吸收约20mA的电流而保证端口电平不高于0.45V，但驱动逻辑并不符合人们的日常习惯。
2. 采用拉电流方式连接负载时，MCS-51所能提供“拉电流”仅仅为80μA，否则输出的高电平会急剧下降.如果我们采用右下图的方式，向端口输出一个高电平去点亮 LED，会发现端口输出的电平不是“1”而是“0”！
RXD TXD /INT0 /INT1 T0 T1 /WR /RD
串行口数据接收线串行口数据发送线外部中断0输入外部中断1输入计数器0外部时间输入计数器1外部时间输入外部RAM的写控制输出外部RAM的读控制输出
西华大学电气信息学院郑海春
26
4.5 并行端口使用中应注意的问题
如何使用并行端口来直接驱动电流比较大的负载（如：LED）？是采用“拉电流”还是“灌电流”？
如：movx a,@r0 或 movx a,@r1
2，如果访问外部ROM或使用大于256BRAM时，P2 口必须作为外存储器的高八位地址总线。
如：movx a，@dptr ；访问外部数据存储器 movc a，@a+dptr ；访问外部程序存储器
这里使用了16位的寄存器DPTR
西华大学电气信息学院郑海春
作为“地址、数据总线分时复用”使用时，P0口首先输出存储器的低八位地址信号，然后变为数据总线进行数据的输入输出，所以称“分时复用总线”（注意：此时P0口不能再作为通用I/O口）。
西华大学电气信息学院郑海春
4
读锁存器内部总线写锁存器读引脚
P0口的位结构图
Vcc
Vcc
地址/数据控制(=0时)
【注意】：现在已出现如PIC(Peripheral Interface Controller)等单片机可以提供较大的“拉电流”，具体问题灵活掌握。
西华大学电气信息学院郑海春
28
4.6 单片机与继电器等大电流负载的接口
继电器基本原理：低压电控制高压电通断,电磁铁原理技术指标：线圈额定电压，触点最大电压、触点最大电流
第四章 MCS-51单片机的8位并行输入输出端口本章内容
重点掌握MCS-51单片机的四个8位并行I/O口的硬件结构特点和使用。
西华大学电气信息学院郑海春
1
本章目录
4.1 P0口 4.2 P1口 4.3 P2口 4.4 P3口 4.5 并行端口使用中应注意的问题 4.6 单片机与继电器等大电流负载的接口
西华大学电气信息学院郑海春
2
4.1 P0口
【特点】具有两种工作方式 1. “通用数据I/O双向端口”； 2. “地址、数据总线分时复用”。
西华大学电气信息学院郑海春
3
在作为通用数据I/O端口时，具有较强的输出驱动能力（8个TTL负载）。因输出是“开漏”结构，所以与MOS负载连接时,需要外接一个上拉电阻。
上述的过程也称之谓“读——修改——写”操作。
西华大学电气信息学院郑海春
14
凡是这种“读—修改—写”操作，读到的数据都是锁存器的数据而不是读引脚数据。
而真正读引脚的指令只有 MOV A，P0
西华大学电气信息学院郑海春
15
为什么要读锁存器而不去读引脚？
为什么“读——修改——写”操作不是从引脚回取信号？因为： 1. 引脚信号与外部设备连接，易受外界干扰； 2. 引脚上的电平往往不能正确反映前次的输出结果。
1/0
DQ
锁存器
CL /Q
MUX (控制=0时)
P0.x 引脚
西华大学电气信息学院郑海春
5
硬件组成：
1，一个输出锁存器（D型触发器）； 2，二个三态门（控制读引脚或读锁存器）； 3，与门和MUX等元件组成的输出控制电路； 4，一对场效应晶体管FET构成的输出电路.
西华大学电气信息学院郑海春
6
P0口的工作原理
西华大学电气信息学院郑海春
31
11
请注意下面的一段程序： MOV P0，#0FFH ；0FFH送P0（ “写1”） MOV A ， P0 ；从P0口引脚输入数据到A
你能正确的分析出指令的操作吗？上述指令执行后 P0=？
西华大学电气信息学院郑海春
12
b,读锁存器：端口作输出时的一种操作
在这种情况下, 读入的数据不是来自引脚，而是端口内部的锁存器的内容。
23
4.4 P3口
特点：通用I/O端口、多用途端口
读锁存器
Vcc 第二输出功能
内部总线写锁存器
DQ
锁存器
CL /Q
P3.x 引脚
读引脚
第二输入功能
西华大学电气信息学院郑海春
24
在多用途情况下，P3口分别作为串行口、外中断输入、外部计数输入和系统扩展时使用的WR和RD 信号的端口。在这种情况下，锁存器Q端为“1”电平以保证与门是打开的。
西华大学电气信息学院郑海春
10
读引脚操作前要事先向该端口写“1”
在端口电路中,可以发现一个问题：端口在输入（读引脚）时，原来锁存器的状态可能要影响引脚电平的输入。如：原来锁存器的状态为“0”态, 电路将不能正确读入.要解决的方法就是让下端的FET截止，即事先向端口写一个“1”。
西华大学电气信息学院郑海春
西华大学电气信息学院郑海春
9
（二）输入操作 MOV A，P0