计数译码数字钟

论文题目：数字电子时钟一、设计题目数字电子钟设计二、设计要求1.能够利用软件设计数字电子钟电路原理图。

2.要求熟悉集成芯片功能。

前言目前市场上提供的无论是机械钟还是石英钟在晚上无照明的情况下都是不可见的。

要知道当前的时间，必须先开灯，故较为不便。

现在市场上出现了这样一类的电子钟，它以六只LED数码管来显示时分秒，与传统的以指针显示秒的方式不同，超越了人们传统的习惯与理念。

数字电子钟是一种用数字显示秒、分、时的计时装置，与传统的机械钟相比，具有走时准确、显示直观、无机械传动装置等优点，因而得到广泛的应用。

如，日常生活中的电子手表，车站、码头、机场等公共场所的大型数显电子钟。

要实现数字电子钟的设计可以由单片机控制或者由数字IC构成。

这里我们要做的是一个由数字IC构成的数字电子钟设计。

目录1 设计功能要求 (1)2 设计方案 (2)3设计中所用到的元器件 (3)3.1译码器 (3)3.2计数器 (4)3.3显示器 (5)3.4振荡器 (5)4 电路设计 (7)4.1时分秒计数器 (7)4.1.1秒计数器的设计 (7)4.1.2分计数器的设计 (8)4.1.3时计数器的设计 (8)4.2校时电路 (9)4.3译码显示电路 (10)4.4总体电路 (11)5器件清单 (13)结束语 (14)致谢 (15)参考文献 (16)附录A 数字电子钟整体体电路图 (17)1 设计功能要求设计一数字钟，该数字钟能够准确计时，以数字形式显示时、分、秒的时间和校时功能。

在电路中，振荡电路提供的1Hz脉冲信号。

在计时出现误差时电路还可以进行校时、校分和校秒的功能。

并且要用数码管显示时、分、秒，各位均为两位显示。

具体要求如下：1.时的计时要求为“23置0”，分和秒的计时要求为60进制。

2.准确计时，以数字形式显示时，分，秒的时间。

3.校正时间。

2 设计方案根据设计要求首先建立了一个多功能数字钟电路系统的组成框图，框图如图2.1所示。

数字时钟设计实验报告一、设计要求：设计一个24小时制的数字时钟。

要求：计时、显示精度到秒；有校时功能。

采用中小规模集成电路设计。

发挥：增加闹钟功能。

二、设计方案：由秒时钟信号发生器、计时电路和校时电路构成电路。

秒时钟信号发生器可由振荡器和分频器构成。

计时电路中采用两个60进制计数器分别完成秒计时和分计时；24进制计数器完成时计时；采用译码器将计数器的输出译码后送七段数码管显示。

校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。

三、电路框图：图一数字时钟电路框图四、电路原理图：（一）秒脉冲信号发生器秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。

由振荡器与分频器组合产生秒脉冲信号。

振荡器: 通常用555定时器与RC构成的多谐振荡器，经过调整输出1000Hz脉冲。

分频器: 分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能扩展电路所需要的信号，选用三片74LS290进行级联，因为每片为1/10分频器，三片级联好获得1Hz标准秒脉冲。

其电路图如下：译码器译码器译码器时计数器分计数器秒计数器校时电路秒信号发生器图二秒脉冲信号发生器（二）秒、分、时计时器电路设计秒、分计数器为60进制计数器，小时计数器为24进制计数器。

60进制——秒计数器秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。

当计数到59时清零并重新开始计数。

秒的个位部分的设计：利用十进制计数器CD40110设计10进制计数器显示秒的个位。

个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位功能。

利用74LS161和74LS11设计6进制计数器显示秒的十位，当十位计数器由0增加到5时利用74LS11与门产生一个高电平接到个位、十位的CD40110的清零端，同时产生一个脉冲给分的个位。

其电路图如下：图三 60进制--秒计数电路60进制——分计数电路分的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。

数字钟译码器cd4511工作原理
CD4511数字钟译码器是一种用于将二进制代码转换为7段数码管显示的集成电路。

其工作原理如下：
1.输入：CD4511数字钟译码器有4个输入端口（A、B、C、D），其输入为一个4位的二进制代码，用于控制7段数码管的显示。

2.译码：CD4511数字钟译码器将输入的二进制代码译码为7个输出信号（a、b、c、d、e、f、g），对应于7段数码管的7个分段。

每个输出端口根据二进制代码的不同，输出不同的高低电平，从而控制相应的7段数码管分段的亮灭。

3.控制：CD4511数字钟译码器还具有3个控制端口，分别为LE（锁存使能）、BL（消隐）和BI/RBO（空输入/施加后级旁边输出）。

通过控制这些端口，可以实现时钟、计数器等各种应用场景的功能。

总之，CD4511数字钟译码器通过将二进制代码进行译码，控制7段数码管的各个分段的亮灭，从而实现数字时钟等显示效果。

综述近十年来随着数字技术的迅速发展，各种中、大规模集成电路在数字系统、控制系统、信号处理等方面都得到了广泛的应用。

这就迫切要求理工科大学生熟悉和掌握常用中、大规模集成电路功能及其在实际中应用方法，除通过实验教学培养数字电路的基本实验方法、分析问题和故障检查方法以及双踪示波器等常用仪器使用方法等基本电路的基本实验技能外，还必须培养大学生工程设计和组织实验的能力。

本次课程设计目的在于培养学生对基本电路的应用和掌握，使学生在实验原理的指导下，初步具备基本电路的分析和设计能力，并掌握其应用方法；自行拟定实验步骤，检查与排除故障、分析和处理实验结果及撰写实验报告的能力。

综合实验的设计目的是培养学生初步掌握小型数字系统的设计能力，包括选择设计方案，进行电路的设计、安装、调试等环节，安是运用所学知识进行工程设计、提高实验技能的实践。

数字电子钟是一种计时装置，它具有时、分、秒计时功能和显示时间功能；具有校时、整点报时等功能。

数字电子钟不替代指针式钟表，而且由于它采用了石英技术，走时精度高、稳定性好，不需要经常调校，使用携带方便。

因此，在定时控制、自动报时及时间程序控制等方面都得到广泛的应用。

本次设计我查阅了大量的文献资料，学到了很多有关数字电路方面的知识，并且更加巩固和掌握了课堂上所学的课本知识，使自己对数字电子技术有了更进一步的认识和了解。

1 方案设计与分析1.1 设计方案①时钟功能具有显示日、时、分、秒的功能；②具有快速较准时、分、秒的功能；③具有整点报时的功能，在离整定10s时，便自动发出鸣叫声，步长1s，每隔1s鸣叫一次，前4响是低音，后1响为高音，共鸣叫5次，最后1响结束时为整点；④整点报时高音为1000Hz；⑤计时准确度每天计时误差不超过10秒。

1.2 设计要点数字电子钟数字钟一般由振荡器、分频器、计数器、译码器、显示器等几部分组成。

这些都是数字电路中应用最广的基本电路，原理框图如图8-15所示。

石英晶体振荡器产生的时标信号送到分频器，分频电路将时标信号分成每秒一次的方波秒信号。

数字时钟各单元电路的设计方案及原理说明数字时钟是现代生活中常见的时间显示工具，它通过使用数字来表示小时和分钟。

而数字时钟的核心组成部分则是由各个数字显示单元电路组成的。

在本文中，我将为您介绍数字时钟各单元电路的设计方案及原理说明，希望能帮助您更深入地了解数字时钟的工作原理。

我们需要了解数字时钟的基本原理。

数字时钟使用了七段显示器来显示数字，每个数字由七个LED（Light Emitting Diode）组成，分别表示了该数字的不同线条。

为了控制七段显示器显示特定的数字，我们需要设计相应的驱动电路。

1. 数字时钟的驱动电路设计方案a. 时钟信号生成器：数字时钟需要一个稳定的时钟信号来驱动各个单元电路，通常使用晶振电路来生成精确的时钟信号。

b. 时分秒计数器：用于计数时间，并将计数结果转化为可以驱动七段显示器的信号。

时分秒计数器可以使用计数逻辑电路来实现，其中包括触发器和计数器芯片等。

c. 译码器：译码器用于将计数器输出的二进制数据转换为可以驱动七段显示器的控制信号。

根据不同的数字，译码器会选通对应的七段LED。

2. 数字时钟的各单元电路原理说明a. 时钟信号生成器的原理：晶振电路通过将晶振与逻辑电路相连，通过振荡来生成稳定的时钟信号。

晶振的振荡频率决定了时钟的精确度，一般使用32.768kHz的晶振来实现。

b. 时分秒计数器的原理：时分秒计数器使用触发器和计数器芯片来实现，触发器可以保存二进制的计数值，并在时钟信号的作用下进行状态切换。

计数器芯片可以根据触发器的状态进行计数和重置操作。

c. 译码器的原理：译码器根据计数器输出的二进制数据选择对应的七段LED。

七段LED通过加电来显示数字的不同线条，然后通过译码器的工作，将二进制数据转换为驱动七段LED的信号。

通过以上的设计方案和原理说明，我们可以更好地理解数字时钟各单元电路的工作原理。

数字时钟通过时钟信号生成器来提供稳定的时钟信号，时分秒计数器记录并计算时间，译码器将计数结果转化为可以驱动七段显示器的信号。

课程设计说明书第I页
数字钟设计
摘要
数字钟是由振荡器、分频器、计数器、译码器、数码显示器等几部分组成。

振荡电路：主要用来产生时间标准信号，因为时钟的精度主要取决于时间标准信号的频率及稳定度，所以采用石英晶体振荡器。

分频器：因为振荡器产生的标准信号频率很高，要是要得到“秒”信号，需一定级数的分频器进行分频。

计数器：有了“秒”信号，则可以根据60秒为1分，24小时为1天的进制，分别设定“时”、“分”、“秒”的计数器，分别为60进制，60进制,24进制计数器，并输出一分，一小时，一天的进位信号。

译码显示：将“时”“分”“秒”显示出来。

将计数器输入状态，输入到译码器，产生驱动数码显示器信号，呈现出对应的进位数字字型。

由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路可以对分和时进行校时。

另外，计时过程要具有报时功能，当时间到达整点前5秒开始，蜂鸣器不停地响5秒钟。

为了使数字钟使用方便，在设计上使用了一个变压器和一个整流桥来实现数字钟电能的输入，使得可以方便地直接插入220V的交流电就可以正常地使用了。

关键词：数字钟，振荡，计数，校正，报时
黄河科技学院
Xxxxxx。

实验1多功能计时电路的设计——数字钟1.1 实验目的1．通过实验掌握十进制加法计数、译码、显示电路的工作过程。

2．通过实验深入掌握电路的分频原理和数字信号的测量方法。

3．熟悉集成电路构成的计数、译码、显示器件的外部功能及其使用方法。

1.2 实验要求1．秒信号发生电路：为计时器提供秒信号2．计时电路：完成0分00秒～9分59秒的计时功能。

3．清零电路：具有开机自动清零功能；在任何时候，按动清零开关，可进行计时器手动清零。

4．译码显示电路：显示计时电路产生的数字信息。

5．系统级联调试：将以上电路进行级联完成计时器的所有功能。

1.3 实验原理及框图图1.1 三位计时器示意图计时电路示意图如图1.1所示，计时电路完成计时功能，并且将计时结果传送至显示电路，进而实现显示功能。

原理框图如图1.2所示，主要由计时电路，秒信号发生电路，清零电路和译码显示电路组成。

计时电路在秒信号的作用下，产生0:00~9:59的循环计时，清零电路控制计时电路的清零端，实现时钟的清零，最终将计时电路的输出送至译码显示电路，实现时钟的显示。

图1.2 数字钟的原理框图1.4 单元电路设计1．秒信号发生电路图1.3 秒信号发生电路秒信号发生电路为计时电路提供驱动信号，电路原理如图1.3所示。

为提供较为精确的秒信号，本设计中振荡电路采用215Hz 的石英晶体管为主体的晶振电路，并作为电路的秒信号源。

由于振荡电路产生的源信号为215Hz ，而秒的基准信号频率为1Hz ，则需要对215Hz 信号进行分频，得到1Hz 信号。

分频器采用CD4060和74LS74来实现，CD4060为14位二进制串行计数器，各管脚功能如表1.1所示，功能表如表1.2所示。

虽然CD4060内部有14级由T 触发器构成的二分频器，但实际输出端只有10个：Q 4~Q 10、Q 12~Q 14。

Q 1~Q 3以及Q 11并不引出。

CP 1̅̅̅̅、CP 0̅̅̅̅̅、CP 0为晶振电路的引出端，需接外部石英晶体。

数字钟系统电路的设计方案与仿真分析
在电子技术实验教学中，构建学生的电路设计理念，提高学生的电路设计能力，是教学的根本目的和核心内容。

数字钟电路的设计和仿真，涉及模拟电子技术、数字电子技术等多方面知识，能够体现实验者的理论功底和设计水平，是电子设计和仿真教学的典型案例。

文中采用了555 定时器电路、计数电路、译码电路、显示电路和时钟校正电路，来实现该电路。

1 系统设计方案
数字钟由振荡器、分频器、计时电路、译码显示电路等组成。

振荡器是数字钟的核心，提供一定频率的方波信号;分频器的作用是进行频率变换，产生频率为1 Hz 的秒信号，作为是整个系统的时基信号; 计时电路是将时基信号进行计数;译码显示电路的作用是显示时、分、秒时间;校正电路用来对时、分进行校对调整。

其总体结构图，如图1 所示。

2 子系统的实现
2.1 振荡器
本系统的振荡器采用由555 定时器与RC 组成的多谐振荡器来实现，如图2 所示即为产生1 kHz 时钟信号的电路图。

此多谐振荡器虽然产生的脉冲误差较大，但设计方案快捷、易于实现、受电源电压和温度变化的影响很小。

2.2 分频器
由于振荡器产生的频率高，要得到标准的秒信号，就需要对所得到的信号进行分频。

在此电路中，分频器的功能主要有两个：1）产生标准脉冲信号;2）提供电路工作需要的信号，比如扩展电路需要的信号。

通常实现分频器的电路是计数器电路，选择74LS160 十进制计数器来完成上述功能［5］。

如图3 所示，555 定时器产生1 kHz 的信号，经过3 次1/10 分频后得到1 Hz 的脉冲信号，为秒个位提供标准秒脉冲信号。