计算机组成原理实验教程CMA2017 (1)

实验一：数字逻辑——交通灯系统设计子实验1：7 段数码管驱动电路设计（1）理解利用真值表的方式设计电路的原理；（2）利用Logisim 真值表自动生成电路的功能，设计一个 7 段数码管显示驱动。

二、实验方案设计7 段数码管显示驱动的设计方案：（1）输入：4 位二进制（2）输出：7 段数码管 7 个输出控制信号（3）电路引脚：（4）实现功能：利用 7 段数码管显示 4 位二进制的 16 进制值（5）设计方法：由于该实验若直接进行硬件设计会比较复杂，而7 段数码管显示的真值表较容易掌握，所以我们选择由真值表自动生成电路的方法完成该实验。

先分析设计 7 段数码管显示驱动的真值表，再利用Logisim 中的“分析组合逻辑电路”功能，将真值表填入，自动生成电路。

（6）真值表的设计：由于是 4输入 7输出，真值表共有 16 行。

7输出对应 7个引脚，所以需要依次对照LED 灯的引脚顺序进行设计，如下图所示（注意LED 的引脚顺序）：三、实验步骤（1）在实验平台下载实验框架文件RGLED.circ；（2）在Logisim 中打开RGLED.circ 文件，选择数码管驱动子电路；（3）点击“工程”中的“分析组合逻辑电路”功能，先构建4输入和7输出，再在“真值表”中，将已设计好的真值表的所有数值仔细对照着填入表格中，确认无误后点击“生成电路”，自动生成的电路如下图所示：（4）将子电路封装为如下形式：（5）进行电路测试：·自动测试在数码管驱动测试子电路中进行测试；·平台评测自动测试结果满足实验要求后，再利用记事本打开RGLED.circ 文件，将所有文字信息复制粘贴到Educoder 平台代码区域，点击评测按钮进行测试。

四、实验结果测试与分析（1）自动测试的部分结果如下：（2）平台测试结果如下：综上，本实验测试结果为通过，无故障显示。

本实验的关键点在于：在设计时需要格外注重LED 灯的引脚顺序，保证0-9 数字显示的正确性，设计出正确的真值表。

计算机组成原理实验指导书适用TD-CMA实验设备实验一基本运算器实验一、实验原理运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器A和暂存器B，三个部件同时接受来自A和B的数据（有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前，如ARM），各部件对操作数进行何种运算由控制信号S3 0CN来决定，任何时候，多路选择开关只选择三部件中一个部件的结果作为ALU的输出。

如果是影响进位的运算，还将置进位标志FC，在运算结果输出前，置ALU零标志。

ALU中所有模块集成在一片CPLD中。

逻辑运算部件由逻辑门构成，较为简单，而后面又有专门的算术运算部件设计实验，在此对这两个部件不再赘述。

移位运算采用的是桶形移位器，一般采用交叉开关矩阵来实现，交叉开关的原理如图1-1-2所示。

图中显示的是一个4X4的矩阵（系统中是一个8X8的矩阵）。

每一个输入都通过开关与一个输出相连，把沿对角线的开关导通，就可实现移位功能，即：(1) 对于逻辑左移或逻辑右移功能，将一条对角线的开关导通，这将所有的输入位与所使用的输出分别相连,而没有同任何输入相连的则输出连接0。

(2) 对于循环右移功能，右移对角线同互补的左移对角线一起激活。

例如，在4位矩阵中使用‘右1’和‘左3’对角线来实现右循环1位。

(3) 对于未连接的输出位，移位时使用符号扩展或是0填充，具体由相应的指令控制。

使用另外的逻辑进行移位总量译码和符号判别。

原理如图1-1-1所示图1-1-1 运算器原理图运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器A和暂存器B，三个部件同时接受来自A和B的数据（有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前，如ARM），各部件对操作数进行何种运算由控制信号S3 0决定，任何时候，多路选择开关只选择三部件中一个部件的结果作为ALU的输出。

如果是算术运算，还将置进位标志FC，在运算结果输出前，置ALU零标志。

微处理器与接口技术实验指导实验一监控程序与汇编语言程序设计实验一、实验要求1、实验之前认真预习，明确实验的目的和具体实验内容，设计好主要的待实验的程序，做好实验之前的必要准备。

2、想好实验的操作步骤，明确通过实验到底可以学习哪些知识，想一想怎么样有意识地提高教学实验的真正效果。

3、在教学实验过程中，要爱护教学实验设备，认真记录和仔细分析遇到的现象与问题，找出解决问题的办法，有意识地提高自己创新思维能力。

4、实验之后认真写出实验报告，重点在于预习时准备的内容，实验数据，实验过程、遇到的现象和解决问题的办法，自己的收获体会，对改进教学实验安排的建议等。

善于总结和发现问题，写好实验报告是培养实际工作能力非常重要的一个环节，应给以足够的重视。

二、实验目的【1】学习和了解TEC-XP16教学实验系统监控命令的用法；【2】学习和了解TEC-XP16教学实验系统的指令系统；【3】学习简单的TEC-XP16教学实验系统汇编程序设计。

三、实验注意事项（一）实验箱检查【1】连接电源线和通讯线前TEC-XP16实验系统的电源开关一定要处于断开状态，否则可能会对TEC-XP16实验系统上的芯片和PC机的串口造成损害。

【2】五位控制开关的功能示意图如下：【3】几种常用的工作方式【开关拨到上方表示为1，拨到下方为0】（二）软件操作注意事项【1】用户在选择串口时，选定的是PC机的串口1或串口2，而不是TEC-XP16实验系统上的串口。

即选定的是用户实验时通讯线接的PC机的端口；【2】如果在运行到第五步时没有出现应该出现的界面，用户需要检查是不是打开了两个软件界面，若是，关掉其中一个再试；【3】有时若TEC-XP16实验系统不通讯，也可以重新启动软件或是重新启动PC再试；【4】在打开该应用软件时，其它的同样会用到该串口的应用软件要先关掉。

（三）联机通讯失败自检如果上述的硬件和软件的操作都正确，联机却依旧失败，可以进行如下测试：【1】测试PC机的串口是否能正常工作，或是换一台PC或换同一台PC的另一个串口再试，在换串口时要将TEC-XP16实验系统断电，换完后重新启动实验系统和软件；【2】检查机器上的元器件插接是否正确(建议用户对照能够正常通讯的实验系统进行详细检查)，有没有被学生动过，尤其是扩展内存和扩展I/O接口时，芯片方向是否插对，片选信号有没有连接；【3】检查相应的短路子是否连接正确；【4】建议教师预留一台运行正常的TEC-XP16实验系统备用，机器出问题后可以对照检查。

计算机组成原理实验教程计算机组成原理实验是计算机科学与技术专业中非常重要的一门实践课程。

通过实验，学生可以深入了解计算机的基本构成和工作原理，并且培养实际操作的能力。

本教程旨在提供一系列详细的实验指导，帮助学生顺利完成计算机组成原理实验。

序言计算机组成原理是计算机科学与技术专业的一门核心课程，作为理论和实践相结合的实验教程，对于学生深入了解计算机的内部结构和工作原理至关重要。

本教程将介绍计算机组成原理实验的基本内容和实验报告的撰写要求，帮助学生更好地掌握实验技巧和理论知识。

实验一：数字逻辑电路设计与仿真本实验旨在让学生学会使用Verilog HDL设计数字逻辑电路，并通过仿真验证电路的正确性。

首先，学生需要了解Verilog HDL的基本语法和仿真工具的使用方法。

然后，根据实验要求，设计并仿真一个简单的数字逻辑电路，如全加器或比较器。

最后，学生需要撰写实验报告，详细介绍电路设计的过程、仿真结果和分析。

实验二：单周期CPU设计与实现本实验要求学生设计并实现一个单周期的CPU。

在实验过程中，学生需要了解指令的执行过程和控制信号的生成原理，设计CPU的数据通路和控制逻辑，并编写Verilog HDL代码进行实现。

实验完成后，学生需要进行功能仿真和时序仿真，验证CPU的正确性和性能。

实验报告应包括CPU设计的思路、关键问题的解决方法和仿真结果的分析。

实验三：多周期CPU设计与实现本实验要求学生进一步完善CPU的设计，实现一个多周期的CPU。

在实验过程中，学生需要改进单周期CPU的设计，引入时序控制信号和状态机，实现指令的多周期执行。

实验完成后，学生需要进行功能仿真和时序仿真，验证CPU的正确性和性能提升。

实验报告应包括多周期CPU设计的过程、关键问题的解决方法和仿真结果的分析。

实验四：流水线CPU设计与实现本实验要求学生设计并实现一个流水线CPU。

在实验过程中，学生需要了解流水线技术的基本原理和数据冒险的处理方法，设计流水线CPU的数据通路和控制逻辑。

计算机组成原理实验指导书一、实验目的。

本实验旨在通过实际操作，加深学生对计算机组成原理的理解，掌握计算机硬件的基本组成和工作原理，提高学生的动手能力和实际操作能力。

二、实验器材。

1. 计算机主机。

2. 显示器。

3. 键盘。

4. 鼠标。

5. 逻辑分析仪。

6. 示波器。

7. 电源。

8. 万用表。

9. 逻辑门集成电路。

10. 接线板。

11. 连接线。

三、实验内容。

1. 计算机硬件基本组成的实验。

通过拆卸计算机主机，了解各个硬件组件的作用和连接方式，包括主板、CPU、内存、硬盘、显卡、电源等。

并通过重新组装，加深对计算机硬件组成的理解。

2. 逻辑门电路实验。

使用逻辑门集成电路和连接线搭建基本的逻辑门电路，包括与门、或门、非门等，并通过逻辑分析仪观察输入输出的关系，加深对逻辑门原理的理解。

3. 示波器使用实验。

学习示波器的基本使用方法，观察不同信号的波形，了解数字信号和模拟信号的特点，加深对计算机输入输出原理的理解。

4. 电源电压测量实验。

使用万用表测量计算机主板各个电源接口的电压值，了解各个电源接口的作用和电压标准，加深对计算机电源原理的理解。

四、实验步骤。

1. 计算机硬件基本组成的实验步骤。

（1）拆卸计算机主机，观察各个硬件组件的位置和连接方式。

（2）了解各个硬件组件的作用和特点。

（3）重新组装计算机主机，检查各个硬件组件的连接是否正确。

2. 逻辑门电路实验步骤。

（1）根据实验指导书搭建与门、或门、非门电路。

（2）使用逻辑分析仪观察输入输出的关系，记录实验数据。

3. 示波器使用实验步骤。

（1）学习示波器的基本使用方法。

（2）使用示波器观察不同信号的波形，记录实验数据。

4. 电源电压测量实验步骤。

（1）使用万用表测量各个电源接口的电压值。

（2）比较测量结果与电压标准的差异，记录实验数据。

五、实验注意事项。

1. 在拆卸和重新组装计算机主机时，注意防止静电干扰，避免损坏硬件组件。

2. 在搭建逻辑门电路时，注意连接线的接触是否良好，避免信号传输不畅。

实验名称：计算机组成原理实验实验目的：1. 理解计算机组成原理的基本概念和原理。

2. 掌握计算机各个组成部件的功能和相互关系。

3. 通过实验加深对计算机组成原理的理解和应用。

实验时间：2023年X月X日实验地点：计算机实验室实验器材：1. 计算机组成原理实验箱2. 计算机组成原理实验指导书3. 计算器4. 计算机组成原理实验数据记录表实验内容：一、实验一：计算机硬件系统结构1. 实验目的：了解计算机硬件系统的基本结构，包括中央处理器（CPU）、存储器、输入输出设备等。

2. 实验步骤：（1）观察实验箱的硬件组成，识别各个硬件部件。

（2）了解各个硬件部件的功能和相互关系。

（3）记录实验数据。

3. 实验结果与分析：实验结果显示，计算机硬件系统主要由CPU、存储器、输入输出设备等组成。

CPU负责处理数据，存储器负责存储数据，输入输出设备负责与用户进行交互。

二、实验二：CPU工作原理1. 实验目的：了解CPU的工作原理，包括指令周期、时钟周期、数据通路等。

2. 实验步骤：（1）观察实验箱的CPU模块，识别各个部件。

（2）了解CPU各个部件的功能和相互关系。

（3）进行指令周期和时钟周期的实验，记录实验数据。

3. 实验结果与分析：实验结果显示，CPU的工作原理包括指令周期和时钟周期。

指令周期是指执行一条指令所需的时间，时钟周期是指CPU中时钟信号的周期。

实验数据表明，CPU通过数据通路进行指令的执行，完成数据处理。

三、实验三：存储器工作原理1. 实验目的：了解存储器的工作原理，包括随机存储器（RAM）、只读存储器（ROM）等。

2. 实验步骤：（1）观察实验箱的存储器模块，识别各个存储器。

（2）了解存储器的功能和特点。

（3）进行存储器读写实验，记录实验数据。

3. 实验结果与分析：实验结果显示，存储器包括RAM和ROM。

RAM具有读写功能，而ROM只能读。

实验数据表明，存储器通过地址译码器进行寻址，实现数据的读写。

《计算机组成原理》实验指导书目录第一部分EL-JY-II计算机组成原理实验系统简介 (1)第二部分使用说明及要求 (5)实验一运算器实验 (12)实验二移位运算实验 (24)实验三存储器实验和数据通路实验 (29)实验四微程序控制器的组成与实现实验 (36)实验五微程序设计实验 (45)实验六、简单实验计算机组成与程序运行实验 (53)实验七、带移位运算实验计算机组成与程序运行实验 (65)实验八、复杂实验计算机组成与程序运行实验 (77)实验九、实验计算机的I/O实验 (93)实验十、总线控制实验(选做) (103)实验十一、可重构原理计算机组成实验(选做) (105)实验十二、简单中断处理实验(选做) (110)实验十三、基于重叠和流水线技术的CPU结构实验(选做) (116)实验十四、RISC模型机实验(选做) (122)第一部分EL-JY-Ⅱ计算机组成原理实验系统简介EL-JY-Ⅱ型计算机组成原理实验系统是为计算机组成原理课的教学实验而研制的，涵盖了目前流行教材的主要内容，能完成主要的基本部件实验和整机实验，可供大学本科、专科、成人高校以及各类中等专业学校学习《计算机组成原理》、《微机原理》和《计算机组成和结构》等课程提供基本的实验条件，同时也可供计算机其它课程的教学和培训使用。

一、基本特点：1、本系统采用了新颖开放的电路结构：（1）、在系统的总体构造形式上，采用“基板+ CPU板”的形式，将系统的公共部分，如数据的输入、输出、显示单片机控制及与PC机通讯等电路放置在基板上，它兼容8位机和16位机，将微程序控制器、运算器、各种寄存器、译码器等电路放在CPU板上，而CPU板分为两种：8位和16位，它们都与基板兼容，同一套系统通过更换不同的CPU板即可完成8位机或16位机的实验，用户可根据需要分别选用8位的CPU 板来构成8位计算机实验系统或选用16位的CPU板来构成16位计算机实验系统；也可同时选用8位和16位的CPU板，这样就可用比一套略多的费用而拥有两套计算机实验系统，且使用时仅需更换CPU板，而不需做任何其它的变动或连接，使用十分方便。

实验一运算器[实验目的]1.掌握算术逻辑运算加、减、乘、与的工作原理；2.熟悉简单运算器的数据传送通路；3.验证实验台运算器的8位加、减、与、直通功能；4.验证实验台4位乘4位功能。

[接线]功能开关：DB=0 DZ=0 DP=1 IR/DBUS=DBUS接线：LRW：GND（接地）IAR-BUS# 、M1、M2、RS-BUS#：接+5V控制开关：K0：SW-BUS# K1：ALU-BUSK2：S0 K3：S1 K4：S2K5：LDDR1 K6：LDDR2[实验步骤]一、(81)H与(82)H运算1.K0=0：SW开关与数据总线接通K1=0：ALU输出与数据总线断开2.开电源，按CLR#复位3.置数（81）H：在SW7—SW0输入10000001→LDDR2=1，LDDR1=0→按QD：数据送DR2置数（82）H：在SW7—SW0输入10000010→LDDR2=0，LDDR1=1→按QD：数据送DR1 4.K0=1：SW开关与数据总线断开K1=1：ALU输出与数据总线接通5. S2S1S0=010：运算器做加法（观察结果在显示灯的显示与进位结果C的显示）6.改变S2S1S0的值，对同一组数做不同的运算，观察显示灯的结果。

二、乘法、减法、直通等运算1.K0K1=002.按CLR#复位3.分别给DR1和DR2置数4.K0K1=115. S2S1S0取不同的值，执行不同的运算[思考]M1、M2控制信号的作用是什么？运算器运算类型选择表选择操作S2 S1 S00 0 0 A&B0 0 1 A&A(直通)0 1 0 A+B0 1 1 A-B1 0 0 A(低位)ΧB(低位)完成以下表格ALU-BUS SW-BUS# 存储器内容S2S1S0 DBUS C输入时：计算时：DR1：01100011DR2：10110100（与）DR1：10110100DR2：01100011（直通）DR1：01100011DR2：01100011（加）DR1：01001100DR2：10110011（减）DR1：11111111DR2：11111111（乘）实验二双端口存储器[实验目的]1.了解双端口存储器的读写；2.了解双端口存储器的读写并行读写及产生冲突的情况。

实验电路结构图NO.0实验电路结构图HEXPIO2PIO3PIO4PIO5PIO7PIO6D1D2D3D4D5D6D7D8D16D15D14D13D12D11数码1数码2数码3数码4数码5数码6数码7数码8S P E A K E R扬声器译码器译码器译码器译码器译码器译码器译码器译码器FPGA/CPLD PIO15-PIO12PIO11-PIO8PIO7--PIO2HEX 键1键2键3键4键5键6键7键8PIO47-PIO44PIO43-PIO40PIO39-PIO36PIO35-PIO32PIO31-PIO28PIO27-PIO24PIO23-PIO20PIO19-PIO16目标芯片附图2 实验电路结构图NO.0附图3 实验电路结构图NO.1ʵÑéµç·½á¹¹Í¼NO.3ÒëÂëÆ÷ÒëÂëÆ÷ÒëÂëÆ÷ÒëÂëÆ÷ÒëÂëÆ÷ÒëÂëÆ÷ÒëÂëÆ÷ÒëÂëÆ÷D9D16D15D14D13D12D11D10D8D7D6D5D4D3D2D1PIO8PIO9PIO10PIO11PIO12PIO13PIO14PIO15S P E A K E RÑïÉùÆ÷12345678Ä¿±êоƬFPGA/CPLD PIO0PIO1PIO2PIO3PIO4PIO5PIO6PIO7¼ü1¼ü2¼ü3¼ü4¼ü5¼ü6¼ü7¼ü8PIO15-PIO8PIO47-PIO44PIO43-PIO40PIO39-PIO36PIO35-PIO32PIO31-PIO28PIO27-PIO24PIO23-PIO20PIO19-PIO16附图4 实验电路结构图NO.2 附图5 实验电路结构图NO.3D16D15D14D13D12D11D9D8PIO47D7PIO46D6PIO45D5PIO44D4PIO43D3PIO42D2PIO41PIO40D1NO.7实验电路结构图S P E A K E R扬声器FPGA/CPLD 目标芯片12345678PIO0PIO2PIO3PIO4PIO5PIO6PIO7单脉冲单脉冲单脉冲键1键2键3键4键5键6键7键8PIO47-PIO40PIO39-PIO36PIO35-PIO32PIO31-PIO28PIO27-PIO24PIO23-PIO20PIO19-PIO16译码器译码器译码器译码器译码器译码器附图6 实验电路结构图NO.4 附图9 实验电路结构图NO.7拨码开关滤波1A /D 使能比较器5t h 使能R O M 使能ON87654321转换结束D S 8使能拨码1：ROM/RAM 使能，即它们的CS1接地拨码8：DAC0832输出滤波使能拨码7：ADC0809使能，默认关闭，见左图拨码6：ADC0809转换结束使能，见左图拨码5：应用LM311使能，见下图拨码4：8数码管显示开关，默认打开拨码2：默认关闭 向上拨，由厂家通知升级VS （PIO65）HS （PIO64）B （PIO63）G （PIO61）R （PIO60）1054876321 视频接口VGA J6R78 200R77 200R76 2001413PIO77PIO76PS/2下接口PS/2上接口VCCGNDPIO45PIO46513J74VCCGND5134PIN31->A15 )PIN29->WE ，29C040(PIN31->WE,PIN1->A18,P29->A14)27010(PIN30->VCC,PIN3->A15,PIN29->A14)27020(PIN30->A17,PIN3->A15,PIN3->A15,PIN29->A14)27040(PIN31->A18,PIN30->A17,PIN30->A17,PIN3->A15,PIN29->A14)注意，PIO62 同时是键11的信号线PIO62RAM/ROM 使能A I N 1VCC10K VR1拨码7拨码6A I N 0P I O 8(23)(24)1216272610C L O C K 750K H Z A 021+5V r e f (-)r e f (+)I N -1I N -06922257171415818192021E U 1A D C 0809P I O 16P I O 17P I O 18P I O 19P I O 20P I O 21P I O 22P I O 23P I O 32P I O 33P I O 35P I O 34m s b 2-12-22-32-42-52-62-7l s b 2-8E O C A D D -A A D D -B A D D -C A L E E N A B L E S T A R T（拨码1：“ROM 使能 ON”即将CS1接地）628128(PIN30->VCC,PIN3->A14,（拨码8：“滤波1 ON”即连接滤波电容）滤波1103连接PIO37与COMP ）（拨码5：“比较器ON”即7.2K PIO31PIO29PIO30PIO28PIO27PIO26PIO25PIO24131415164D7D6D5D4D35D26D1D07PIO37+551pFC27COMPLM311VCC10K -12+124823TL082/1AIN0AOUT5.1KR72765TL082/2841+12-12COMMEU2DAC0832118171032WR1FB93211IOUT1IOUT212/CS WR2XFER A GND D GNDVREF8VCC 20VCCD1PIO8D2D3D4D5D6D7D8PIO9PIO10PIO11PIO12PIO15PIO14PIO13实验电路结构图NO.5S P E A K E R扬声器FPGA/CPLD 目标芯片12345678D16D15D14D13D12D11D10D9PIO47-PIO44PIO43-PIO40PIO39-PIO36PIO35-PIO32PIO31-PIO28PIO27-PIO24PIO23-PIO20PIO19-PIO16译码器译码器译码器译码器译码器译码器译码器译码器PIO15-PIO8PIO0PIO1PIO2PIO3PIO4PIO5PIO6PIO7键1键2键3键4键5键6键7键8GNDVCCPIO49RAM/ROMA18/A19A18/A15/WE PIO26PIO25PIO24PIO32PIO33PIO34PIO35PIO36PIO37PIO38PIO39PIO14PIO47PIO10PIO48PIO9PIO46PIO45PIO11PIO12PIO13PIO15PIO31PIO30PIO29PIO28PIO273231302928272625242322212019181716151413121110987654321VCC GND2708027040270202701027512272562764628128622566264VCCA17/VCC WR/A14A13A8A9A11OE A10CS1D7D6D5D4D3GNDD2D1D0A0A1A2A3A4A5A6A7A12A14(A15)A16附图7 实验电路结构图NO.5附图8 实验电路结构图NO.6附图10 实验电路结构图NO.8 附图11 实验电路结构图NO.9。