下载文档原格式
2008年第22卷第2期测试技术学报V o l.22 N o.2 2008 (总第68期)JOURNAL OF TEST AND M EASURE M ENT TECHNOLOG Y(Sum N o.68)文章编号:167127449(2008)022*******基于FPGA的全同步数字频率计的设计与实现Ξ包本刚1,何怡刚2,谭永宏1(1.湖南科技学院电子工程与物理系,湖南永州425100;2.湖南大学电气学院,湖南长沙410082)摘 要: 利用全同步频率测量原理,通过FPGA(F ield P rogramm albe Gata A rray)芯片,运用V HDL语言编程设计一个全同步数字式频率计,消除了±1的计数误差,测频范围在DC～100M H z,给出了各模块的V HDL设计方法和仿真波形.并且可以利用FPGA芯片构成系统板,具有较高的实用性和可靠性.关键词: FPGA;全同步;频率计;V HDL语言中图分类号: T P27 文献标识码:AI m plem en tation of a Com plete Synchron izationD ig ital Frequency M eter Based on FPGABAO B engang1,H E Y igang2,TAN Yonghong1(1.D ep t.of Physics and E lectrical Engineering,H unan U niversity of Science and Engineering,Yongzhou425100,Ch ina;2.Co llege of E lectrical and Info r m ati on Engineering,H unan U nivsity,Changsha410082,Ch ina)Abstract: A com p lete synch ron izati on digital frequency m eter is designed u sing FPGA ch i p by V HDL language p rogramm ing acco rding to the com p lete synch ron izati on m easu rem en t theo ry.It eli m inates±1 coun t erro r w ith an accu rate frequency2m easu ring range of DC～100M H z.T h is paper gives the design app roach by V HDL and the si m u lati on w avefo r m of every m odu le of the m eter.A system board can be m ade w ith the FPGA ch i p,w h ich has h igher p racticab ility and reliab ility.Key words:FPGA;com p lete synch ron izati on;frequency m eter;V HDL0 引 言频率测量不仅在工程应用中有非常重要的意义,在高精度定时系统中也处于核心地位,±1个计数误差通常是限制频率测量精度进一步提高的重要原因.由于测频技术的重要性,使测频方法也有了很大的发展,常用数字频率测量方法有M法、T法和M T(等精度测量法)法.M法、T法和M T法都存在±1个计数误差问题:M法存在被测闸门内±1个被测信号的脉冲个数误差,T法或M T法也存在±1个字的计时误差,这个问题成为限制测量精度提高的一个重要的原因.西安微电子技术研究所的魏西峰先生在2005年提出了全同步频率测量法[1],从根本上消除了限制Ξ收稿日期:2007209211 基金项目:湖南省教育厅基金资助项目(04C512),湖南科技学院科学研究资助项目 作者简介:包本刚(19762),男,讲师,硕士生,主要从事电子设计和测试研究.测量精度提高的±1个计数误差问题,从而使频率测量的精度和性能大为改善.基于对FPGA 器件和EDA 技术以及全同步测频方法的研究[1,6],介绍一种利用FPGA 实现DC ～100M H z 全同步数字频率计的实现方法,并给出实现V HDL 代码和仿真波形.整个系统在研制的FPGA CPLD 实验开发系统上调试通过.本设计采用了高集成度的现场可编程门阵列FPGA (F ield P rogramm ab le Gata A rray )F lex EPF 10k 20TC 14424芯片[3],通过软件编程对目标器件的结构和工作方式进行重构,能随时对设计进行调整,使得本设计具有集成度高,结构灵活,开发周期短,可靠性高的优点.1 全同步测频原理M 法、T 法的测量精度不仅取决于基准时间和计数器的计数误差,还取决于频率的高低,频率不同则精度不一样,M 法在高频段的准确度相对较高,T 法在低频段的准确度较高.M T 法(等精度测量法)则在整个测试频段的精度一样,闸门信号是被测信号周期的整数倍,即与被测信号同步,因此大大减少了误差,但由于只与被测信号同步,而不与标准时钟同步,因此还是存在着±1计数误差.其测频原理图如图1所示,误差计算为Ρ= f x -f ′x f x ×100◊= ∃M 0M 0≤1M 0=1t 0f 0,(1)式中:f x 为被测信号频率真实值;f ′x 为被测信号频率测量值;t 0为闸门时间;f 0为标准时钟频率.由式(1)可知,误差与闸门时间和时钟频率有关,闸门时间越长,标准时钟频率越高,误差越小.由于用等精度测频法时所取的标准时钟频率比较高(10M H z 以上),因此±1计数误差相对很小.标准时钟频率不可能无限制提高,并且随着频率提高,产品成本成倍增加,对于生产应用没有意义.因此本设计用改进的等精度频率测量方法全同步测量来实现数字频率计的设计.在全同步的情况下,闸门信号不仅与被测信号同步,还与标准时钟同步.其原理图如图2所示.图1 等精度测频原理F ig .1 T he equal p recisi on m easurem ent theory 图2 全同步测频原理F ig .2 T he comp lete synch ronizati on m easurem ent theo ry 设开启闸门时脉冲同步时间差为∃t 1,关闭闸门时脉冲同步时间差为∃t 2,脉冲同步检测最大误差为∃t ,则有∃t 1≤∃t ,∃t 2≤∃t .频率测量的相对误差为Ρ= f x -f ′x f x ×100◊= ∃t 1+∃t 2 t 0≤2 ∃t t 0,(2)由式(2)可知,误差只与脉冲检测电路准确度有关.显然,控制来提高频率测量精度是有效的,而且实现起来比提高标准时钟频率更容易.在以上分析的基础上,本设计采用FPGA 来实现全同步数字频率计.其系统原理框图如图3所示.由图3可知,设计的绝大部分由FPGA 完成,只有脉冲同步检测电路由74L S 系列与非门来实现以及显示部分由数码管构成.001测试技术学报2008年第2期2 全同步数字频率计模块设计FPGA 内部模块电路设计原理如图4所示.工作原理如下:被测频率与标准时钟分别送给脉冲同步检测电路与两个计数器,当脉冲同步检测电路检测到被测频率与标准时钟相位同步时,脉冲同步检测电图4 模块电路设计原理图F ig .4 T he p rinci p le diagram of model circuit design 路发出同步信号,2个计数器开始计数,当脉冲同步检测电路再次检测到同步信号时,又发出同步信号,计数器停止计数.同时计数器的计数值锁存到锁存器,时序乘法器从锁存器中取得被测频率的计数值与标准时钟频率进行乘法运算,然后再将乘法器运算所得的值与标准时钟的计数值送给除法器,乘法器的结果为被除数,标准时钟的计数值为除数,运算所得结果就是被测信号的频率,然后再经过20进制转换变成BCD 码,送给数码管显示.本设计采用10M H z 的标准时钟,由于乘法器输入是27位二进制,相当于9位10进制数,而10M H z 的标准时钟为107H z ,因此用被测频率的计数值乘以108可得到一位小数点.以下介绍各模块电路的功能及实现过程.2.1 脉冲同步检测电路脉冲同步检测电路如图5所示.U 1～U 8为74L S 系列与非门,同步检测电路利用门电路的延时来构成.当被测信号及标准时钟都处图5 脉冲同步检测电路F ig .5 Pulse synch ronizati on check circuit在低电平时,U 1,U 2输出为高电平,U 3,U 4的输出为高电平,U 5,U 6输出为低电平,则U 8输出为低电平.当被测信号(F x )及标准时钟的上升沿同时到来时,由于门电路具有延时特性,因此U 1,U 2并不马上变为低电平,而是要经过一个延时才变为低电平.于是U 3,U 4的输入端都是高电平,则U 3,U 4输出为低电平,U 5,U 6的输出为高电平,则U 8输出为高电平.但是当且仅当F x 与CL K 的上升沿在在延时时间内同时到达时U 8才会输出高电平.74L S 系列与非门的延时最小为4n s ,最大为15n s ,因此最大误差为11n s .根据式(2)得Ρ=2 ∃tt 0=2×11×10-9t 0=22109t 0.(3)当t 0为1s 时,其精度可达到10-7,如再减小相位误差,则可提高频率计的精确度.2.2 FPGA 芯片内部模块电路设计和仿真结果模块电路经过V HDL 编程,得到各模块的V HDL 设计实体(其中的各个模块都是针对本设计专门开发的),然后对各模块的设计实体在M A X +PLU S 中进行仿真,验证各模块的正确性.最后再设计一个顶层文件把各模块按图4连接起来,便构成了一个全同步数字频率计的FPGA 内部硬件电路.图6给出顶层文件的仿真结果,由仿真结果看出,124×108÷93=13333333,但是由于使用的是10M H z 的晶振,因此还有一位小数点最终显示的结果应该是1333333.3H z .图6可知,小数位在数码管的第二位上有效,其余位均无效.仿真结果与期望结果一致.至此,本设计得到成功验证.101(总第68期)基于FPGA 的全同步数字频率计的设计与实现(包本刚等)图6 仿真结果F ig .6 Em ulate result3 结束语利用AL T EA R 公司的FPGA 芯片F lex EPF 10k 20TC 14424[5],使用V HDL 语言设计了全同步数字频率计,在M A X +PLU S 中进行了各模块的仿真,达到了预期结果.全同步数字频率计是目前精度最高的频率计之一.在高速时钟随处可见的现代电子系统,有着非常广泛的研究价值.从某种程度上说它是以牺牲时间来换取精确度的,但一般情况下测频系统对时间的要求并不高,并且由于电子系统对系统时钟的准确度越来越高,因此全同步数字频率计有着广泛的应用空间.参考文献:[1] 魏西峰.全同步数字频率测量方法的研究[J ].现代电子技术,2005,203(12):1012105.W ei X ifeng .Comp lete synch ronizati on digital frequency m easure m ethod ’s research [J ].M odern E lectronic T echnique ,2005,203(12):1012105.(in Ch inese )[2] 徐成,刘彦,李仁发,等.一种全同步数字频率测量方法的研究[J ].电子技术应用,2004,38(12):43246.Xu Cheng ,L iu Yan ,L i R enfa ,et al .A comp lete synch ronizati on digital frequency m easure m ethod ’s research [J ].P licati on of E lectronic T echnique ,2004,38(12):43246.(in Ch inese )[3] A ltera Co rpo rati on .FL EX 10K P rogramm able L ogic D evice Fam ily D ata Sheet [EB OL ].200721213.h ttp : www .altera .com .cn p roducts devices flex 10k f 102index .h tm l.[4] 谢小东,李良超.基于FPGA 的等精度数字频率计设计[J ].实验科学与技术,2005,3(z 1):1772179.X ie X iaodong ,L i L iangchao .D esign of frequency m eter w ith equal p recisi on m easurem ent based on FPGA [J ].Experi m ent Science &T echno logy ,2005,3(z 1):1772179.(in Ch inese )[5] 莫琳.基于FPGA 的等精度频率计的设计与实现[J ].现代电子技术,2004,177(10):81283.M o L in .D esign and realizati on of frequency m eter w ith equal p recisi on m easurem ent on FPGA [J ].M odern E lectronic T echnique ,2004,177(10):81283.(in Ch inese )[6] 黄智伟.FPGA 系统设计与实践[M ].北京:电子工业出版社,2005.[7] 潘松,黄继业.EDA 技术实用教程[M ].北京:科学出版社,2002.201测试技术学报2008年第2期。
基于FPGA的DDS跳频系统设计作者：郭明昊来源：《科学与财富》2020年第13期摘要：跳频通信具有良好的抗干扰、抗多径衰落、抗截获等能力和同步迅速等特点，广泛应用于军事、交通、商业等各个领域。
跳频系统通过伪随机码对待传输信号进行频谱扩展。
频率合成器是跳频系统的关键，直接影响到产生频率的准确度和跳频信号的稳定性，在跳频频率合成器中，直接数字式频率合成器（Direct Digital Synthesizer DDS）使用最为广泛。
DDS具有简单可靠、控制方便、高分辨率和高转换速度的特点，非常适合跳频通信的要求。
关键词：FPGA;DDS;跳频1、引言最初的无线电通信采用单频通信方式，即载波为固定频率的信号源，只能在特定频率下进行通信。
军事上常用的电子侦察手段、无线电干扰和反辐射攻击等方式可以很容易对信号进行干扰，严重影响通信质量。
因此，目前迫切需要一种新的通信方式来对抗干扰或跟踪，跳频技术凭借其强大的抗干扰能力引起广泛重视，跳频通信在通信时使频率进行不间断的、随机的跳变，增强抗干扰、防跟踪能力，这也是现代军事无线通信抗干扰常用的方式之一。
2、直接数字式频率合成器设计2.1、DDS概述DDS是一种把一系列数字信号通过DAC转换成模拟信号的合成技术。
利用硬件电路代替计算机软件运算过程，即利用高速存储器做查询表，这是目前使用最广泛的一种直接数字频率合成方法。
2.2、DDS基本原理首先，为了统一表述，本文设系统频率（FPGA系统时钟速率）为fclk ，DDS期望输出频率为fd ，DDS实际输出频率为fout 。
设DDS的相位累加器位宽为n，频率控制字为k，相位控制字为POFF，相位累加器输出值为P。
由于相位累加器为2进制数，将其代表的归一化弧度制角度设为θ（p），单位为rad。
设相位增量为△θ，频率分辨率为△f 。
它们所代表的含义，将会逐一在本节中介绍。
我们都知道数控振荡器信号一般为正（余）弦波，表达式为：在初始相移θ0 一定的情况下，函数相位是时间的线性函数所以在足够小的时间间隔△t 中，信号的相位增量与频率函数关系如下：可以推出：在DDS中，△t 其实就是采样周期，故的倒数可以表示为fclk 。
的超高速跳频接收机设计与实现HUANG W，ZHAO W C，WU Z，et al.Design and Implementation of Ultra-High Speed Hopping Receiver Based on）：61 - 64，68.DOI：10. 16311/j. audioe. 2021. 01. 015的超高速跳频接收机设计与实现伟，赵文超，吴 政，黄忠凡武汉中原电子集团有限公司研发中心一所，湖北跳频通信设备面临的电磁环境极为复杂，Gate Array，FPGA）的超高速跳频通信系统。
相比于其他频率合成器，（Direct Digital Synthesizer，DDS）的切换速度较快，波形实际跳速超过可以增强系统容错性，采用其满足波形设计要求，可达到良好的跳频通信性能。
码；MSK解调Design and Implementation of Ultra-High Speed Hopping Receiver Based on FPGAHUANG Wei, ZHAO Wenchao, WU Zhen, HUANG Zhongfan(Wuhan Zhongyuan Electronics Group Co.,Ltd.,Wuhan 430205,China)In the era of information and intelligence, the electromagnetic environment faced by frequency hopping communication equipment is extremely complex, and increasing the hopping speed can enhance its anti-interference performance. Based on this, this paper studies the ultra high speed frequency hopping communication system based on FPGA. Compared with other frequency synthesizers, Direct Digital Frequency Synthesizer(DDS) has faster switching speed and is very suitable for implementing ultra high speed frequency hopping. The actual hopping speed of this waveform exceeds 70 000 hops per second. The RS code is used as its encoding and decoding method to enhance the fault tolerance of the system, and the MSK modulation and demodulation method makes the waveform envelope constant and easy to transmit. From the experimental simulation and FPGA project resource consumption analysis, both meet the waveform design requirements and can achieve good frequency hopping communication performance.ultra high speed hopping; DDS frequency synthesizer; RS code ; MSK demodulation本适应当时的作战环境需求。
基于FPGA的跳频复用系统的设计和实现的开题报告1. 研究背景随着通信技术的发展和普及，人们对高速、可靠、安全的数据通信的需求越来越迫切。
跳频复用技术是一种广泛应用于军事和民用通信的频谱利用技术，其克服了频率干扰和窃听的问题，被广泛应用于卫星通信、雷达、无线电通信等领域。
FPGA（Field Programmable Gate Array）是一种可编程逻辑芯片，具有高速、低功耗、灵活性强等优点，被广泛应用于数字信号处理、嵌入式系统等领域。
本文拟基于FPGA设计和实现一种跳频复用系统，旨在提高系统的性能和可扩展性，满足现代通信的需求。
2. 研究内容本文拟实现一个基于FPGA的跳频复用系统，具体研究内容包括：（1）跳频技术原理和算法研究：介绍跳频技术的基本原理、跳频序列的生成方法和频率跳变算法。
（2）FPGA系统设计：设计基于FPGA的跳频复用系统的主要模块，包括频率跳变模块、跳频序列生成模块、调制解调模块等。
（3）系统性能测试：对跳频复用系统进行性能测试，包括频率跳变的速度、跳频序列的随机性、误码率等指标的测试，并分析测试结果。
3. 研究意义FPGA技术的发展为跳频复用系统的实现提供了更为灵活的方式，可以根据需求进行定制化设计，提高系统的性能和可扩展性。
本研究的跳频复用系统可以广泛应用于通信领域，为现代通信提供更为可靠和高效的数据传输方式。
4. 研究方法本研究主要采用文献研究和实验研究相结合的方法。
首先对跳频技术原理和算法进行研究、对跳频复用系统进行需求分析和架构设计，然后进行FPGA系统的搭建和验证，最后对系统进行性能测试和数据分析。
5. 预期结果本研究的预期结果是设计并实现一个基于FPGA的跳频复用系统，并对系统进行性能测试和分析，提高系统的性能和可扩展性，为现代通信提供更为可靠和高效的数据传输方式。
FPGA的时钟频率同步原理研究与设计实现
引言
网络化运动控制是未来运动控制的发展趋势，随着高速加工技术的发展，对网络节点间的时间同步精度提出了更高的要求。
如造纸机械，运行速度为1 500～1 800m／min，同步运行的电机之间1μs的时间同步误差将造成30 μm的运动误差。
高速加工中心中加工速度为120 m／min 时，伺服电机之间1μs的时间同步误差，将造成2 μm的加工误差，影响了加工精度的提高。
分布式网络中节点的时钟通常是采用晶振+计数器的方式来实现，由于
晶振本身的精度以及稳定性问题，造成了时间运行的误差。
时钟同步通常是选
定一个节点时钟作为主时钟，其他节点时钟作为从时钟。
主节点周期性地通过
报文将主时钟时间发送给从节点，从节点接收到报文后，以主时钟为基准进行
延迟补偿，然后将计算出的新时钟值赋给从时钟。
这种同步方法造成了从时钟
计数值的不连续，即会出现重复(从时钟晶振频率快于主时钟)或跳跃(从时钟晶
振频率慢于主时钟)，而且这种方法并没有从根本上解决时钟频率的不同步问题，因此要进一步提高同步精度很困难。
本文研究了一种可对频率进行动态调整的
时钟，通过对时钟频率的动态修正，实现主从时钟频率的同步，进而实现时间
同步。
1 时钟同步原理
要实现两个时钟的同步，一是时钟的计数值要相同，二是计数增长速率
要相同。
如图1 所示，设主时钟的频率为f，从时钟频率在Nn-1 到Nn 时间段
为fn-1，在Nn 到Nn+1 为fn，SyncDelay 为同步报文从主站到从站的延迟时间，可以通过延时测量帧采用往返法测量得到，从时钟要在Nn+1 时刻达到与主时
钟相等，那么有：。
基于FPGA发生器的混沌跳频序列的设计与实现凌聪，准会员，IEEE和吴晓芙摘要：基于混沌的伪噪声（PN）序列是传播频谱（SS）通信行列中最有前途的一种通信方式。
本文涉及混乱频率的设计和实现跳频（FH）的序列发生器两方面，它们都与当前的FH / SS技术兼容。
一个简单的发电机，采用的是非线性自回归（AR）的过滤器结构，这是以随机序列模型和度量熵随机序列的生成为基础的。
传统的PN序列干扰发生器要符合序列履行期间和家庭规模的跳频要求。
此外，基于混沌的跳频序列发生器原型可以应用于可编程门阵列（FPGA）和各种执行测试中。
发生器产生长期的跳频序列均匀分布在可用带宽中，它具有大型线性复杂度以及最理想的汉明等相关属性。
这些结果表明，成本效益性能良好的发电机有潜力被纳入到现有的FH系统中。
关键词：混沌，现场可编程门阵列，频率跳通信，随机生成序列。
1.引言在过去十年的研究中，我们得出了即将在混沌通信方面占主导地位的是数字的结论，因为混沌非线性固有的参数在电子设备中不会出现再生困难的现象，同时也可以提供确切的偏差，唯一的数字模拟系统的混沌信号计划是与现代通信系统兼容的。
其中的各种数字化应用，主要有两个，即混沌加密的安全性和基于混沌伪噪声（PN）序列扩频（SS）通信，这两方面即将被纳入现有的系统中，因为他们对其他正弦变化载波通信系统[1]功能块不做要求。
新的世纪的开始，我们应该看到基于混沌通信在某些环境下的系统是可以实现的现实。
PN序列被广泛的用于扩频码直接序列（DS）的SS系统和跳频模式跳频（FH）系统[1]中。
基于混沌的设计提供近似非线性PN序列的一类新正交性，尤其是宝贵的异步码分多址接入（CDMA）系统。
对于DS序列[2]-[4]或FH[5]系统的积极探索和研究的结果是令人鼓舞的。
当前的SS系统集成了这些序列。
混沌PN序列的相关特性类似，在某些情况下，甚至比他们的线性更好。
混沌序列的精确设计和分析在传统的代数方法下一般是不可能实现的，研究人员或多或少的依靠统计方法。
基于FPGA的变速跳频通信处理器的设计与实现黄昌龙;赵利;蔡昆宏【期刊名称】《计算机工程与设计》【年(卷),期】2012(33)12【摘要】基于软件无线电体系结构,在传统常规跳频系统的基础上,引入变速跳频机制,设计了一种变速跳频系统方案.结合常规跳频系统的设计方法,完成了变速跳频系统中各关键模块的设计,并利用Xilinx公司推出的用于数字信号处理的系统生成器(system generator)设计工具,在现场可编程门阵列(FPGA)平台上对系统中的核心变速跳频通信处理器模块进行建模设计和仿真验证,仿真实验结果表明,该方案设计合理可行,对变速跳频系统的设计开发具有一定的参考价值.由于采用面向模型的开发工具System Generator,相比于传统的语言开发设计过程,可大大缩短开发周期,节约成本.%In the architecture of software defined radio (SDR) , a variable-rate frequency hopping system scheme is designed by introducing a variable-rate frequency hopping regime based on the conventional frequency hopping system. Combined with design methods of the conventional frequency hopping system, the key modules of the variable-rate frequency hopping system are designed. Moreover, the variable-rate frequency hopping communication processor that is the kernel module of the system is modeled and simulated on the FPGA platform by utilizing the tool of system generator that Xilinx company developed for digital signal processing. The simulation results show that this scheme is adequate and feasible and it helps the future development of the variable-rate frequencysystem. Since the model-oriented tool of System Generator is used, compared with the conventional language design procedure, it can greatly shorten the development cycle and save the cost.【总页数】6页(P4520-4525)【作者】黄昌龙;赵利;蔡昆宏【作者单位】桂林电子科技大学信息与通信学院,广西桂林541004;桂林电子科技大学信息与通信学院,广西桂林541004;桂林电子科技大学信息与通信学院,广西桂林541004【正文语种】中文【中图分类】TN914.41【相关文献】1.基于FPGA的差分跳频通信关键模块设计与实现 [J], 修养;蒋强;冯永新;钱博2.基于数字信号处理器技术的直接数字合成快速跳频通信信号源 [J], 周芸;路青起3.基于FPGA和Si4463的跳频语音通信系统设计与实现 [J], 李昌华;姬中凯;王艳峰;王平4.基于FPGA的跳频电调滤波器控制软件的设计与实现 [J], 孙明亮;王学超;白帆5.基于FPGA的超高速跳频接收机设计与实现 [J], 黄伟;赵文超;吴政;黄忠凡因版权原因，仅展示原文概要，查看原文内容请购买。
