下载文档原格式
数字电路课程设计题目选编1、基于DC4011水箱水位自动控制器的设计与实现简介及要求：水箱水位自动控制器，电路采用CD4011四与非门作为处理芯片。
要求能够实现如下功能：水箱中的水位低于预定的水位时，自动启动水泵抽水；而当水箱中的水位达到预定的高水位时，使水泵停止抽水，始终保持水箱中有一定的水，既不会干，也不会溢，非常的实用而且方便。
2、基于CD4011声控、光控延时开关的设计与实现简介及要求：要求电路以CD4011作为中心元件，结合外围电路，实现以下功能：在白天或光线较亮时,节电开关呈关闭状态,灯不亮；夜间或光线较暗时，节电开关呈预备工作状态，当有人经过该开关附近时，脚步声、说话声、拍手声等都能开启节电开关。
灯亮后经过40秒左右的延时节电开关自动关闭，灯灭。
3、基于CD4011红外感应开关的设计与实现在一些公共场所里，诸如自动干手机、自动取票机等，只要人手在机器前面一晃，机器便被启动，延时一段时间后自动关闭，使用起来非常方便。
要求用CD4011设计有此功能的红外线感应开关。
4、基于CD4011红外线对射报警器的设计与实现设计一款利用红外线进行布防的防盗报警系统，利用多谐振荡器作为红外线发射器的驱动电路，驱动红外发射管，向布防区内发射红外线，接收端利用专用的红外线接收器件对发射的红外线信号进行接收，经放大电路进行信号放大及整形，以CD4011作为逻辑处理器，控制报警电路及复位电路，电路中设有报警信号锁定功能，即使现场的入侵人员走开，报警电路也将一直报警，直到人为解除后方能取消报警。
5、基于CD4069无线音乐门铃的设计与实现音乐门铃已为人们所熟知，在一些住宅楼中都装有音乐门铃，当有客人来访时，只要按下门铃按钮，就会发出“叮咚”的声音或是播放一首乐曲，然而在一些已装修好的室内，若是装上有线门铃，由于必须布线，从而破坏装修，让人感到非常麻烦。
采用CD4069设计一款无线音乐门铃，发射按键与接收机间采用了无线方式传输信息。
一．实验目的理解倒计时器工作原理，实现以中小规模集成电路设计计时器的方法，它是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
它是由时钟脉冲产生电路、计数电路、译码驱动及显示电路、报时电路及电源电路组成。
时钟脉冲采用555定时器构成多谐振荡电路产生，通过EDA软件Multisim10绘制了电子电路仿真原理图，并进行仿真，同时用万能板焊接制作了硬件实现电路。
二．系统原理框图图1系统原理框图一．1秒脉冲发生器：秒脉冲信号发生器需要产生一定精度和幅度的矩形波信号。
实现这样矩形波的方法很多，可以由非门和石英振荡器构成，可由单稳态电路构成，可以由施密特触发器构成，也可以由555点哭构成等。
不同的电路队矩形波频率的精度要求不同，由此可以选用不同电路结构的脉冲信号发生器。
本实验中由于脉冲信号作为计数器的计时脉冲，其精度直接影响计数器的精度，因此要求脉冲信号有比较高的精度。
一般情况下，要做出一个精度比较高的频率很低的振荡器有一定的难度工程上解决这一问题的办法就是先做一个频率比较高的矩形波震荡器，然后将其输出信号通过计数器进行多级分项，就可以得到频率比较低精度比较高的脉冲信号发生器，其精度取决于振荡器的精度和分级项数。
2．30秒减法计数器： 30秒减法计数器采用74LS192设计，74LS192是十进制同步加法|减法计数器，采用8421BCD码编码，具有直接清零异步置数功能。
3.控制电路按照系统的要求，电路应该完成以下4个功能；1）当操作直接清零按键时，要求计数器清零。
2）当启动按键闭合时，控制电路应封锁时钟信号CP（秒脉冲信号），同时计数器完成置数功能，显示器显示30秒字样。
当启动按键释放时，计数器开始减法计数。
3）当暂停连续开关处于暂停状态时，控制电路封锁计数脉冲，计数器停止计数，显示器显示原来的数，而且保持不变，当暂停连续开关处于连续状态时，计数器正常计数，另外，外部操作开关都应该采取消抖措施，以防止机械抖动造成电路工作不稳定。
Data sheet acquired from Harris Semiconductor SCHS076D − Revised March 2004The CD4518B and CD4520B types are supplied in 16-lead hermetic dual-in-line ceramic packages (F3A suffix), 16-lead dual-in-line plastic packages (E suffix), 16-lead small-outline packages (M, M96, and NSR suffixes), and 16-lead thin shrink small-outline packages (PW and PWR suffixes).PACKAGING INFORMATIONAddendum-Page 1(1) The marketing status values are defined as follows:ACTIVE: Product device recommended for new designs.LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.PREVIEW: Device has been announced but is not in production. Samples may or may not be available.OBSOLETE: TI has discontinued the production of the device.(2) RoHS: TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.OTHER QUALIFIED VERSIONS OF CD4518B, CD4518B-MIL, CD4520B, CD4520B-MIL :•Catalog : CD4518B, CD4520BAddendum-Page 2•Military : CD4518B-MIL, CD4520B-MILNOTE: Qualified Version Definitions:•Catalog - TI's standard catalog product•Military - QML certified for Military and Defense ApplicationsAddendum-Page 3TAPE AND REEL INFORMATIONA0B0K0WDimension designed to accommodate the component length Dimension designed to accommodate the component thickness Overall width of the carrier tape Pitch between successive cavity centersDimension designed to accommodate the component width TAPE DIMENSIONS Sprocket Holes P1*All dimensions are nominal Device Package Type Package DrawingPinsSPQ Reel Diameter (mm)Reel Width W1 (mm)A0(mm)B0(mm)K0(mm)P1(mm)W (mm)Pin1Quadrant CD4518BM96SOICD 162500330.016.4 6.510.3 2.18.016.0Q1CD4518BNSR SONS 162000330.016.48.210.5 2.512.016.0Q1CD4518BPWR TSSOPPW 162000330.012.4 6.9 5.6 1.68.012.0Q1CD4520BM96SOICD 162500330.016.4 6.510.3 2.18.016.0Q1CD4520BNSR SONS 162000330.016.48.210.5 2.512.016.0Q1CD4520BPWR TSSOP PW 162000330.012.4 6.9 5.6 1.68.012.0Q1*All dimensions are nominalDevice Package Type Package Drawing Pins SPQ Length (mm)Width (mm)Height (mm) CD4518BM96SOIC D162500340.5336.132.0 CD4518BNSR SO NS162000356.0356.035.0 CD4518BPWR TSSOP PW162000356.0356.035.0 CD4520BM96SOIC D162500340.5336.132.0 CD4520BNSR SO NS162000356.0356.035.0 CD4520BPWR TSSOP PW162000356.0356.035.0PACKAGE MATERIALS INFORMATION 1-Jul-2023 TUBET - Tube*All dimensions are nominalDevice Package Name Package Type Pins SPQ L (mm)W (mm)T (µm) B (mm)CD4518BE N PDIP162550613.9711230 4.32CD4518BE N PDIP162550613.9711230 4.32CD4518BEE4N PDIP162550613.9711230 4.32CD4518BEE4N PDIP162550613.9711230 4.32CD4518BM D SOIC164050783940 4.32CD4518BPW PW TSSOP169053010.23600 3.5CD4518BPWE4PW TSSOP169053010.23600 3.5CD4518BPWG4PW TSSOP169053010.23600 3.5 CD4520BE N PDIP162550613.9711230 4.32CD4520BE N PDIP162550613.9711230 4.32CD4520BEE4N PDIP162550613.9711230 4.32CD4520BEE4N PDIP162550613.9711230 4.32CD4520BPW PW TSSOP169053010.23600 3.5PACKAGE OUTLINESOP - 2.00 mm max heightNS0016A SOPNOTES:1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.2. This drawing is subject to change without notice.3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall notexceed 0.15 mm, per side.4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm, per side.EXAMPLE BOARD LAYOUTSOP - 2.00 mm max heightNS0016A SOPNOTES: (continued)5. Publication IPC-7351 may have alternate designs.6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.EXAMPLE STENCIL DESIGNSOP - 2.00 mm max heightNS0016A SOPNOTES: (continued)7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.8. Board assembly site may have different recommendations for stencil design.PACKAGE OUTLINETSSOP - 1.2 mm max heightPW0016A SMALL OUTLINE PACKAGENOTES:1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.2. This drawing is subject to change without notice.3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall notexceed 0.15 mm per side.4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.5. Reference JEDEC registration MO-153.EXAMPLE BOARD LAYOUTTSSOP - 1.2 mm max heightPW0016A SMALL OUTLINE PACKAGENOTES: (continued)6. Publication IPC-7351 may have alternate designs.7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.EXAMPLE STENCIL DESIGNTSSOP - 1.2 mm max heightPW0016A SMALL OUTLINE PACKAGENOTES: (continued)8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.9. Board assembly site may have different recommendations for stencil design.IMPORTANT NOTICE AND DISCLAIMERTI PROVIDES TECHNICAL AND RELIABILITY DATA (INCLUDING DATA SHEETS), DESIGN RESOURCES (INCLUDING REFERENCE DESIGNS), APPLICATION OR OTHER DESIGN ADVICE, WEB TOOLS, SAFETY INFORMATION, AND OTHER RESOURCES “AS IS” AND WITH ALL FAULTS, AND DISCLAIMS ALL WARRANTIES, EXPRESS AND IMPLIED, INCLUDING WITHOUT LIMITATION ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE OR NON-INFRINGEMENT OF THIRD PARTY INTELLECTUAL PROPERTY RIGHTS.These resources are intended for skilled developers designing with TI products. You are solely responsible for (1) selecting the appropriate TI products for your application, (2) designing, validating and testing your application, and (3) ensuring your application meets applicable standards, and any other safety, security, regulatory or other requirements.These resources are subject to change without notice. TI grants you permission to use these resources only for development of an application that uses the TI products described in the resource. Other reproduction and display of these resources is prohibited. No license is granted to any other TI intellectual property right or to any third party intellectual property right. TI disclaims responsibility for, and you will fully indemnify TI and its representatives against, any claims, damages, costs, losses, and liabilities arising out of your use of these resources.TI’s products are provided subject to TI’s Terms of Sale or other applicable terms available either on or provided in conjunction with such TI products. TI’s provision of these resources does not expand or otherwise alter TI’s applicable warranties or warranty disclaimers for TI products.TI objects to and rejects any additional or different terms you may have proposed.Mailing Address: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265Copyright © 2023, Texas Instruments Incorporated。
74ls147引脚图管脚图和功能真值表优先编码器是当多个输入端同时有信号时,电路只对其中优先级别最高的输入信号进行编码。
常用的集成优先编码器IC有10线-4线、8线-3线两种。
10线-4线优先编码器常见的型号为54/74147、54/74LS147，8线-3线优先编码器常见的型号为54/74148、54/74LS148。
下面我们以TTL中规模集成电路74LS147为例介绍8421→BCD码优先编码器的功能。
10线-4线8421 BCD码优先编码器74LS147的真值表见表3.5。
74LS147的引脚图如图3.5所示，其中第9脚NC为空。
74LS147优先编码器有9个输入端和4个输出端。
某个输入端为0，代表输入某一个十进制数。
当9个输入端全为1时，代表输入的是十进制数0。
4个输出端反映输入十进制数的BCD 码编码输出。
74LS147优先编码器的输入端和输出端都是低电平有效，即当某一个输入端低电平0时，4个输出端就以低电平0的输出其对应的8421 BCD编码。
当9个输入全为1时，4个输入出也全为1，代表输入十进制数0的8421 BCD编码输出。
表3.5 74LS147的真值表数字电路CD4511的原理（引脚及功能）CD4511是一个用于驱动共阴极 LED （数码管）显示器的 BCD 码—七段码译码器，特点：具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。
可直接驱动LED显示器。
CD4511 是一片 CMOS BCD—锁存/7 段译码/驱动器，引脚排列如图 2 所示。
其中a b c d 为 BCD 码输入，a为最低位。
LT为灯测试端，加高电平时，显示器正常显示，加低电平时，显示器一直显示数码“8”，各笔段都被点亮，以检查显示器是否有故障。
BI为消隐功能端，低电平时使所有笔段均消隐，正常显示时， B1端应加高电平。
另外 CD4511有拒绝伪码的特点，当输入数据越过十进制数9(1001)时，显示字形也自行消隐。
CD4511引脚图及功能CD4511是一个用于驱动共阴极 LED （数码管）显示器的 BCD 码—七段码译码器，特点如下：具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。
可直接驱动LED显示器。
用CD4511实现LED与接口方法如下图：其功能介绍如下：BI：4脚是消隐输入控制端，当BI=0 时，不管其它输入端状态如何，七段数码管均处于熄灭（消隐）状态，不显示数字。
LT：3脚是测试输入端，当BI=1，LT=0 时，译码输出全为1，不管输入DCBA 状态如何，七段均发亮，显示“8”。
它主要用来检测数码管是否损坏。
LE：锁定控制端，当LE=0时，允许译码输出。
LE=1时译码器是锁定保持状态，译码器输出被保持在LE=0时的数值。
A1、A2、A3、A4、为8421BCD码输入端。
a、b、c、d、e、f、g：为译码输出端，输出为高电平1有效。
CD4511的内部有上拉电阻，在输入端与数码管笔段端接上限流电阻就可工作。
1. CD4511的引脚CD4511具有锁存、译码、消隐功能，通常以反相器作输出级，通常用以驱动LED。
其引脚图如3-2所示。
各引脚的名称：其中7、1、2、6分别表示A、B、C、D；5、4、3分别表示LE、BI、LT；13、12、11、10、9、15、14分别表示 a、b、c、d、e、f、g。
左边的引脚表示输入，右边表示输出，还有两个引脚8、16分别表示的是VDD、VSS。
2. CD4511的工作原理1.CD4511的工作真值表如表3-22.锁存功能译码器的锁存电路由传输门和反相器组成,传输门的导通或截止由控制端LE的电平状态。
当LE为“0”电平导通，TG2截止；当LE为“1”电平时，TG1截止，TG2导通，此时有锁存作用。
如图3-3（3）译码CD4511译码用两级或非门担任，为了简化线路，先用二输入端与非门对输入数据B、C进行组合，得出、、、四项，然后将输入的数据A、D一起用或非门译码。
C D4518组成的数字钟一、2.3.1CC4518功能介绍用CC4518构成60、24进制计数电路，然后级联组成时、分、秒整体计数电路4518真值表CL EN R 功能↑ 1 0 加计数0 ↓0 加计数图2.3.1 CC4518管脚图二、三、总体方案确定和工作原理1.总体方案的确定：其脉冲式用NE555产生的一个2000Hz的脉冲，用CD4518进行四次分频，使其频率达到1Hz，用此频率对数字钟进行脉冲驱动。
时、分、秒的计数用CD4518,分别用一片实现对时、分、秒的计数，在此需要用到还有74LS00和74LS04，用其进行复位。
译码器电路采用74LS47对数码显示管进行驱动。
2.工作原理：CD4518功能：CD4518是一个双BCD同步加计数器，由两个相同的同步4级计数器组成。
CD4518引脚功能(管脚功能)如下：1CP、2CP：时钟输入端。
1CR、2CR：清除端。
1EN、2EN：计数允许控制端。
1Q0～1Q3：计数器输出端。
2Q0～2Q3：计数器输出端。
Vdd：正电源。
Vss：地。
CD4518是一个同步加计数器，在一个封装中含有两个可互换二/十进制计数器，其功能引脚分别为1～7和9～{15}.该CD4518计数器是单路系列脉冲输入（1脚或2脚；9脚或10脚），4路BCD码信号输出（3脚～6脚；{11}脚～{14}脚）。
CD4518控制功能：CD4518有两个时钟输入端CP和EN,若用时钟上升沿触发,信号由CP输入,此时EN端为高电平（1）,若用时钟下降沿触发,信号由EN输入,此时CP端为低吨平（0）,同时复位端Cr也保持低电平（0）,只有满足了这些条件时,电路才会处于计数状态.否则没办法工作。
将数片CD4518串行级联时，尽管每片CD4518属并行计数，但就整体而言已变成串行计数了。
需要指出，CD4518未设置进位端，但可利用Q4做输出端。
有人误将第一级的Q4端接到第二级的CP端，结果发现计数变成“逢八进一”了。
CD4518 CD4520引脚图-中文资料CD4518/CC4518是二、十进制（8421编码）同步加计数器，内含两个单元的加计数器，其功能表如真值表所示。
每单个单元有两个时钟输入端CLK和EN，可用时钟脉冲的上升沿或下降沿触发。
由表可知，若用ENAB LE信号下降沿触发，触发信号由E N端输入，CLK 端置“0”；若用CL℃K信号上升沿触发，触发信号由C L℃K端输入，ENABLE端置“1”。
RESET端是清零端，R ESET端置“1”时，计数器各端输出端Q1～Q4均为“0”，只有RES E T端置“0”时，CD4518才开始计数。
W ux838电子-技术资料-电子元件-电路图-技术应用网站-基本知识-原理-维修-作用-参数-电子元器件符号CD4518采用并行进位方式，只要输入一个时钟脉冲，计数单元Q1翻转一次；当Q1为1，Q4为0时，每输入一个时钟脉冲，计数单元Q2翻转一次；当Q1=Q2=1时，每输入一个时钟脉冲Q3翻转一次；当Q1=Q2=Q3=1或Q1=Q4=1时，每输入一个时钟脉冲Q4翻转一次。
这样从初始状态（“0”态）开始计数，每输入10个时钟脉冲，计数单元便自动恢复到“0”态。
若将第一个加计数器的输出端Q4A作为第二个加计数器的输入端ENB的时钟脉冲信号，便可组成两位8421编码计数器，依次下去可以进行多位串行计数。
Wux838电子-技术资料-电子元件-电路图-技术应用网站-基本知识-原理-维修-作用-参数-电子元器件符号CD4520/CC4520为二进制加计数器，由两个相同的内同步4级计数器构成。
计数器级为D 型触发器，具有内部可交换CP和E N线，用于在时钟上升沿或下降沿加计数。
在单个单元运算中，EN输入保持高电平，且在CP上升沿进位。
电子技术课程设计报告——简易数字电容测量仪的设计设计题目：简易数字电容测量仪班级学号：学生姓名：目录一、预备知识.................... 错误!未定义书签。
二、课程设计题目：简易数字电容测量仪的设计错误!未定义书签。
三、课程设计目的及基本要求...... 错误!未定义书签。
四、设计内容提要及说明.......... 错误!未定义书签。
4.1设计内容........................................ 错误!未定义书签。
4.2设计说明........................................ 错误!未定义书签。
五、原理图及原理说明 ........................ 错误!未定义书签。
5.1功能模块电路原理图..................... 错误!未定义书签。
5.2模块工作原理说明 ........................ 错误!未定义书签。
六、调试...........................................................................错误!未定义书签。
七、设计中涉及的实验仪器和工具.... 错误!未定义书签。
八、课程设计心得体会 ........................ 错误!未定义书签。
九、参考文献 ........................................ 错误!未定义书签。
一、预备知识关于数字式简易数字电容测试仪的设计，我们提出了三种设计方法和思路。
在具体操作中，经过对资料的收集、分析，研究与对比，最终选择了简单易懂，而且精度较高的方法，即门控法。
本方法的基本理论是单稳态触发器电路的输出脉宽wt与电容C成正比，再通过一系列的控制，计数，锁存，显示电路实现了对电容的一般测试与数字显示。
在本次数电课程设计的同时，对于中大规模集成电路从认识到分析、再到整体框图设计、单元模块设计、最终到电路的模拟和实际电路的成形有了一定的认识，同时使我们在电子设计方面有了一定的实际动手能力，也为这次数电课程设计打下了坚实的基础。
当今时代，数字电路已广泛地应用于各个领域。
本报将在“电路与制作”栏里，刊登系列文章介绍数字电路的基本知识和应用实例。
在介绍基本知识时，我们将以集成数字电路为主，该电路又分TTL和CMOS两种类型，这里又以CMOS集成数字电路为主，因它功耗低、工作电压范围宽、扇出能力强和售价低等，很适合电子爱好者选用。
介绍应用时，以实用为主，特别介绍一些家电产品和娱乐产品中的数字电路。
这样可使刚入门的电子爱好者尽快学会和使用数字电路。
一、基本逻辑电路1.数字电路的特点在电子设备中，通常把电路分为模拟电路和数字电路两类，前者涉及模拟信号，即连续变化的物理量，例如在24小时内某室内温度的变化量；后者涉及数字信号，即断续变化的物理量，如图1所示。
当把图1的开关K快速通、断时，在电阻R上就产生一连串的脉冲（电压），这就是数字信号。
人们把用来传输、控制或变换数字信号的电子电路称为数字电路。
数字电路工作时通常只有两种状态：高电位（又称高电平）或低电位（又称低电平）。
通常把高电位用代码“1”表示，称为逻辑“1”；低电位用代码“0”表示，称为逻辑“0”（按正逻辑定义的）。
注意：有关产品手册中常用“H”代表“1”、“L”代表“0”。
实际的数字电路中，到底要求多高或多低的电位才能表示“1”或“0”，这要由具体的数字电路来定。
例如一些TTL 数字电路的输出电压等于或小于0.2V，均可认为是逻辑“0”，等于或者大于3V，均可认为是逻辑“1”（即电路技术指标）。
CMOS数字电路的逻辑“0”或“1”的电位值是与工作电压有关的。
讨论数字电路问题时，也常用代码“0”和“1”表示某些器件工作时的两种状态，例如开关断开代表“0”状态、接通代表“1”状态。
2.三种基本逻辑电路数字电路中的基本电路是与门、或门和非门（反相器）。
与门和或门电路的基本形式有两个或两个以上的输入端、一个输出端。
因输入和输出可以各自为“0”或“1”状态，具有判定的功能，所以把它们称为基本逻辑电路。
