微机原理与接口技术周荷琴第五版课件微型计算机的中断系统

汇编语言的优点
汇编语言具有高效、可移植性、 可维护性等优点，适用于编写操 作系统、编译器等关键软件。
汇编语言的缺点
汇编语言编写复杂，容易出错， 且可移植性较差，需要针对不同 的计算机体系结构进行修改。
高级语言
01
高级语言的定义
高级语言是一种抽象程度更高的 编程语言，它使用更接近自然语 言的语法和语义。
实验提供参考。
THANKS FOR WATCHING
感谢您的观看
串行接口的数据传输速率比并行 接口慢，但只需要一根数据线， 因此成本较低。
03
串行接口的常见标准包括RS-232 、RS-422和USB。
04
中断控制器
中断控制器是微机中的一 种重要组件，它负责管理 计算机系统中断的处理。
中断控制器可以管理硬件 设备的中断请求，例如键 盘、鼠标和计时器等。
ABCD
并行接口通常用于连接打印机、磁盘驱动器等高速设备， 因为这些设备需要快速传输大量数据。
并行接口的常见标准包括ECP、EPP和USB。
串行接口
01
串行接口是一种数据传输方式， 它通过单个数据线逐位传输数据 。
02
串行接口通常用于连接鼠标、调 制解调器等低速设备，因为这些 设备不需要快速传输大量数据。
语音识别和图像处理
利用微机原理与接口技术，可以实现语音识 别和图像处理等功能，提高办公自动化水平 。
在家用电器中的应用
1 2 3
智能家居控制
微机原理与接口技术可以用于智能家居控制，实 现家用电器的远程控制和自动化控制。
电视和音响设备控制
通过微机原理与接口技术，可以实现电视和音响 设备的智能控制，提供更加便捷和智能的娱乐体 验。

2、内部中断——软件中断
内部中断指由指令的执行或软件对标志寄存器中 某个标志的设置产生的中断
专用中断
指令中断
内部中断的种类
（1）除法出错中断 类型号为00H
除法出错中断既不是外部硬件产生，也不是用 软件指令产生，而是CPU自身产生的，因此0型中 断没有对应的中断指令，即指令系统中没有INT 0 这条指令。
30~3FH 40~FFH
DOS保留使用 DOS内部使用 DOS保留使用 用户自定义
DOS 可调用
1、外部中断——硬件中断
1、非屏蔽中断（NMI）：不受中断标志位的控制，中断类型 号为2，所以中断向量放在0000：0008开始的4个单元中。NMI 中断一般用于紧急情况的处理，不受中断标志位IF影响 。 2、可屏蔽中断（INTR）：受中断标志位的控制，IF=1， CPU才能响应INTR中断。CPU响应INTR中断时，往INTA引 脚上发两个负脉冲，外设接到第二个负脉冲后，立即往数据总 线上送出中断类型码，供CPU读取。
中断源
引起CPU中断的事件，发出中断请求的来源。
异常中断 内部中断
软件中断
异常事件引起 中断指令引起
可屏蔽中断 外部中断
非屏蔽中断
INTR中断 NMI中断
引入中断的原因
提高数据传输率； 避免了CPU不断检测外设状态的过程，提高了
CPU的利用率。 实现对特殊事件的实时响应。
中断系统
中断系统是指实现中断功能的软硬件的统称。功 能有： 正确识别中断请求，实现中断响应、中断处理
INTR
IRQ0 系统定时器 IRQ1 键盘 IRQ2 彩色/图形接口
8259A
IRQ3 保留(串口) IRQ4 串口
IRQ5 保留(LPT)

中国科学技术大学
8.1 中断
第8章 中断和8259A
4.中断优先级和中断嵌套
可屏蔽中断从 8259A 的 8 个输入端引入，一般情况下，优 先级从高到低排列的次序为IR0~IR7。
中断嵌套的示意图如图所示，说明见下页。
中国科学技术大学
8.1 中断
第8章 中断和8259A
4.中断优先级和中断嵌套
运行至EOI命令时结束IR2的服务,响应IR4的中断。
中国科学技术大学
8.1 中断
第8章 中断和8259A
IR4结束后，由IRET指令返回IR2服务程序，最后从IR2 返回主程序。 这样就完成了多重嵌套中断程序的执行过程。在中断 服务程序中，如不安排开中断指令STI，则高级中断不 能打断低级中断，也就不能实现中断的嵌套。
中断类型号为08~0FH，如何求它们的中断服务程序 入口地址？存放在中断向量表中的什么位置上？
0 7
中国科学技术大学
8.1 中断
第8章 中断和8259A
3.中断向量表
中国科学技术大学
8.1 中断
第8章 中断和8259A
3.中断向量表
举例说明中断类型号n与中断向量表的关系。
例8.1 类型号n=44H的中断服务程序的入口地址为
中国科学技术大学
8.1 中断
第8章 中断和8259A
2.中断源和中断分类
引起中断的原因或能发出中断请求的来 源称为中断源。
8086有两种中断源，中断分为两大类：
1 ） 外部中断或硬件中断，从不可屏蔽中断 引脚NMI和可屏蔽中断引脚INTR引入； 2 ）内部中断或软件中断，是为解决 CPU 运 行过程中出现的一些意外事件或便于程 序调试而设置的。

中断指令（ 指令） 中断指令（INT n 指令） NMI INTR 溢出 中断 断点 中断 单步 中断 除法 出错 中断 控制器 8259A ┆ ┆ 可屏蔽 中断 请求 软件 优先权 排队 ┆ ┆ 非屏蔽 中断 请求
中断控制逻辑
专用中断
软件（内部） 软件（内部）中断
硬件（外部） 硬件（外部）中断
PC 微机中断类型号表
8086/8088的向量中断 的向量中断
中断类型号——8086/8088最多能管理 最多能管理256个中断，统一编 个中断， ◆中断类型号 最多能管理 个中断 号为0~255（00H~FFH）。 号为 （ ） 中断向量——中断服务程序的入口地址 ， 即 段基址 ： 中断服务程序的入口地址， 段基址CS： ◆ 中断向量 中断服务程序的入口地址 偏移址IP 偏移址 。 中断向量表——8086/8088系统规定在内存的最低 字节 系统规定在内存的最低1K字节 ◆中断向量表 系统规定在内存的最低 段的0000H~03FFH）建立了中断向量表，按中断类型 （0段的 段的 ）建立了中断向量表， 号顺序存放256个中断向量。 个中断向量。 号顺序存放 个中断向量 中断向量表地址——中断向量在中断向量表中的地址。中 中断向量在中断向量表中的地址。 ◆中断向量表地址 中断向量在中断向量表中的地址 断向量表地址与中断类型号的关系为： 断向量表地址与中断类型号的关系为： 中断向量表地址= 中断类型号n× 中断向量表地址 中断类型号 ×4
软件中断响应过程
软件中断类型号 由系统分配（专用）或由中断（ 类型号n由系统分配 ◆软件中断类型号 由系统分配（专用）或由中断（INT）指令指定， ）指令指定， 自动获得中断类型号 所以软件中断能自动获得中断类型号n 所以软件中断能自动获得中断类型号 。 设置中断类型号 必须事先设置中断类型号n 中断向量表。 ◆ 必须事先设置中断类型号 的中断向量表。 ◆ 软件中断响应过程： 软件中断响应过程： 状态寄存器和中断断点（返回地址 ： 压入堆栈； 状态寄存器和中断断点（返回地址CS：IP ） 压入堆栈； 中断类型号n× ，得到中断向量表地址； 中断类型号 ×4，得到中断向量表地址； 读取连续 个字节的内容 中断向量， 读取连续4个字节的内容 连续 个字节的内容——中断向量，送入 和CS； 中断向量 送入IP和 ； 根据当前的CS： ，转中断服务子程序执行 执行； 根据当前的 ：IP，转中断服务子程序执行； 当执行到中断返回 中断返回（ 当执行到 中断返回 （ IRET）指令时 ， 弹出堆栈中的状态寄存器和 ） 指令时， 返回地址，回到中断断点继续执行主程序。 返回地址，回到中断断点继续执行主程序。

第4章 汇编程序设计
若键入的字符串为“good morning.”，包括空格共13 （0DH）个字符，则缓冲区各单元存储的信息如图4.5 所示。要检查是否已在缓冲器中存入字符串，可用显 示字符的功能调用，将字符串显示在屏幕上。
中国科学技术大学
4.2 DOS功能调用
3. DOS系统功能调用举例
第4章 汇编程序设计
INT 21H
；AL 读入键值，并显示该字符
若有键压下, 读入键值, 并检查是否为Ctrl-Break键? 若是, 自动调用INT 23H中断, 执行退出命令；否则将 键值送入AL, 并显示该字符。
中国科学技术大学
4.2 DOS功能调用
3. DOS系统功能调用举例
第4章 汇编程序设计
例4.19 交互式程序中，用户键入字母键Y或N，分别转
若键入的字符数小于最大字节数，缓冲区其余部分都 填0；若大于最大字节数，则后键入的字符丢失，并发 出嘟嘟声。
中国科学技术大学
4.2 DOS功能调用
程序如下：
DATA SEGMENT BUFF DB 50
DB ？ DB 50 DUP(?)
DATA ENDS
第4章 汇编程序设计
；定义缓冲区最大50(32H)字节 ；存实际键入字节数 ；定义50个字节空间 ；存放键入字符的ASCII码
微机原理-第5版(周荷琴)-第四 章-(2)
4.2 DOS功能调用
第4章 汇编程序设计
§4.2 DOS系统功能调用和 BIOS中断调用
4.2.1 概述 4.2.2 DOS系统功能调用 4.2.3 BIOS中断调用
中国科学技术大学
4.2 DOS功能调用
4.2.1 概述
第4章 汇编程序设计

内容结构
课件特点：介绍课件的特色 和亮点
适用对象：说明课件适用于 哪些学生或人群
课件概述：介绍课件的基本 内容和结构
学习目标：明确通过学习该课 件，学生能来自达到的学习目标和能力提升
微机原理部分
微机基本结构
微处理器：计 算机的“大
脑”，负责执 行指令
存储器：存储 程序和数据， 分为内存和外
存
输入/输出接口： 实现微机与外 部设备之间的
指令系统与汇编语言的优缺点：指令系统效率高，但可读性差；汇编语言可读性强，但效率低
接口技术部分
I/O接口基本概念
I/O接口定义： 输入/输出接口是 计算机与外部设 备之间的连接器， 实现数据传输和 控制信号的传递。
I/O接口功能： 缓冲、转换、隔 离和编址等功能， 确保计算机与外 部设备之间的正
实验操作规范：按照实验指导书的要求进行操作，确保实验结果的准确性和可靠性
实验后整理：清理实验现场，关闭实验设备，整理实验数据和报告
实验报告撰写要求
实验目的和要求： 明确实验目的和 要求，确保实验 内容与课程目标
一致。
实验原理和步骤： 详细阐述实验原 理和步骤，包括 实验设备、操作
流程等。
实验数据记录和 分析：记录实验 数据，并对数据 进行整理、分析 和解释，以得出
实验结论。
实验结果讨论和 总结：对实验结 果进行讨论和总 结，指出实验的 优缺点，并提出
改进意见。
实验报告格式和规 范：遵循实验报告 的格式和规范，包 括标题、摘要、目 录、正文等部分， 确保报告清晰、整
洁、易于理解。
习题与答案解析
习题集锦
习题1：微机原理 与接口技术基础题
习题2：微机原理 与接口技术应用题

最小模式引脚信号
MN/MX端接+5V 一个8284A时钟发生器 三片8282或74LS373或 74LS273作为地址锁存 器 存储器和外设较多时， 要增加数据总线驱动能 力，需要2片8286/ 8287或74LS245作为总 线收发器
最小模式引脚信号
最小系统中，信号M/IO，RD，WR组合起来决定了系统 中数据传输的方式，具体如下表所示。
DMA控制器等主控设备通过HOLD申请 占用系统总线（通常由CPU控制）
4. 总线请求和响应引脚（续1）
HLDA（HOLD Acknowledge）




总线保持响应（即总线响应），输出、高电平 有效 有效时，表示CPU已响应总线请求并已将总线 释放 此时CPU的地址总线、数据总线及具有三态输 出能力的控制总线将全面呈现高阻，使总线请 求设备可以顺利接管总线 待到总线请求信号HOLD无效，总线响应信号 HLDA也转为无效，CPU重新获得总线控制权
指令队列缓冲器
执行部件 （EU)
总线接口部件 （BIU)
8086的总线周期的概念
为了取得指令或传送数据，就需要CPU的总线接口部件 执行一个总线周期。在8086中一个基本的总线周期由4 个时钟周期组成。
4个时钟周期， T1状态：CPU往总线发地址 T2状态：CPU撤销低16位地址，高4位做反映状态信息 T3状态：传送数据 Tw状态 T4状态：总线周期结束
2. 读写控制引脚
WR（Write） 写控制，输出、三态、低电平有效 有效时，表示CPU正在写出数据给存储器 或I/O端口 RD（Read） 读控制，输出、三态、低电平有效 有效时，表示CPU正在从存储器或I/O端 口读入数据
2. 读写控制引脚

返 回
7.1.1 中断、中断源及中断系统
1.中断 在CPU正常运行程序时，由于内部事件、外 部事件或由程序预先安排的事件所引起的 CPU暂时停止正在运行的程序，而转去执行 请求CPU服务的内部/外部事件或预先安排事 件的服务程序，待服务程序处理完毕后又返回 去继续执行被暂停的程序 2.中断源 发出中断请求的外部设备或引起中断的内部原 因称为中断源
返 回
7.2.4 8086的中断响应过程
1．内部中断响应过程 2．外部中断响应过程
1．内部中断响应过程
过程： （1）将类型号乘4，计算出中断向量的地址； （2）CPU的标志寄存器入栈，以保护各个标志位， 此操作类似于PUSHF指令。 （3）清除IF和TF标志，屏蔽新的INTR中断和单 步中断。 （4）保存断点，即把断点处的IP和CS值压入堆 栈，先压入CS值，再压入IP值。 （5）根据第一步计算出来的地址从中断向量表 中取出中断服务程序的入口地址（段和偏移）， 分别送至CS和IP中。 （6）转入中断服务程序执行。
例7-2
将中断服务程序的入口地址直接写入中断向量表。
┇ MOV MOV MOV MOV MOV MOV MOV ┇ AX，00H ES，AX BX，60H*4 ；中断号×4→BX AX，OFFSET_INTR ；中断服务程序偏移值→AX ES：[BX]，AX ；装入偏移地址 AX，SEG_INTR ；中断服务程序的段基址→AX ES：[BX+2]，AX ；装入段基址
T1
T2
INTA T3
周期
第二个总线
T4
T1
T2
INTA T3
周期
T4
图7-5 8086对INTR的中断响应时序

例 5.4 用1K×4的SRAM芯片2114构成4K×8的存储器。 先作位扩展， 2 片 2114并接成一组 1KB存储器；再对 4 组作字扩展，用24译码器对这4组进行片选。
3. 形成片选信号的三种方法 1）线选法
用某1位高位地址做片选，低位地址与芯片地址线相连
实现片内寻址。电路简单但空间浪费大，因部分地址 线未参与译码，会地址重叠和地址不连续。 例5.5 有2块2764 EPROM芯片，用线选法对它们进行寻 址。画出译码电路示意图，并列出地址范围。 2764 容 量 8KB=23×210=213 字 节 ， 共 有 13 根 地 址 线 A12A0。可在地址总线A19A13中任选2根作线选译码 信号，当然地址范围会不同。 CE 让A13、A14接芯片1、2的片选 端，A12A0接芯片1、 2的地址线A12A0 ，就实现了线选法寻址。 这样， A13=0 选中 2764(1) ， A14=0 选中 2764(2) 。它们 不能同时选中。A12A0从000H变到FFFH，就能顺序 访问被选中芯片中的8K个字节。
2）字扩展
芯片位数已符合，只要增加地址范围，即字扩展增加
字数或容量。 例5.3 用16K×8芯片字扩展为64K×8存储器。 用4个芯片，A13A0、D7 D0、WE 线均并联，设计1 个24译码器，为各芯片提供片选信号 CS3 CS0 。
3）字位扩展
存储器芯片的容量和位数都需要进行扩展。
§5.4 存储器与CPU的连接
5.4.1 设计接口应考虑的问题
5.4.2 存储器接口设计
5.4.2 存储器接口设计
1. 地址译码器
存储器由多个芯片构成，CPU进行读/写操作时，
首先应选中特定的芯片，称为片选，然后从该芯 片中选择所要访问的存储单元。片选和访存的信 息，来源于CPU执行存储器读/写指令时，送到地 址总线上的地址信息，其中的高位用来生成片选 信号，低位直接连到芯片的地址线上，去实现片 内寻址。 用高位地址信息实现片选的电路称为地址译码器， 有门电路译码器、 N中取一译码器和 PLD（ Programmable Logic Device，可编程逻辑器件）译码 器等几种。如果用 FPGA 设计硬件系统，还可用 FPGA芯片的一部分来实现地址译码。 74LS138是常用的8中取1译码器。

功能：
（1）从内存取指令送到指令队列。 （2）CPU执行指令时，到指定的位置取操作数，并将其送至
要求的位置单元中。
总线接口部件的组成： （1）四个段地址寄存器 P25
CS，16位代码段寄存器； DS，16位数据段寄存器； ES，16位附加段寄存器； SS，16位堆栈段寄存器。
第4页，共23页。
（2）16位指令指针寄存器IP（PC）。 P25 （3）20位的地址加法器。 （4）六字节的指令队列缓冲器。 说明： （1）指令队列缓冲器：在执行指令的同时，将取下一条 指令，并放入指令队列缓冲器中。CPU执行完一条指令后， 可以执行下一条指令（流水线技术）。提高CPU效率。 （2）地址加法器：产生20位地址。CPU内无论是段地址寄 存器还是偏移量都是16位的，通过地址加法器产生20位地
8088与8086内部结构的区别P23 3、8086CPU工作过程P23
第9页，共23页。
• 2.1.2 8086CPU内部寄存器 1. 数据寄存器 2. 地址指针和变址寄存器 3. 段寄存器 4. 指令指针 5. 标志寄存器
第10页，共23页。
§2.2 8086CPU的引脚及其功能 8086CPU可在两种模式下工作：
第20页，共23页。
2、最小模式下的总线写周期 （1）T1状态 •M//IO信号：对存储器写还是对I/O设备中写数据； •AD15-AD0、A19/S7-A16/S3：确定20位地址；
•/BHE：选择奇地址存储体选择。
•ALE：地址锁存信号，以使地址/数据线分开。 •DT//R：为高电平，指示收发器8286发送数据，写操作。 （2）T2状态 •A19/S6-A16/S3：出现S6-S3状态信号。决定段寄存器、IF 状态、8086CPU是否连在总线上。