ADC信噪比分析及高速高分辨率ADC电路

[ADC信噪比的分析及高速高分辨率ADC电路的实现]摘要：首先从理论上分析了影响ADC信噪比的因素，然后以此为依据，从电路设计和器件选择两方出发，采用模/数转换器AD6644AST-65进行高速高分辨率ADC电路设计，并给出电路实测结果，ADC信噪比的分析及高速高分辨率ADC电路的实现。

关键词：ADC 有效位数信噪比高速高分辨率在雷达、导航等军事领域中，由于信号带宽宽(有时可能高于10MHz)，要求ADC的采样率高于30MSPS，分辨率大于10位。

目前高速高分辨率ADC器件在采样率高于10MSPS时，量化位数可达14位，但实际分辨率受器件自身误差和电路噪声的影响很大。

在数字通信、数字仪表、软件无线电等领域中应用的高速ADC电路，在输入信号低于1MHz时，实际分辨率可达10位，但随输入信号频率的增加下降很快，不能满足军事领域的使用要求。

针对这一问题，本文主要研究在不采用过采样、数字滤波和增益自动控制等技术条件下，如何提高高速高分辨率ADC电路的实际分辨率，使其最大限度地接近ADC器件自身的实际分辨率，即最大限度地提高ADC电路的信噪比。

为此，本文首先从理论上分析了影响ADC信噪比的因素；然后从电路设计和器件选择两方面出发，设计了高速高分辨率ADC电路。

经实测表明，当输入信号频率为0．96MHz时，该电路的实际分辨率为11．36位；当输入信号频率为14．71MHz日寸，该电路的实际分辨率为10．88位。

1 影响ADC信噪比因素的理论分析ADC的实际分辨率是用有效位数ENOB标称的。

不考虑过采样，当满量程单频理想正弦波输入时，实际分辨率可用下式表示：ENOB=[SINA0(dB)-1．76]／6．02 (1)式中，SINAD表示ADC的信噪失真比，指ADC满量程单频理想正弦波输入信号的有效值与ADC 输出信号的奈奎斯特带宽内的全部其它频率分量(包括谐波分量，但不包括直流允量)的总有效值之比，电子通信论文《ADC信噪比的分析及高速高分辨率ADC电路的实现》。

高分辨率ADC简介-基础电子设计人员进行工业或数据采集项目设计时，很可能会遇到下面所述的一些问题：● 对极宽动态范围内的输入信号进行数字化处理，例如环境声压计要能在60dB至80dB范围内检测信号。

● 适应不同且信号范围截然不同的信号。

● 解析某一确定值的上下微小变化，旨在扩展以该点为中心的范围。

如果使用相对较低分辨率的ADC，如10位有效分辨率，高电平信号的分辨率可能接近10位。

然而，对于低电平信号，如果小于满量程的10%，其有效分辨率可能不超过6或7位。

因此在很多情况下，对于精度只有1%的传感器来说，等效精度为0.1%的10位分辨率足够了。

然而，对于更低电平信号，有效分辨率可能小于1%。

图1：集成PGA的ADC原理示意图设计问题的解决之道这些设计问题有很多解决方法，以下主要列出三种：● 在相对较低分辨率ADC之前连接可编程增益放大器（PGA）。

● 将输入信号加在ADC之前连接的缓冲放大器。

● 使用高分辨率ADC。

下面逐一评估这些方法。

PGA方法—历史上，PGA方法曾经非常流行，因为与较低成本ADC配对使用时，它比高分辨率ADC更具成本优势。

此方法特别适用于输入信号接近0V但具有较宽动态范围的情况。

这类似于过程控制系统，需要监控具有不同信号范围的各种传感器信号，例如声压计。

如果对较宽动态范围的信号进行增益范围调整，所产生的关键误差是“交越不匹配”。

这意味着当PGA切换到不同的增益值时，数字输出可能在那个点发生上下跳变。

因此，在每都必须小心匹配增益来降低这种影响。

从不同信号源中复用信号时，这个问题并不重要。

不过，这取决于系统是否针对每个信号设计了固定增益（如图2所示），或者是否像使用宽范围信号输入一样具有动态增益切换。

图2：带独立缓冲放大器的ADC原理示意图增益范围调整方法会产生以下问题：● 虽然可驱动一个12位ADC，但如果在其前面放置一个增益为27 = 128的放大器，则放大器的有效输入噪声和失调电压精度必须为18位。

ADC与DAC电路设计精要模拟-数字转换器（ADC）和数字-模拟转换器（DAC）是数字电子系统中常见的关键组件，它们负责将模拟信号转换为数字信号或者将数字信号转换为模拟信号。

在设计ADC和DAC电路时，需要考虑到很多因素，包括精度、速度、功耗、成本等等。

本文将重点介绍ADC与DAC电路设计的关键要点。

首先，ADC电路设计的关键要点之一是分辨率。

分辨率是ADC能够区分的电压值范围的大小，通常以比特为单位表示，比如8位、10位、12位等。

分辨率越高，ADC能够提供的精度就越高。

在选择ADC器件时，需要根据具体的应用需求来确定所需的分辨率，同时还要考虑到采样率和动态范围等因素。

另外，ADC电路设计中还需要考虑信噪比（SNR）和失真。

信噪比是指ADC输出信号与输入信号的比值，表示了ADC在信号转换过程中添加的噪声水平。

失真是指ADC输出信号与输入信号之间的差异，包括非线性失真和量化噪声等。

为了提高ADC的性能，需要尽可能降低噪声水平和失真水平，同时选择合适的滤波器来滤除干扰信号。

对于DAC电路设计而言，精度和线性度是关键要点之一。

DAC的精度指的是输出信号与输入信号之间的误差程度，而线性度表示DAC输出信号与输入信号之间的线性关系。

高精度和高线性度能够保证DAC输出信号与输入信号的一致性，提高系统的性能。

在选择DAC器件时，需要考虑到分辨率、更新速率、功耗等因素，并根据具体的应用需求来确定合适的DAC类型。

此外，DAC电路设计还需要关注输出阻抗和加载效应。

输出阻抗是指DAC输出端的内部电阻，影响着DAC输出信号的稳定性和准确性。

加载效应是指DAC输出端连接的负载电路对DAC输出信号造成的影响。

在设计DAC电路时，需要选择合适的输出缓冲器和负载电路，以确保DAC输出信号能够被准确地传输到下游电路中。

总而言之，ADC与DAC电路设计涉及到很多关键要点，包括分辨率、信噪比、失真、精度、线性度、输出阻抗等等。

在设计ADC与DAC电路时，需要根据具体的应用需求来选择合适的器件和设计方案，以确保电路性能达到预期的要求。

高速ADC提升分辨率与带宽[导读]高速ADC提升分辨率与带宽 ADC（模数转换器）器件速度提升带来功耗增加，从而提高了整体系统的成本。

因此设计者的首要需求之一就是要降低高速ADC的功耗。

ADI最新推出可用于高性能、低功耗的通信、便携高速ADC提升分辨率与带宽ADC（模数转换器）器件速度提升带来功耗增加，从而提高了整体系统的成本。

因此设计者的首要需求之一就是要降低高速ADC的功耗。

ADI最新推出可用于高性能、低功耗的通信、便携式设备、仪器仪表和医疗保健应用的26款ADC，扩充了其低功耗数据转换器产品组合。

新产品的节能特性可在不影响系统级性能的前提下显著改善功耗。

这些节省空间、引脚兼容的新款ADC产品系列为设计人员提供了一个灵活的、面向未来产品的平台。

通过提升分辨率或带宽支持实现系统的差异化，并且无需改变核心设计。

ADI公司技术应用工程师薛睿表示，降低ADC功耗可带来多赢的局面。

首先，散热降低，减少总体系统功耗，使电源管理更容易，直接的效果是可靠性的提升，也可同时降低运营商的总拥有成本。

其次，较小的尺寸更适合现场测试的便携性测试设备，更长的电池续航时间和高端成像也是工业、军事、航空航天等领域的迫切需求。

图1，ADI公司技术应用工程师薛睿AD9269是一款单芯片、双通道、16位、20/40/65/80 MSPS的ADC，每通道功耗仅93 mW，相比竞争产品下降了6.5倍，内置高性能采样-保持电路和片上电压参考，是业界首款内置正交误差校正(QEC)和直流偏置数字处理模块的16位ADC系列。

这些模块可动态地将同相/正交（I/Q）复数信号接收机系统中的误差降至最小。

通过使用QEC模块，系统设计人员可以减少元件不匹配导致的增益和相位误差，轻松满足匹配需求，进而实现更加鲁棒的接收机设计。

此外，直流偏置算法可最大限度地减少直流耦合应用中常见的失调电压。

该产品可提供16位精度、80MSPS数据采样速率，并保证在整个工作温度范围无失码。

AD转换器的主要技术指标AD转换器（Analog-to-Digital Converter，简称ADC）是将模拟信号转换为数字信号的设备或系统。

在现代电子设备中，AD转换器广泛应用于很多领域，比如通信、仪器仪表、图像处理、传感器读取等。

AD转换器的主要技术指标对于评估其性能至关重要，以下将详细介绍几个常见的主要技术指标。

1. 分辨率（Resolution）：分辨率是指AD转换器能够区分的最小电压变化或电压间隔。

它决定了转换器的精确度。

分辨率通常以位（bit）表示，如8位、10位、12位等。

分辨率越高，ADC对输入信号的精确度就越高。

例如，一个10位ADC的分辨率为1/1024 V，即能够将输入电压区分为1024个不同的离散值。

2. 采样率（Sampling Rate）：采样率是指AD转换器在单位时间内对模拟输入信号进行采样的次数。

它决定了AD转换器对输入信号频率的响应能力。

通常以每秒采样次数（Samples per Second，SPS）表示，如1ksps、10ksps、1Msps等。

采样率越高，ADC能够捕获更高频率的信号。

3. 信噪比（Signal-to-Noise Ratio，SNR）：信噪比是指在输入信号中，有用信号与噪声信号之间的比值。

它描述了AD转换器的输出是否受到噪声的影响，以及转换器对输入信号的真实度和准确度。

信噪比通常以分贝（dB）表示，如60dB、70dB、80dB等。

信噪比越高，ADC的输出信号与输入信号的一致性越好。

4. 非线性误差（Nonlinearity Error）：非线性误差是指AD转换器输出值与输入信号之间的差异，通常以百分比或最大误差（LSB）表示。

AD转换器的非线性误差一般分为零点误差和增益误差。

零点误差表示在输入为零时的偏移量，增益误差表示输入信号增大时输出的误差。

非线性误差越小，ADC的线性度越好。

5. 电源电压范围（Supply Voltage Range）：电源电压范围是指AD转换器能够正常工作的电源电压范围。

第七章 高速高精度ADC的测试结果第一节测试条件7-1-1 测试电路原理框图ADC测试电路的原理框图如图7-1-1所示，A/D转换板可接收两路输入信号，并通过合成器（combiner）把两路信号相加。

合成器采用的是Mini-Circuits公司的SCP-2-1，其带宽为0.1~400MHz，该A/D板可实现一路信号的输入或两路信号的相加输入。

转换出的数字信号经输出缓冲器后输出到数据缓冲板。

PC机可将数据缓冲板中的数据读入并进行分析处理。

图7-1-1 测试电路原理框图模拟输入信号可以分别通过两个SMA端口接入测试系统，两路输入信号通过一个无源合成器合成为一路信号，无源合成器能确保相加后的信号有最小的畸变。

对于高速、大动态范围的ADC来说，其模拟信号输入端和时钟输入端均采用差分输入，所以本系统采用变压器耦合时钟信号和模拟信号。

这样可以把单端信号转变为双端差分信号，并使热噪声得到最大程度的抑制。

ADC芯片是Analog Device公司的AD6644，其分辨率为14bit，最高采样率为65MHz。

ADC的输出经数据锁存器锁存后存入SRAM。

当SRAM存满时可发出Full信号，PC机在检测到这个信号后，即可通过ISA总线把SRAM中的数据读入。

PC机则负责数据分析和处理。

7-1-2信号源为了测试14bit的ADC，必须选用高精度的信号源作为参考信号。

在这里采用的信号源是HP E4420B，其带宽为250KHz~2.0GHz。

它属于HP ESG系列信号发生器，其频率纯度主要指标如下：SSB Phase Noise (typical, at 20kHz offset)at 500MHz: <-120dBc/Hzat 1000MHz: <-116dBc/Hzat 2000MHz: <-104dBc/HzHarmonics (≤+4dBm output level): < -30dBcNonharmonics (>3kHz offset, <+7dBm output level)250kHz to 1000MHz: <-65dBc>1000MHz to 2000MHz: <-59dBcSubharmonics≤ 1000MHz: None> 1000MHz: <-40dBc从以上指标来看，信号源的谐波分量还比较大（< -30dBc），必须用滤波器将其滤除。

高速adc采集电路设计高速ADC（模数转换器）采集电路的设计涉及到多个关键组件和参数，这些都需要仔细考虑和优化以确保性能。

以下是一个简化的高速ADC采集电路设计流程：1.选择ADC类型:根据需要，选择适合的高速ADC，例如并行ADC、逐次逼近寄存器（SAR）ADC、流水线ADC等。

每种类型都有其特性和应用场景。

2.确定规格:确定ADC的规格，包括分辨率（位数）、转换速率、输入范围、功耗等。

这些参数将影响电路设计。

3.设计参考电压和基准电路:ADC需要一个稳定的参考电压。

设计一个低噪声、低失真、低抖动的参考电压和基准电路。

4.输入电路设计:根据ADC的输入要求，设计适当的输入电路。

这可能包括缓冲器、去耦电容、抗混叠滤波器等。

5.时钟分配:为ADC提供稳定的时钟信号，并确保时钟网络的分布是低噪声和低抖动的。

6.电源和地平面:设计适当的电源和地平面，以确保ADC的稳定运行和低噪声性能。

7.数字接口:如果ADC有数字输出，设计适当的数字接口。

这可能包括数据总线、地址总线、控制总线等。

8.噪声和电磁兼容性(EMC)考虑:在高速ADC中，噪声和EMC问题可能更为突出。

进行电磁仿真，并采取措施减少辐射和传导干扰。

9.版图和布局考虑:在绘制版图和布局时，考虑信号路径、电源和地平面、去耦电容的最佳放置等。

10.测试和验证:在实际制造之前，使用仿真工具验证设计的正确性。

制造样品进行测试，以确保满足规格和性能要求。

11.优化和迭代:根据测试结果，对设计进行必要的调整和优化。

这可能包括更改元件值、优化布局、改进去耦策略等。

12.文档和归档:整理所有设计文档，以便于未来的维护和修改。

请注意，高速ADC采集电路设计是一个复杂的过程，需要深入的电子工程知识以及对模拟和数字电路设计的理解。

建议在进行此类设计时咨询或雇佣有经验的电子工程师或专家。