下载文档原格式
dsp知识点总结一、DSP基础知识1. 信号的概念信号是指用来传输信息的载体，它可以是声音、图像、视频、数据等各种形式。
信号可以分为模拟信号和数字信号两种形式。
在DSP中，我们主要研究数字信号的处理方法。
2. 采样和量化采样是指将连续的模拟信号转换为离散的数字信号的过程。
量化是指将信号的幅度离散化为一系列离散的取值。
采样和量化是数字信号处理的基础，它们决定了数字信号的质量和准确度。
3. 傅里叶变换傅里叶变换是一种将时域信号转换为频域信号的方法，它可以将信号的频率分量分解出来，从而可以对信号进行频域分析和处理。
傅里叶变换在DSP中有着广泛的应用，比如滤波器设计、频谱分析等。
4. 信号处理系统信号处理系统是指用来处理信号的系统，它包括信号采集、滤波、变换、编解码、存储等各种功能。
DSP技术主要用于设计和实现各种类型的信号处理系统。
二、数字滤波技术1. FIR滤波器FIR滤波器是一种具有有限长冲激响应的滤波器，它的特点是结构简单、稳定性好、易于设计。
FIR滤波器在数字信号处理中有着广泛的应用，比如音频处理、图像处理等。
2. IIR滤波器IIR滤波器是一种具有无限长冲激响应的滤波器，它的特点是频率选择性好、相位延迟小。
IIR滤波器在数字信号处理中也有着重要的应用，比如通信系统、控制系统等。
3. 数字滤波器设计数字滤波器的设计是数字信号处理的重要内容之一，它包括频域设计、时域设计、优化设计等各种方法。
数字滤波器设计的目标是满足给定的频率响应要求，并且具有良好的稳定性和性能。
4. 自适应滤波自适应滤波是指根据输入信号的特性自动调整滤波器参数的一种方法，它可以有效地抑制噪声、增强信号等。
自适应滤波在通信系统、雷达系统等领域有着重要的应用。
三、数字信号处理技术1. 数字信号处理器数字信号处理器（DSP）是一种专门用于数字信号处理的特定硬件，它具有高速运算、低功耗、灵活性好等特点。
DSP广泛应用于通信、音频、图像等领域，是数字信号处理技术的核心。
1.dsp芯片普遍采用数据总线和程序总线分离的哈佛结构和改进的哈佛结构,有1条程序总线(PB)和3条数据总线(CB、DB、EB)4组地址总线(PAB、CAB、DAB、EAB)。
2.dsp系统的处理过程:①将输入信号x(t)进行抗混叠滤波,滤掉高于折叠频率的分量，以防止信号频谱的混叠②经采样和A/D转换器，将滤波后的信号转换为数字信号x(n)③数字信号处理器对x(n)进行处理,得数字信号y(n)④经D/A转换器，将y(n)转换成模拟信号⑤经低通滤波器，滤除高频分量，得到平滑的模拟信号y(t)。
3.dsp系统的设计过程:①明确设计任务确定设计目标②算法模拟确定性能指标③选择dsp芯片和外围芯片④设计实时的dsp应用系统⑤硬件和软件测试⑥系统集成和测试。
4.双寻址RAM(DARAM):在一个指令周期内，可对其进行两次存取操作，一次读出和一次写入。
单寻址RAM(SARAM): 在一个指令周期内，只能进行一次存取操作。
5.CPU的基本组成：40位算术逻辑运算单元(ALU)；2个40累加器(ACCA、ACCB)；一个支持-16~31位移位的桶形移位寄存器；乘法器-加法器单元(MAC)；比较、选择和存储单元(CSSU)；指数编码器；CPU状态和控制寄存器。
6. 乘法器-加法器单元(MAC)：具有强大的乘法累加运算功能可在一个流水线周期内完成一次乘法运算和一次加法运算。
7.CPU状态和控制寄存器:状态寄存器0(ST0)、状态寄存器1(ST1)、和处理器工作方式状态寄存器(PMST)。
8.’C54有8个辅助寄存器。
9.流水线操作的原理:将指令分为几个子操作，每个子操作有不同的操作阶段完成，每隔一个机器周期，每个操作阶段就可以进入一条新指令，在同一个机器周期内，在不同的操作阶段可以处理多条指令，相当于并行执行了很多条指令。
T1 T2 T3 T4 T5 T611.中断操作:分为可屏蔽中断和不可屏蔽中断。
12.基本的数据寻址方式:立即寻址、绝对寻址、累加器寻址、直接寻址、间接寻址、存储器映像寄存器寻址、堆栈寻址。
DSP的结构特点：1、哈弗结构；将数据和存储空间分开，程序和数据各有自己的地址和数据总线；2、多总线结构；3、指令系统的流水线操作；4、专用的硬件加法器；5、特殊的DSP指令；6、快速的指令周期；7、硬件配置强；8、低功耗；DSP的构成：抗混叠滤波器——数据采集器——A/D转换器——数字信号处理器——D/A转换器——低通滤波器；C54x的CPU简介：1、一个40位的算术逻辑单元（MAU），用于完成二进制补码的算术运算，也可以完成布尔运算。
2、乘法器/加法器单元(MAC),用于进行数字信号处理算法中常见的乘法算法；3、两个40位的累加器（A和B），用于ALU或MAC的输出交换数据，同时也可以当做暂存器使用。
4、桶形寄存器(Barrel Shifter),用于对输入的数据0-31位的左移或者0-16位的右移；5、比较、选择和存储单元(CSSU),用于完成累加器的高位子节和低位字节之间的最大值比较；6、指数编译器(EXP Encoder),用于支持单周期指令EXP的专用硬件；DSP硬件结构：1、总线2、寄存器3、CPU状态和控制寄存器4、地址生成单元；CPU寄存器（26个）寻址方式：1、立即寻址；LD #30h，A2、直接寻址；LD #x,DP；/STL A,@x+10；3、间接寻址；STM #2，AR0;STM x，AR1;4、绝对寻址；MVDK *AR1+,1000h;LD #2，DP;PORTR 100h,input;5、存储器映像寻址；.mmregs;STM #2,AR2;6、堆栈寻址；size .set 200h;stk .uset “STACK”,size;7、寻址32位数据；段（Sections），是指连续占有存储空间的一个数据或者代码段。
段的两种基本类型：初初始化段和未初始化段。
有几个汇编器伪指令可用来将数据和代码各个部分与相应的段相联系。
汇编器在编译过程中产生段，大多数系统包括好几种存储器，使用段可以使目标存储器的使用更为有效。
1、请列出几种常用的嵌入式操作系统，并简单说明其特点？2、常用的嵌入式处理器包括？3、DSP按照数据格式可以分为定点和浮点处理器两种4、DSP同单片机不同在于其哈弗结构，请说明其特点？5、DSP与MCU硬件结构比较，有何异同？6、请列出几个常用的DSP制造商？7、CPU组成包括什么？8、DSP的程序执行机构是什么？9、DSP的每次取指操作都是取8条32位指令，称为一个取指包10、指令执行时，每条指令占用一个功能单元11、什么是DSP的数据通路，C6000的数据通路包括什么？12、下列寄存器哪个不能用作条件寄存器A1、A2、A3、B0、B1、B213、C6000DSP中有8个功能单元，分别是什么？14、什么是流水线，其操作原理是什么？15、DSP的流水线都按照所有指令均按取指(fetch)、译码(decode)和执行三级进行。
16、取指级有4个节拍，译码级有2个节拍，执行级对不同类型的指令有不同数目的节拍17、流水线操作以CPU周期为单位，1个执行包在流水线1个节拍的时间就是1个CPU周期。
18、①在DP节拍，1个取指包的8条指令根据并行性被分成几个执行包，执行包由1~8条并行指令组成。
②在DP节拍期间，1个执行包的指令被分别分配到相应的功能单元③同时，源寄存器、目的寄存器和有关数据通路被译码以便在功能单元完成指令执行19、C6000片内为哈佛结构，即存储器分为程序存储空间和数据存储空间。
20、延迟间隙21、取指包：CPU运行时总是一次取8条32位指令，组成一个取指包执行包：所有并行执行的指令组成一个执行包。
22、C6000全部采用间接寻址23、所有寄存器都可以作为线性寻址的地址指针。
而A4~A7，B4~B7这8个寄存器还可以作为循环寻址的地址指针24、DSP试验箱通过仿真器连接电脑，其接口是JTAG口。
25、CCS有两种工作模式，软件仿真模式;硬件在线编程模式26、为什么要使用RTOS27、DSP/BIOS提供了4种不同的线程：硬件中断(HWI)、软件中断(SWI) 、任务(TSK) 、IDLE线程。
dsp重点知识点总结1. 数字信号处理基础数字信号处理的基础知识包括采样定理、离散时间信号、离散时间系统、Z变换等内容。
采样定理指出，为了保证原始信号的完整性，需要将其进行采样，并且采样频率不能小于其最高频率的两倍。
离散时间信号是指在离散时间点上取得的信号，可以用离散序列表示。
离散时间系统是指输入、输出和状态都是离散时间信号的系统。
Z变换将时域的离散信号转换为Z域的函数，它是离散时间信号处理的数学基础。
2. 时域分析时域分析是对信号在时域上的特性进行分析和描述。
时域分析中常用的方法包括时域图形表示、自相关函数、互相关函数、卷积等。
时域图形表示是通过时域波形来表示信号的特性，包括幅度、相位、频率等。
自相关函数是用来描述信号在时间上的相关性，互相关函数是用来描述不同信号之间的相关性。
卷积是一种将两个信号进行联合的运算方法。
3. 频域分析频域分析是对信号在频域上的特性进行分析和描述。
频域分析中常用的方法包括频谱分析、傅里叶变换、滤波器设计等。
频谱分析是通过信号的频谱来描述信号在频域上的特性，可以得到信号的频率成分和相位信息。
傅里叶变换是将时域信号转换为频域信号的一种数学变换方法，可以将信号的频率成分和相位信息进行分析。
滤波器设计是对信号进行滤波处理，可以剔除不需要的频率成分或增强需要的频率成分。
4. 数字滤波器数字滤波器是数字信号处理中的重要组成部分，通过对信号进行滤波处理，可以实现对信号的增强、降噪、分离等效果。
数字滤波器包括有限冲激响应（FIR）滤波器和无限冲激响应（IIR）滤波器两种类型。
有限冲激响应（FIR）滤波器是一种只有有限个系数的滤波器，它可以实现线性相位和稳定性处理。
无限冲激响应（IIR）滤波器是一种有无限个系数的滤波器，它可以实现非线性相位和较高的滤波效果。
5. 离散傅里叶变换（DFT）和快速傅里叶变换（FFT）离散傅里叶变换（DFT）是将时域离散信号转换为频域离散信号的一种数学变换方法，其计算复杂度为O(N^2)。
第二章1、DSP芯片内有3个CPU状态控制寄存器,用于表示工作状态和控制之用，分别说明是哪3个寄存器，并指出其中的状态位或者控制位。
ARP,DP,XF,INTM,IPTR,MP/MC,OVLY,DROM的作用。
’C54x提供三个16位寄存器来作为CPU状态和控制寄存器，它们分别为：状态寄存器0（ST0）状态寄存器1（ST1）工作方式状态寄存器（PMST） ST0和ST1主要包含各种工作条件和工作方式的状态；PMST包含存储器的设置状态和其他控制信息。
1．状态寄存器0（ST0）表示寻址方式和运行状态。
DP：数据存储器页指针。
用来与指令中提供的7位地址结合形成1个16位数据存储器的地址。
OVA/B：累加器A/B的溢出标志。
用来反映A/B是否产生溢出。
C：进位标志位。
用来保存ALU加减运算时所产生的进/借位。
TC：测试/控制标志。
用来保存ALU测试操作的结果。
ARP：辅助寄存器指针。
用来选择使用单操作数间接寻址时的辅助寄存器AR0~AR7。
2．状态寄存器1 (ST1)表示寻址要求、初始状态的设置、I/O及中断的控制等。
BRAF：块重复操作标志位。
用来指示当前是否在执行块重复操作。
BRAF=0 表示当前不进行重复块操作；BRAF=1 表示当前正在进行块重复操作。
CPL：直接寻址编辑方式标志位；用来指示直接寻址选用何种指针。
CPL=0 选用数据页指针DP的直接寻址；CPL=1 选用堆栈指针SP的直接寻址。
XF：外部XF引脚状态控制位。
用来控制XF通用外部输出引脚的状态。
执行SSBX XF=1 XF通用输出引脚为1；执行RSBX XF=0 XF通用输出引脚为0。
HM：保持方式位；响应HOLD信号时，指示CPU是否继续执行内部操作。
HM=0 CPU从内部程序存储器取指，继续执行内部操作。
HM=1 CPU停止内部操作。
INTM：中断总开关INTM=0 开放全部可屏蔽中断；INTM=1 禁止所有可屏蔽中断。
0：保留位，未被使用，总是读为0。
DSP课程的学习重点
1、(Atmel) Mega16、（Ti）TMS320F2837xD、TMS320F2802x、（AD）ADAU1442/ADAU1445/ADAU1446 、（Microchip） dsPIC30F4013 、（Freescale）56F8346几个公司的DSP器件，对比其主流芯片的性能（主要指标：速度、时钟频率、封装、AD、价格等），理解DSP的特性。
2、仿真器的功能：比如单步、指定断点、指定地址等，可实时观察到单片机内部各个存储单元的状态。
3、微控制器应用系统设计，理解和掌握抗干扰的作用及措施、看门狗的概念等。
4、采样定律的应用；欠采样的应用；过采样的作用；AD动态范围的计算；方波在有限采样率情况下的频谱分析；FFT与DFT区别；数字信号频谱的理解。
5、LTI系统的基本计算；Z变换（求差分方程等）；频率响应，零点极点分析，能够画收敛区；LTI系统级联的计算方法（Z变换）。
6、FIR滤波器的系数计算（会提供窗函数原型，只要求求出其中某几项）；差分方程的C语言表达（用For语句）。
7、IIR滤波器的双线性变换及保障-3dB频率不变的预扭曲方程的应用。
8、IIR 滤波器的稳定性分析（Z变换求极点）。
9、PID的概念（P，I，D各部分的作用，系数变大变小的作用，模拟PID控制器的组成等）。
10、fdatool的作用，抗混叠滤波器，抗镜像滤波器的作用。
11、一切作业，书本例题。
数字信号处理Digital Signals Processing第一章：1、数字信号处理器利用计算机或专用处理设备，以数字的形式对信号进行分析、采集、合成、变换、滤波、估算、压缩、识别等加工处理，以便提取有用的信息并进行有效的传输与应用。
20世纪70年代末，世界上第一块单片可编程DSP芯片的诞生。
单指令周期10ns左右。
2、TMS320C54X DSP。
它是16位定点DSP，支持浮点运算。
1）DSP芯片普遍采用数据总线和程序总线分离的哈佛结构或改进的哈佛结构。
哈佛结构采用双存储空间，程序存储器和数据存储器分开。
而改进型的哈佛结构是采用双存储空间和数条总线，即一条程序总线和多条数据总线。
2）采用多总线结构3）采用流水线技术。
将每条指令预取指、取指、译码、寻址、读操作数、执行等阶段4）多处理单元可在一个周期内同时进行运算。
5.）具有特殊的DSP指令6）指令周期短7）运算精度高8）硬件配置强第二章1、TMS320C54x的结构是以8组16位总线为核心1组程序总线主要用来传送取自程序存储器的指令代码和立即操作数。
3组数据总线CB和DB用来传送从数据存储器读出的数据；EB用来传送写入存储器的数据。
4组地址总线用来提供执行指令所需的地址。
中央处理器（CPU）由运算部件和控制部件组成运算部件40位算术逻辑运算单元ALU，和两个40-bit的累加器（高低16位，保护位8位）【例2-1】累加器A=FF 0123 4567H，执行带移位的STH和STL指令后，求暂存器T和A的内容。
STH A，8，T ; A的内容左移8位，AH存入TSTL A，-8，T ; A的内容右移8位，AL存入T40位的桶形移位器能把输入的数据进行0到31bits的左移和0到16bits的右移。
乘法器/加法器与一个40-bit的累加器在一个单指令周期里完成17x17-bit的二进制补码运算。
比较、选择和存储单元（CSSU）完成累加器的高位字和低位字之间的最大值比较指数编码器是用于支持指数运算指令EXP （单周期指令）的专用硬件。
1、TMS320C5402的主要特点是什么？①围绕1组程序总线、3组数据总线和4组地址总线而建立的改进哈佛结构，提高了系统的多功能性和操作的灵活性；②具有高度并行性和专用硬件逻辑的CPU设计，提高了芯片的性能；③具有完善的寻址方式和高度专业化指令系统，更适应于快速算法的实现和高级语言编程的优化；④模块化结构设计，使派生器件得到了更快的发展；⑤采用先进的IC制造工艺，降低了芯片的功耗，提高了芯片的性能；⑥采用先进的静态设计技术，进一步降低了功耗，使芯片具有更强的应用能力。
2、试说明C5402的内部总线结构。
结构是以8组16位总线为核心，形成了支持高速指令执行的硬件基础。
8组总线分为1组程序总线、3组数据总线和4组地址总线。
3、什么是哈佛结构和冯·诺曼结构？它们有什么区别？哈佛结构：采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处理能力和指令的执行速度，非常适合于实时的数字信号处理。
冯·诺曼结构：采用单存储空间，即程序指令和数据公用一个存储空间，使用单一的地址和数据总线，取指令和取操作数都是通过一条总线分时进行。
当进行高速运算时，不但不能同时进行取指令和取操作数，而且还会造成数据传输通道的瓶颈现象，其工作速度较慢。
区别：哈佛结构比冯·诺曼结构有更快的指令执行速度。
4、什么是流水线技术？C54x流水线操作有哪几个阶段？流水线技术是使每条指令可通过片内多功能单元完成取指、译码、取操作数和执行等多个步骤，实现多余指令的并行执行，从而在不提高系统时钟频率的条件下减少每条指令的执行时间。
C54x流水线操作由6个操作阶段组成：预取指P、取指F、译码D、寻址A、读数R和执行X。
5、C54x系列DSP的存储空间构成？由可选择的3个相互独立存储空间（程序、数据、I/O空间）组成，共计192K字。
DSP复习要点第一章绪论1、数的定标：Qn表示。
例如：16进制数2000H=8192，用Q0表示16进制数2000H=0.25，用Q15表示2、‟C54x小数的表示方法：采用2的补码小数；．word 32768 *707／10003、定点算术运算：乘法：解决冗余符号位的办法是在程序中设定状态寄存器STl中的FRCT位为1，让相乘的结果自动左移1位。
第二章CPU结构和存储器设置一、思考题：1、C54x DSP的总线结构有哪些特点？答:TMS320C54x的结构是围绕8组16bit总线建立的。
（1）、一组程序总线(PB)：传送从程序存储器的指令代码和立即数。
（2）、三组数据总线(CB，DB和EB)：连接各种元器件，（3）、四组地址总线（PAB，CAB，DAB和EAB)传送执行指令所需要的地址。
2、C54x DSP的CPU包括哪些单元？答:'C54X 芯片的CPU包括:（1）、40bit的算术逻辑单元（2）、累加器A和B（3）、桶形移位寄存器（4）、乘法器/加法器单元（5）、比较选择和存储单元（6）、指数编码器（7）、CPU状态和控制寄存器（8）、寻址单元。
1）、累加器A和B分为三部分：保护位、高位字、地位字。
保护位保存多余高位，防止溢出。
2）、桶形移位寄存器：将输入数据进行0~31bits的左移（正值）和0~15bits的右移（负值）3）、乘法器/加法器单元：能够在一个周期内完成一次17*17bit的乘法和一次40位的加法4）、比较选择和存储单元：用维比特算法设计的进行加法/比较/选择运算。
5）、CPU状态和控制寄存器：状态寄存器ST0和ST1，由置位指令SSBX和复位指令RSBX控制、处理器模式状态寄存器PMST2-3、简述’C54x DSP的ST1，ST0，PMST的主要功能。
答：’C54x DSP的ST1，ST0，PMST的主要功能是用于设置和查看CPU的工作状态。
•ST0主要反映处理器的寻址要求和计算机的运行状态。
DSP-重点--（仅供参考）第一章 DSP技术概要1.DSP的含义①数字信号处理是采用数值计算的方法对信号进行处理的一门科学②数字信号处理器则是一种用于数字信号处理的可编程微处理器2.2.D SP系统的基本结构DSP系统的基本结构P13.计算机的总线结构（1）冯?诺依曼总线示意图P2（2）哈佛结构和改进哈佛结构示意图P3（3）计算机的总线结构分为：冯诺依曼结构和哈佛结构。
多数微处理器和单片机采用冯诺依曼结构，对指令的执行只能串行进行，而不能并行进行，所以处理速度慢，数据吞吐量低，只含一条内部总线和数据总线DSP采用的是改进型哈佛总线结构。
哈佛结构的程序存储器和数据存储器是分开的。
有多条独立的程序总线和数据总线。
PAB（程序地址总线）PDB(程序数据总线）PCB（程序控制总线）DAB（数据数据总线）DCB （数据控制总线）它们可以同时对程序和数据进行寻址和读写。
因此指令的执行和对数据的访问可以并行进行，使CPU的运行速度和处理能力都得以大幅度提高。
改进型哈佛结构的改进之处是：在数据总线和程序总线之间有布局的交叉连接，也就是说，在程序空间和数据空间之间有相互访问的能力，从而增加了存储器访问的灵活性，提高了DSP的运行效率。
DSP的哈佛总线改进之处体现在（1）片内RAM可以映像至数据空间，也可以映像至程序空间（2）片内ROM 可以映像至程序空间，也可以映像至数据空间（3）具有装载功能4.DSP芯片内集成有硬件乘法器和乘加单元，没有除法硬件。
5.DSP芯片具有硬件重复循环机制，进入重复机制的指令会自动变为单周期指令，大大减少了执行时间。
6.TI公司发展起三大系列的DSP芯片TMS320C2000 TMS320C5000 TMS320C6000系列①TMS320C2000该系列是作测控应用的16位/32定点DSP，执行速度最高达150MIPS,有两个系列C24X、C28X②TMS320C5000该系列是低功耗的16位定点DSP，处理速度最高可达600MIPS，有C54X和C55X两个系列③TMS320C6000该系列是高性能的32位DSP，C6000中又分三个系列C62XX、C64XX和C67XX，其中C62XX、C64XX是定点DSP，C67XX是浮点DSP。
7.ADI公司的DSP主要有4个系列①ADSP21XX系列，主要以218X和219系列为代表②SHARC系列，该系列是32位浮点DSP③Tiger SHARC系列，该系列比SHARC系列具有更高的浮点运算功能④Blackfin系列，低功耗高性能的16/32位DSP8.DSP芯片的分类①按照数据格式分类分为定点DSP和浮点DSP定点DSP以定点数据格式工作，数据长度通常为16/32位，其特点：成本较低，功耗小，数值表示范围较窄，编程难度大，有混合小数运算时，必须使用定点定标方法浮点DSP以浮点数据格式工作，数据长度通常为32/64位，特点：开发较容易，更适合大量数字信号处理运算的应用场合，硬件结构相对复杂，功耗较大，且比定点DSP价格高，通常浮点芯片使用在对数据动态范围和精度要求较高的系统中。
②按芯片用途分类分为通用型DSP和专用型DSP通用型DSP可编程和处理能力强，适用于普通的数字信号处理应用。
专用型DSP为实现不同算法而专门设计的芯片，运算速度较高，编程能力有限，使用灵活性较差第二章TMS320C54X硬件结构及原理1.C54X的内部结构C54X DSP的内部结构主要由C54X CPU内核、片内存储器、片内外围设备（简称片内外设）三大部分组成。
多总线的哈佛结构C54X片内配置了8套16位的地址总线和数据总线，用以实现CPU与片内存储器的数据交换，片内还有一套外设总线，通过6通道的直接存储器访问（DMA）可以实现片内外设的数据传送。
C PU内核 C54X CPU内含有一个40位算术逻辑运算单元（ALU）和两个40位的累加器（ACCA、ACCB）C54X 片内存储空间:C54X片内集成了3ROM和RAMC54X的片内外设包括带有片内锁相环（PLL）的时钟发生器；带4位预定标器的16位可编程定时器，支持全双工操作的多缓冲串行口；与主机通信的8/16位的并行主机接口（HPI）；6通道DMA控制器，软件可编程等待状态发生器和可编程分区转换逻辑电路；多条通用的数字I/O接口，具有符合IEEE-1149.1标准的片内仿真接口等。
C54X的节电模式提供可编程选择的节电模式：IDLE1 IDLE2 IDLE3（最省电）C54X的总线结构C54X采用了多总线结构，由8套16位的内部总线组成②2套程序存储器操作总线：程序地址总线PAB、程序总线PB②6套数据存储器操作总线：数据地址总线CAB DAB EAB，数据数据总线CB DBEB程序存储器操作总线程序地址总线PAB为CPU提供取指令和写指令时所需的地址，CPU可以通过程序总线PB读取程序存储器的指令代码和立即数，或通过数据总线EB进行程序的写操作，程序存储器的数据会经过PB总线传至数据存储器9.数据存储器操作总线数据地址总线CAB DAB EAB负责传送指令执行时所需要的数据存储地址总线CB DB EB负责读/写数据的传送，内部总线使用情况：①单数据操作数（Smem）的读使用DAB和DB，单数据的写操作使用EAB和EB②读取长数据操作数（Lmem）时CAB和CB分别提供高16位数据的地址和数据，DAB和DB分别提供低16位数据的地址和数据③读取双数据操作数（Xmem，Ymem）时，由DAB给出Xmen 的地址从DB上读取数据，Ymem的地址及数据分别取自CAB和CB 总线④片内提供一套与片内外设通信的双向总线10.累加器C54X CPU内有两个40位的累加器A和B，每个累加器都有三个组成部分：低15~0高16~31和8位保护位39~32.保护位的作用：在数值计算中，当出现32位有符号运算溢出时，可以用来保存溢出结果，增大了计算结果的动态范围，提高了定点运算的精度。
11.指数编码器（计算）指数编码器是用来求累加器中数据指数的专业硬件，浮点数据格式的数字信号处理中特别有用，它在计算要求精度高，需要采用CPU的状态和控制寄存器①C54X CPU有3个状态和控制寄存器，分别是状态寄存器ST0、ST1和处理器模式状态寄存器PMST。
②对ST0 、ST1进行访问或修改的方法-用指令SSBX或RSBX对ST0、ST1的某些位置位或清零-用装载指令LD给ST0、ST1的某些位加载数据-用存储指令STM等给ST0、ST1加载设定值13.C54X的存储空间分为3个独立空间程序空间、数据空间、I/O空间程序存储器基本空间64K字，最大可扩展至8M字数据存储器空间64K字，I/O空间64K字14.程序存储器（第0页） P30①程序空间用于存放指令代码和常系数表格②程序存储器第0页的地址0000h~FFFFh③当 =0时，上电复位程序从片内ROM开始执行，第一条指令的地址FF80h当=1时，上电复位后程序从片外扩展的程序存储芯片的地址FF80h开始执行15.分页扩展 P32C5402有20条外部地址线A19~A0，16条外部数据线D15~D0，最大可扩展程序空间220=1M字，扩展后的程序空间分为16页，每页64K字节，在CPU内部有一个16位的专用寄存器—程序计数器扩展寄存器（XPC），用于指出页地址0~1516.采用MMR方式访问寄存器的优点简化了寻址方式，提高了访问效率，使得CPU对寄存器的读取以及寄存器之间、寄存器与存储器之间的数据交换更加灵活方便17.C54X处于复位时，DSP进行的操作 P35①处理器模式状态寄存器PMST的位IPTR=1FFh，将中断矢量表的128个字置于程序存储器的FF80h~FFFh 区域②使程序计数器PC=FF80h，即复位程序从FF80h开始执行③使ST1的位INTM=1，关断所有可屏蔽中断④使中断标志寄存器IFR=0，指向程序存储器空间的第0页18.C54X系列DSP提供了多种省电工作方式 P36主要有4种：空闲方式1（复位或中断唤醒）、空闲方式2（外部中断源唤醒）、空闲方式3（外部中断源唤醒）和保持方式，其中IDLE3最省电19.中断的分类 P38(1) 根据C54X中断申请源的不同，可将中断划分为软件中断和硬件中断，软件中断通过执行指令INTR、TRAP或RESET而引发；硬件中断则由来自外部引脚的触发信号或来自片内外设的中断申请而引发。
(2) 从屏蔽的角度来看，可将中断划分为可屏蔽中断和非可屏蔽中断。
非屏蔽中断是指不能被禁止的中断。
C54X的非屏蔽中断包括所有的软件中断和两个外部硬件中断和，可屏蔽中断是指可以通过软件设置来禁止或允许的中断。
C54X有13~16个可屏蔽中断，分别为外部引脚和片内外设所对应的硬件中断20.中断优先级 P38中断优先级由芯片本身确定的，用户不能通过软件来修改（硬件复位）21.14个可屏蔽中断①外部 ~ （4个）②定时器中断TINT （1个）③串行口中断RINT0、XINT0、RINT1、XINT1、RINT2、XINT2 （6个）④主机接口中断（1个）⑤直接存储器访问DMA中断DMAC4,DMAC5 （2个）22.中断矢量地址的计算 P4023.软件中断指令介绍①指令RESET：可在程序的任何位置使用，由RESET引起的软件复位与引起的硬件复位其初始状态是不同的②INTR K 0≤K≤31 不管ST1中的中断屏蔽位INTM及中断屏蔽寄存器（IER）的状态如何，执行该指令都会强行使CPU跳转至K所指出的中断矢量地址。
当INTR K中断被确认时，位INTM被置1，禁止其他可屏蔽中断，但中断标志寄存器IFR的相应标志位不会置位，也不能清零该位。
③TRAP K 0≤K≤31 TRAP指令不影响位INTM，在CPU响应TRAP指令所引发的中断时，可以被其他高优先级的可屏蔽中断打断。
24.C54X有两个寄存器对中断进行管理，中断标志寄存器IFR，中断屏蔽寄存器IMR，都是16位的寄存器映像寄存器，地址分别为（IFR）0001H (IMR)0000H25.当一个中断请求出现时，将把中断标志寄存器IFR中的相应位置126.IMR的各位可以看作是可屏蔽中断的分开关，给相位的标志位写1，允许该中断源产生中断，写0禁止该中断，而ST1中的INTM 是总开关，INTM=0，使总开关闭合，令相应IMR某位=1使分开关闭合，该可屏蔽中断才能得到CPU响应，INTM、IMR对、不起作用。
27.中断响应及中断处理过程（1）非屏蔽中断或软件中断的处理过程①产生一个中断应答信号②将INTM位置1，屏蔽其他可屏蔽中断（TRAPK指令除外）③保存当前PC值，以便中断结束后，返回主程序④CPU进入相应中断服务程序ISR，执行ISR⑤在ISR结束位置有一条返回指令，执行返回指令把返回地址从堆栈中弹给PC⑥CPU继续执行主程序（2）可屏蔽中断的处理过程首先判断：1) INTM=02) IMR的相位位为13) 当前中断优先级最高为真时进行处理：①INTM位置1，屏蔽其他可屏蔽中断②CPU开始对中断矢量表的相应位寻址③当取出中断矢量的第一个字节指令后，DSP产生一个中断应答信号，并将IFR相应位清零④保存当前PC值⑤CPU进入相应中断服务程序ISR，执行ISR⑥在ISR结束位置有返回指令，执行返回指令将返回地址从堆栈中弹给PC⑦CPU继续执行主程序28.C54X流水线操作由6个阶组成预取指（P），取指（F）译码（D）寻址（A）读数（R）执行（X）29.指令末尾加“D”为有延时操作，否则是无延时操作，有延时操作缩短了执行时间30.流水线冲突（时序性、逻辑性）当多个流水线上的指令同时访问DSP的同一资源时所造成的时序上的冲突或一条指令要使用前一条或前几条指令的运行结果，而这个结果还没有产生，此时就会产生逻辑性的错误第三章汇编语言指令系统.1在一些实时要求较高的场合仍需采用汇编编程2.C54X指令集包括汇编语言指令、汇编伪指令和宏指令。
