数字频率计的设计
- 格式：doc
- 大小：460.37 KB
- 文档页数：15
图1数显式频率计电路
数显式频率计电路如图1所示。U2~U5为十进制加减计数器/译码/锁存/驱动集成电路CD40110。CPU为加法输入端，当有脉冲输入时，计数器作加法计数；CPD为减法输入端，当有脉冲输入时，计数器作减法计数。QCo为进位输出端，当计数器作加法计数时，每计满10个数后，QCo端输出一个脉冲，该脉冲为进位脉冲，送入高一位的输入端CPU。CR为计数器的清零端，当CR端加上高电平时，计数器的输出状态为零，并使相应的数码管显示“0”。
CD4017有两个时钟端CP和EN，若用时钟脉冲的上沿计数，则信号从CP端输入；若用下降沿计数，则信号从EN端输入。设置两个时钟端是为了级联方便。
3．元件清单
元件序号
型号
主要参数
数量
元件序号
R1~R4
100KΩ
4
R5
1KΩ
1
R6
1KΩ
1
R7
5.1KΩ
1
C1
104
10uF
C2~C3
103
1000pF
1
CD4017有10个输出端（Q0～Q9）和1个进位输出端Q5-9。每输入10个计数脉冲，Q5-9就可得到1个进位正脉冲，该进位输出信号可作为下一级的时钟信号。
CD4017有3个输（MR、CP0和CP1），MR为清零端，当在MR端上加高电平或正脉冲时其输出Q0为高电平，其余输出端（Q1～Q9）均为低电平。CP0和CPl是2个时钟输入端，若要用上升沿来计数，则信号由CP0端输入；若要用下降沿来计数，则信号由CPl端输入。设置2个时钟输入端，级联时比较方便，可驱动更多二极管发光。由此可见，当CD4017有连续脉冲输入时，其对应的输出端依次变为高电平状态，故可直接用作顺序脉冲发生器。
555时基电路组成基准脉冲产生电路，它产生1HZ的方波信号，经与非门8反相后，作为控制信号加在U1的输入端Clk上，产生时序控制信号，从而实现1秒钟内的计数（即频率检测）、数值保持及自动清零的功能。从电路波形图2中可以看出，当与非门8输出第一个高电平脉冲信号时，这个脉冲使得U1的Q1输出端由低电平变为高电平，在U1的输入端Clk输入的第二个脉冲信号到来之前，U1的Q1端一直保持高电平。在Q1端输出高电平时，由与非门4、5组成的“与”控制门被打开，被测信号可以通过与非门1、2送入U5的输入端CPU，进行脉冲计数，由于U6的振荡周期为1s，则在1s内计数器的计数结果即为被测信号的频率。当与非门8输出第二个脉冲信号时，U1的Q1端由高电平变为低电平，输出端Q2由低电平变为高电平。Q1端输出的低电平使与非门1、2组成的“与”控制门关闭，被测信号不再传给U5，使U5停止计数。在与非门8输出第三个脉冲到来之前，Q2一直保持高电平，这段时间为数值保持时间，在这段时间，可以对测试结果进行读数。当与非门8输出第三个脉冲时，U1的4端变为低电平，但由于Q3直接与U1的清零端MR相连，Q3端输出的高电平使U1复位清零，Q1、Q2及Q3端全部变为低电平。与此同时，Q3端出现的高电平经VD2加到U2~U5的CR清零端，使计数器及数码管清零，以便下次从新进行计数测量。
CD40110引脚功能如下：
CO:进位输出
:减计数脉输入端
CR：清零端
(2)555
（NE555内部结构）
555型时基集成电路的引脚功能如下：
TRI:触发端
OUT:输出端
RES:复位端
CON:控制电压端
THR:阈值端
GND:接地
（3）CD4011:四2输入与非门
CD4011集成电路的引脚功能如下：1、2为第一与非门输入，3为输出5、6第二与非门输入，4为输出8、9第三与非门输入，10为输出，12、13为第四与非门输入，11为输出，7接地，14接电源Vcc
时基电路：
时基电路的作用是控制计数器的输入脉冲。当标准时间信号（1s正脉冲）到来时，闸门开通，被测信号通过闸门进入计数器计数；当标准脉冲结束时，闸门关闭，计数器无脉冲输入。时基电路可以有555定时器构成的多谐振荡器实现
控制电路：
逻辑控制电路利用标准时间信号结束后产生的负跳变来产生锁存信号，同时锁存信号反向产生清零信号，锁存信号的脉冲宽度由单稳态电路本身的时间常数决定。
6752
3.54%
8000
7677
4.04%
9000
8698
3.36%
五、结论与心得
这次实验让我发现了自身的许多不足，以前学的都是课本上的知识，没有怎么动手做过什么东西。通过这次实验我学到了很多东西，从一开始的分析题目，查阅资料，讨论芯片的功能到用零器件焊接电路最后再调试修正,虽然最后焊出的板子还有些毛病。后来在不断地调试中找到焊接的毛病，然后重新焊好。
利用函数发生器输出一组信号，数码管显示相应结果。由此得出误差。
Fx的值（Hz）
数码管显示（Hz）
误差（△fx）
100
89
11.00%
1000
891
10.90%
2000
2001
0.05%
3000
2890
3.67%
4000
3901
2.48 %
5000
4885
2.30%
6000
5910
1.50 %
7000
f＝N/T
因此，数字频率计测频率时的原理框图如下。其中脉冲形成电路的作用是：将被测信号变成脉冲信号，其重复频率等于被测频率fx。时间基准信号发生器提供标准的时间脉冲信号，若其周期为1s，则门控电路的输出信号持续时间也准确的等于1s。闸门电路由标准的秒信号进行控制，当秒信号来到时，闸门开通被测脉冲信号通过闸门送到计数译码显示电路。秒信号结束时闸门关闭，计数器停止计数。由于计数器计得的脉冲数N为在1s时间内的累计数，所以被测信号的频率fx =N Hz。
闸门电路
脉冲形成电路
计数译码显示
fx
门控电路
时基信号发生器
2.工作原理：
四位数字式计数器由四只十进制加、减可逆计数集成电路CD40110和四只数码显示管以及输入电路组成。CD40110是一只集计数、译码、锁存、驱动为一身的四合一的电路，它即可以作加法计数，又可以作减法计数。它有一个电源正端VDD，一个电源负端VSS，七个数码笔段输出a～g，一个加计数脉冲输入端CP+，一个减计数输入端CP-，一个清零端R，一个进位输出端CO，一个退位输出端BO，一个锁存控制端LE，低电平时正常显示，高电平时显示被锁定。它还有一个禁止控制端TE，高电平时禁止计数。
通过此次课程设计，更加深刻的理解了实践的内涵，开始时只是在Proteus 7 Professional这个软件上仿真，虽然仿真出来但还不是十分的了解，以至于后来的调试中自己没有找到错误，后来在老师的带领下才调试成功。而且也更加领悟到了老师的作用，开始时因为555定时器的功能不很了解，查了好多资料和书，才明白了它的作用。上课老师都仔细讲过的东西，当时没由好好听讲，课下花了好多时间去看它。让我感触最深的还是要相信自己是有能力做出来的！
4总结报告
2工作原理
1.数字频率计的基本原理
数字频率计是直接用十进制数字来显示被测信号频率的一种测量装置。它不仅可以测量正弦波，方波，三角波和类似脉冲信号的频率，而且还可以测量它们的周期。数字频率计在测量其他物理量如转速，振动频率等方面获得广泛应用。众所周知，所谓“频率”，就是周期性信号在单位时间（1s）内变化的次数。若在一定时间间隔T内测得这个周期性信号的重复变化次数N，则其频率可表示为
(3)CD4017
（1、2、3、4、5、6、7、9、10、14为计数脉冲输出端，8 Vss地线，12 CO进位脉冲输出端，13 INH禁止端，14 CP时钟输入端，15 CR清除端，16 VDD电源）
CD4017是十进制计数／分频器，它的内部由计数器及译码器两部分组成，由译码输出实现对脉冲信号的分配，整个输出时序就是Q0、Q1、Q2、…、Q9依次出现与时钟同步的高电平，宽度等于时钟周期。
C4~C5
极性电容
100μF
1
D1 D3
IN4148
2
D2
LED-RED
1
U6
NE555
1
U1
CD4017
1
U7
CD4011
1
U2~U5
CD40110
4
四、电路调试及测试结果
测试结果：
先检查电路的完整性，通过电源箱和函数信号发射器对实验板进行测量，刚开始有一些错误找不多，进过多次去实验室调试然后找到错误，并进行改正，最终调试成功。
参考文献
[1]阎石.《数字电子技术基础》.高等教育出版社.北京.2008年
[2]康华光.《电子技术基础（数字电路部分）》.高等教育出版社.北京.1988年
[3]鬲淑芳.《数字电子技术基础》.陕西师范大学出版社.西安.1998年
[4]刘修文.《实用电子电路设计制作300例》.中国电力出版社.北京.2004年
图2电路波形图
2．相关芯片介绍
（1）、CD40110
40110为十进制可逆计数器/锁存器/译码器/驱动器，具有加减计数，计数器状态锁存，七段显示译码输出等功能。40110有2个计数时钟输入端CPU和CPD分别用作加计数时钟输入和减计数时钟输入。由于电路内部有一个时钟信号预处理逻辑，因此当一个时钟输入端计数工作时，另一个时钟输入端可以是任意状态。40110的进位输出CO和借位输出BO一般为高电平，当计数器从0～9时，BO输出负脉冲；从9～0时CO输出负脉冲。在多片级联时，只需要将CO和BO分别接至下级40110的CPU和CPD端，就可组成多位计数器。
③了解频率测量与周期测量的基本原理及减小误差的方法。
设计主要技术要求
测量频率范围0000Hz～9999Hz；数字显示位数4位数字显示
设计内容及工作原理
1设计内容
1设计频率计相应的单元电路：
可控制的计数、锁存、译码显示系统；设计频率计的整机电路并画出框图和总电路图。
数显式频率计电路如图1所示。U2~U5为十进制加减计数器/译码/锁存/驱动集成电路CD40110。CPU为加法输入端，当有脉冲输入时，计数器作加法计数；CPD为减法输入端，当有脉冲输入时，计数器作减法计数。QCo为进位输出端，当计数器作加法计数时，每计满10个数后，QCo端输出一个脉冲，该脉冲为进位脉冲，送入高一位的输入端CPU。CR为计数器的清零端，当CR端加上高电平时，计数器的输出状态为零，并使相应的数码管显示“0”。
CD4017有两个时钟端CP和EN，若用时钟脉冲的上沿计数，则信号从CP端输入；若用下降沿计数，则信号从EN端输入。设置两个时钟端是为了级联方便。
3．元件清单
元件序号
型号
主要参数
数量
元件序号
R1~R4
100KΩ
4
R5
1KΩ
1
R6
1KΩ
1
R7
5.1KΩ
1
C1
104
10uF
C2~C3
103
1000pF
1
CD4017有10个输出端（Q0～Q9）和1个进位输出端Q5-9。每输入10个计数脉冲，Q5-9就可得到1个进位正脉冲，该进位输出信号可作为下一级的时钟信号。
CD4017有3个输（MR、CP0和CP1），MR为清零端，当在MR端上加高电平或正脉冲时其输出Q0为高电平，其余输出端（Q1～Q9）均为低电平。CP0和CPl是2个时钟输入端，若要用上升沿来计数，则信号由CP0端输入；若要用下降沿来计数，则信号由CPl端输入。设置2个时钟输入端，级联时比较方便，可驱动更多二极管发光。由此可见，当CD4017有连续脉冲输入时，其对应的输出端依次变为高电平状态，故可直接用作顺序脉冲发生器。
555时基电路组成基准脉冲产生电路，它产生1HZ的方波信号，经与非门8反相后，作为控制信号加在U1的输入端Clk上，产生时序控制信号，从而实现1秒钟内的计数（即频率检测）、数值保持及自动清零的功能。从电路波形图2中可以看出，当与非门8输出第一个高电平脉冲信号时，这个脉冲使得U1的Q1输出端由低电平变为高电平，在U1的输入端Clk输入的第二个脉冲信号到来之前，U1的Q1端一直保持高电平。在Q1端输出高电平时，由与非门4、5组成的“与”控制门被打开，被测信号可以通过与非门1、2送入U5的输入端CPU，进行脉冲计数，由于U6的振荡周期为1s，则在1s内计数器的计数结果即为被测信号的频率。当与非门8输出第二个脉冲信号时，U1的Q1端由高电平变为低电平，输出端Q2由低电平变为高电平。Q1端输出的低电平使与非门1、2组成的“与”控制门关闭，被测信号不再传给U5，使U5停止计数。在与非门8输出第三个脉冲到来之前，Q2一直保持高电平，这段时间为数值保持时间，在这段时间，可以对测试结果进行读数。当与非门8输出第三个脉冲时，U1的4端变为低电平，但由于Q3直接与U1的清零端MR相连，Q3端输出的高电平使U1复位清零，Q1、Q2及Q3端全部变为低电平。与此同时，Q3端出现的高电平经VD2加到U2~U5的CR清零端，使计数器及数码管清零，以便下次从新进行计数测量。
CD40110引脚功能如下：
CO:进位输出
:减计数脉输入端
CR：清零端
(2)555
（NE555内部结构）
555型时基集成电路的引脚功能如下：
TRI:触发端
OUT:输出端
RES:复位端
CON:控制电压端
THR:阈值端
GND:接地
（3）CD4011:四2输入与非门
CD4011集成电路的引脚功能如下：1、2为第一与非门输入，3为输出5、6第二与非门输入，4为输出8、9第三与非门输入，10为输出，12、13为第四与非门输入，11为输出，7接地，14接电源Vcc
时基电路：
时基电路的作用是控制计数器的输入脉冲。当标准时间信号（1s正脉冲）到来时，闸门开通，被测信号通过闸门进入计数器计数；当标准脉冲结束时，闸门关闭，计数器无脉冲输入。时基电路可以有555定时器构成的多谐振荡器实现
控制电路：
逻辑控制电路利用标准时间信号结束后产生的负跳变来产生锁存信号，同时锁存信号反向产生清零信号，锁存信号的脉冲宽度由单稳态电路本身的时间常数决定。
6752
3.54%
8000
7677
4.04%
9000
8698
3.36%
五、结论与心得
这次实验让我发现了自身的许多不足，以前学的都是课本上的知识，没有怎么动手做过什么东西。通过这次实验我学到了很多东西，从一开始的分析题目，查阅资料，讨论芯片的功能到用零器件焊接电路最后再调试修正,虽然最后焊出的板子还有些毛病。后来在不断地调试中找到焊接的毛病，然后重新焊好。
利用函数发生器输出一组信号，数码管显示相应结果。由此得出误差。
Fx的值（Hz）
数码管显示（Hz）
误差（△fx）
100
89
11.00%
1000
891
10.90%
2000
2001
0.05%
3000
2890
3.67%
4000
3901
2.48 %
5000
4885
2.30%
6000
5910
1.50 %
7000
f＝N/T
因此，数字频率计测频率时的原理框图如下。其中脉冲形成电路的作用是：将被测信号变成脉冲信号，其重复频率等于被测频率fx。时间基准信号发生器提供标准的时间脉冲信号，若其周期为1s，则门控电路的输出信号持续时间也准确的等于1s。闸门电路由标准的秒信号进行控制，当秒信号来到时，闸门开通被测脉冲信号通过闸门送到计数译码显示电路。秒信号结束时闸门关闭，计数器停止计数。由于计数器计得的脉冲数N为在1s时间内的累计数，所以被测信号的频率fx =N Hz。
闸门电路
脉冲形成电路
计数译码显示
fx
门控电路
时基信号发生器
2.工作原理：
四位数字式计数器由四只十进制加、减可逆计数集成电路CD40110和四只数码显示管以及输入电路组成。CD40110是一只集计数、译码、锁存、驱动为一身的四合一的电路，它即可以作加法计数，又可以作减法计数。它有一个电源正端VDD，一个电源负端VSS，七个数码笔段输出a～g，一个加计数脉冲输入端CP+，一个减计数输入端CP-，一个清零端R，一个进位输出端CO，一个退位输出端BO，一个锁存控制端LE，低电平时正常显示，高电平时显示被锁定。它还有一个禁止控制端TE，高电平时禁止计数。
通过此次课程设计，更加深刻的理解了实践的内涵，开始时只是在Proteus 7 Professional这个软件上仿真，虽然仿真出来但还不是十分的了解，以至于后来的调试中自己没有找到错误，后来在老师的带领下才调试成功。而且也更加领悟到了老师的作用，开始时因为555定时器的功能不很了解，查了好多资料和书，才明白了它的作用。上课老师都仔细讲过的东西，当时没由好好听讲，课下花了好多时间去看它。让我感触最深的还是要相信自己是有能力做出来的！
4总结报告
2工作原理
1.数字频率计的基本原理
数字频率计是直接用十进制数字来显示被测信号频率的一种测量装置。它不仅可以测量正弦波，方波，三角波和类似脉冲信号的频率，而且还可以测量它们的周期。数字频率计在测量其他物理量如转速，振动频率等方面获得广泛应用。众所周知，所谓“频率”，就是周期性信号在单位时间（1s）内变化的次数。若在一定时间间隔T内测得这个周期性信号的重复变化次数N，则其频率可表示为
(3)CD4017
（1、2、3、4、5、6、7、9、10、14为计数脉冲输出端，8 Vss地线，12 CO进位脉冲输出端，13 INH禁止端，14 CP时钟输入端，15 CR清除端，16 VDD电源）
CD4017是十进制计数／分频器，它的内部由计数器及译码器两部分组成，由译码输出实现对脉冲信号的分配，整个输出时序就是Q0、Q1、Q2、…、Q9依次出现与时钟同步的高电平，宽度等于时钟周期。
C4~C5
极性电容
100μF
1
D1 D3
IN4148
2
D2
LED-RED
1
U6
NE555
1
U1
CD4017
1
U7
CD4011
1
U2~U5
CD40110
4
四、电路调试及测试结果
测试结果：
先检查电路的完整性，通过电源箱和函数信号发射器对实验板进行测量，刚开始有一些错误找不多，进过多次去实验室调试然后找到错误，并进行改正，最终调试成功。
参考文献
[1]阎石.《数字电子技术基础》.高等教育出版社.北京.2008年
[2]康华光.《电子技术基础（数字电路部分）》.高等教育出版社.北京.1988年
[3]鬲淑芳.《数字电子技术基础》.陕西师范大学出版社.西安.1998年
[4]刘修文.《实用电子电路设计制作300例》.中国电力出版社.北京.2004年
图2电路波形图
2．相关芯片介绍
（1）、CD40110
40110为十进制可逆计数器/锁存器/译码器/驱动器，具有加减计数，计数器状态锁存，七段显示译码输出等功能。40110有2个计数时钟输入端CPU和CPD分别用作加计数时钟输入和减计数时钟输入。由于电路内部有一个时钟信号预处理逻辑，因此当一个时钟输入端计数工作时，另一个时钟输入端可以是任意状态。40110的进位输出CO和借位输出BO一般为高电平，当计数器从0～9时，BO输出负脉冲；从9～0时CO输出负脉冲。在多片级联时，只需要将CO和BO分别接至下级40110的CPU和CPD端，就可组成多位计数器。
③了解频率测量与周期测量的基本原理及减小误差的方法。
设计主要技术要求
测量频率范围0000Hz～9999Hz；数字显示位数4位数字显示
设计内容及工作原理
1设计内容
1设计频率计相应的单元电路：
可控制的计数、锁存、译码显示系统；设计频率计的整机电路并画出框图和总电路图。
