习题数字集成电路设计习题2
- 格式:doc
- 大小:387.00 KB
- 文档页数:3
集成门电路习题解答18自我检测题1.CMOS门电路采用推拉式输出的主要优点是提高速度,改善负载特性。
2.CMOS与非门多余输入端的处理方法是接高电平,接电源,与其它信号引脚并在一起。
3.CMOS或非门多余输入端的处理方法是接低电平,接地,与其它信号引脚并接在一起。
4.CMOS门电路的灌电流负载发生在输出低电平情况下。
负载电流越大,则门电路输出电压越高。
5.CMOS门电路的静态功耗很低。
随着输入信号频率的增加,功耗将会增加。
6.OD门在使用时输出端应接上拉电阻和电源。
7.三态门有3种输出状态:0态、1态和高阻态。
8.当多个三态门的输出端连在一条总线上时,应注意任何时刻只能有一个门电路处于工作态。
9.在CMOS门电路中,输出端能并联使用的电路有OD门和三态门;10.CMOS传输门可以用来传输数字信号或模拟信号。
11.提高LSTTL门电路工作速度的两项主要措施是采用肖特基三极管和采用有源泄放电路。
12.当CMOS反相器的电源电压V DD<V TN+TPV(V TN、V TP分别为NMOS管和PMOS 管的开启电压)时能正常工作吗?答:不能正常工作,因为,当反相器输入电压为1/2V DD时,将出现两只管子同时截止的现象,这是不允许的。
13.CMOS反相器能作为放大器用吗?答:可以。
在反相器的两端跨接了一个反馈电阻R f就可构成高增益放大器。
由于CMOS 门电路的输入电流几乎等于零,所以R f上没有压降,静态时反相器必然工作在v I=v O的状态,v I=v O=V T=V DD/ 2就是反相器的静态工作点。
反相器的输入电压稍有变化,输出就发生很大变化。
14.如果电源电压增加5%,或者内部和负载电容增加5%,你认为哪种情况会对CMOS 电路的功耗产生较大影响?解:根据公式P D=(C L+C PD)V DD2f,电源的变化对功耗影响更大。
15.当不同系列门电路互连时,要考虑哪几个电压和电流参数?这些参数应满足怎样的关系?解:应考虑以下参数:V OH(min)、V IH(min)、V OL(max)、V IL(max)、I OH(max)、I OL(max)、I IH(max),I IL(max),这些参数应满足以下条件:V OH(min)≥V IH(min)V OL(max)≤V IL(max)集成门电路习题解答19)(m axOHI≥nI IH(max)I OL(max)≥m)(m axILI16.已知图T2.16所示电路中各MOSFET管的T V=2V,若忽略电阻上的压降,则电路中的管子处于导通状态。
【精品】数字集成电路--电路、系统与设计(第二版)课后练习题第六章CMOS组合逻辑门的设计第六章 CMOS组合逻辑门的设计1.为什么CMOS电路逻辑门的输入端和输出端都要连接到电源电压?CMOS电路采用了MOSFET(金属氧化物半导体场效应管)作为开关元件,其中N沟道MOSFET(NMOS)和P沟道MOSFET(PMOS)分别用于实现逻辑门的输入和输出。
NMOS和PMOS都需要连接到电源电压,以使其能够正常工作。
输入端连接到电源电压可以确保信号在逻辑门中正常传递,输出端连接到电源电压可以确保输出信号的正确性和稳定性。
2.为什么在CMOS逻辑门中要使用两个互补的MOSFET?CMOS逻辑门中使用两个互补的MOSFET是为了实现高度抗干扰的逻辑功能。
其中,NMOS和PMOS分别用于实现逻辑门的输入和输出。
NMOS和PMOS的工作原理互补,即当NMOS导通时,PMOS截止,当PMOS导通时,NMOS截止。
这样的设计可以在逻辑门的输出上提供高电平和低电平的稳定性,从而提高逻辑门的抗干扰能力。
3.CMOS逻辑门的输入电压范围是多少?CMOS逻辑门的输入电压范围通常是在0V至电源电压之间,即在低电平和高电平之间。
在CMOS逻辑门中,低电平通常定义为输入电压小于0.3Vdd(电源电压的30%),而高电平通常定义为输入电压大于0.7Vdd(电源电压的70%)。
4.如何设计一个基本的CMOS逻辑门?一个基本的CMOS逻辑门可以由一个NMOS和一个PMOS组成。
其中,NMOS的源极连接到地,栅极连接到逻辑门的输入,漏极连接到PMOS的漏极;PMOS的源极连接到电源电压,栅极连接到逻辑门的输入,漏极连接到输出。
这样的设计可以实现逻辑门的基本功能。
5.如何提高CMOS逻辑门的速度?可以采取以下方法来提高CMOS逻辑门的速度:•减小晶体管的尺寸:缩小晶体管的尺寸可以减小晶体管的电容和电阻,从而提高逻辑门的响应速度。
•优化电源电压:增加电源电压可以提高晶体管的驱动能力,从而加快逻辑门的开关速度。
第二章 逻辑门电路集成逻辑门电路是组成各种数字电路的基本单元。
通过本章的学习,要求读者了解集成逻辑门的基本结构,理解各种集成逻辑门电路的工作原理,掌握集成逻辑门的外部特性及主要参数,掌握不同逻辑门之间的接口电路,以便于正确使用逻辑门电路。
第一节 基本知识、重点与难点一、基本知识(一) TTL 与非门 1.结构特点TTL 与非门电路结构,由输入极、中间极和输出级三部分组成。
输入级采用多发射极晶体管,实现对输入信号的与的逻辑功能。
输出级采用推拉式输出结构(也称图腾柱结构),具有较强的负载能力。
2.TTL 与非门的电路特性及主要参数 (1)电压传输特性与非门电压传输特性是指TTL 与非门输出电压U O 与输入电压U I 之间的关系曲线,即U O=f (U I )。
(2)输入特性当输入端为低电平U IL 时,与非门对信号源呈现灌电流负载,1ILbe1CC IL R U U U I −−−=称为输入低电平电流,通常I IL =-1~1.4mA 。
当输入端为高电平U IH 时,与非门对信号源呈现拉电流负载,通常I IH ≤50μA 称为输入高电平电流。
(3)输入负载特性实际应用中,往往遇到在与非门输入端与地或信号源之间接入电阻的情况。
若U i ≤U OFF ,则电阻的接入相当于该输入端输入低电平,此时的电阻称为关门电阻,记为R OFF 。
若U i ≥U ON ,则电阻的接入相当于该输入端输入高电平,此时的电阻称为开门电阻,记为R ON 。
通常R OFF ≤0.7K Ω,R ON ≥2K Ω。
(4)输出特性反映与非门带载能力的一个重要参数--扇出系数N O 是指在灌电流(输出低电平)状态下驱动同类门的个数IL OLmax O /I I N =其中OLmax I 为最大允许灌电流,I IL 是一个负载门灌入本级的电流(≈1.4mA )。
N O 越大,说明门的负载能力越强。
(5)传输延迟时间传输延迟时间表明与非门开关速度的重要参数。
一、1.一个门具有再生性的条件是。
2.按比例缩小中全比例缩小是指。
3.LUT是指。
4.CMOS反相器静态特性评估中最重要的两个参数包括、。
5.门的传输延迟是指。
6. 数字集成电路设计中,时钟的正偏差对于电路的影响是。
7.列举三种解决降低大扇入电路延时的方法、、。
8.锁存器是指。
9.标准单元是指。
10.电迁移是指。
11.如图(1)所示的电路中,out的逻辑表达式是。
12.在CMOS反相器设计中,增大P管的宽度,其它参数保持不变,V M将向移动。
(填VDD或VSS)13.3输入与非门的逻辑功效(Logic Effort)是。
二、图(2)给出了一种基于锁存器的触发器,分析此触发器的基本工作原理;并判断其建立时间,维持时间,传播延时分别应满足什么条件?三、、如右图所示为输入信号A,B,C 的时序图,Y AB BC AC =++.(1)试利用互补CMOS 结构实现该逻辑的晶体管级电路(尽量使用较少的晶体管实现较高的性能);(2)并确定使其T phl 和T plh 近似相等所需的晶体管尺寸(以最小尺寸反相器为标准,反相器中(W p /L p )/(W p /L p )=2/1)。
四、下图中所示为两级多米诺逻辑链,试解释以下问题:1.M p 管起何作用?若使M P 的栅极恒接GND ,会对电路产生何种影响?2.M e 管起何种作用?若取消M e 管(源、漏极短接),会对电路产生何种影响?3.X1和X2之间的反相器起何种作用?若X1与X2直接相连,会对电路产生何种影响?4.Mkp 起何种作用?如果去掉Mkp ,会对电路产生何种影响?为什么?五、采用逻辑功效(Logic Effort )确定门x 和y 的最佳晶体管尺寸A B C。
集成电路设计复习题绪论1.画出集成电路设计与制造的主要流程框架。
2.集成电路分类情况如何?集成电路设计1.层次化、结构化设计概念,集成电路设计域和设计层次2.什么是集成电路设计?集成电路设计流程。
(三个设计步骤:系统功能设计逻辑和电路设计版图设计)3.模拟电路和数字电路设计各自的特点和流程4.版图验证和检查包括哪些内容?如何实现?5.版图设计规则的概念,主要内容以及表示方法。
为什么需要指定版图设计规则?6.集成电路设计方法分类?(全定制、半定制、PLD)7.标准单元/门阵列的概念,优点/缺点,设计流程8.PLD设计方法的特点,FPGA/CPLD的概念9.试述门阵列和标准单元设计方法的概念和它们之间的异同点。
10.标准单元库中的单元的主要描述形式有哪些?分别在IC设计的什么阶段应用?11.集成电路的可测性设计是指什么?Soc设计复习题1.什么是SoC?2.SoC设计的发展趋势及面临的挑战?3.SoC设计的特点?4.SoC设计与传统的ASIC设计最大的不同是什么?5.什么是软硬件协同设计?6.常用的可测性设计方法有哪些?7. IP的基本概念和IP分类8.什么是可综合RTL代码?9.么是同步电路,什么是异步电路,各有什么特点?10.逻辑综合的概念。
11.什么是触发器的建立时间(Setup Time),试画图进行说明。
12.什么是触发器的保持时间(Hold Time),试画图进行说明。
13. 什么是验证,什么是测试,两者有何区别?14.试画图简要说明扫描测试原理。
绪论1、 画出集成电路设计与制造的主要流程框架。
2、集成电路分类情况如何?集成电路设计1. 层次化、结构化设计概念,集成电路设计域和设计层次分层分级设计和模块化设计.将一个复杂的集成电路系统的设计问题分解为复杂性较低的设计级别,⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎩⎨⎧⎩⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎨⎧⎩⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎩⎨⎧⎪⎩⎪⎨⎧按应用领域分类数字模拟混合电路非线性电路线性电路模拟电路时序逻辑电路组合逻辑电路数字电路按功能分类GSI ULSI VLSI LSI MSI SSI 按规模分类薄膜混合集成电路厚膜混合集成电路混合集成电路B iCMOS B iMOS 型B iMOS CMOS NMOS PMOS 型MOS双极型单片集成电路按结构分类集成电路这个级别可以再分解到复杂性更低的设计级别;这样的分解一直继续到使最终的设计级别的复杂性足够低,也就是说,能相当容易地由这一级设计出的单元逐级组织起复杂的系统。
集成电路技术集成电路技术综合练习试卷(练习题库)1、什么叫半导体集成电路?2、按照半导体集成电路的集成度来分,分为哪些类型,请同时写出它们对应的英文缩写。
3、按照器件类型分,半导体集成电路分为哪几类?4、按电路功能或信号类型分,半导体集成电路分为哪几类?5、什么是特征尺寸?它对集成电路工艺有何影响?6、简述四层三结的结构的双极型晶体管中隐埋层的作用。
7、在制作晶体管的时候,衬底材料电阻率的选取对器件有何影响是?8、简单叙述一下pn结隔离的NPN晶体管的光刻步骤。
9、简述硅栅p阱CMOS的光刻步骤。
10、以P阱CMOS工艺为基础的BiCMOS的有哪些不足?11、以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点?并请提出改进方法。
12、简述集成双极晶体管的有源寄生效应在其各工作区能否忽略?13、什么是集成双极晶体管的无源寄生效应?14、什么是MOS晶体管的有源寄生效应?15、什么是MOS晶体管的闩锁效应,其对晶体管有什么影响?16、如何解决MOS器件的场区寄生MOSFET效应?17、如何解决MOS器件中的寄生双极晶体管效应?18、双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些?19、集成电路中常用的电容有哪些?20、为什么基区薄层电阻需要修正?21、为什么新的工艺中要用铜布线取代铝布线?22、电压传输特性23、开门电平24、关门电平25、逻辑摆幅26、静态功耗27、在四管标准与非门中,那个管子会对瞬态特性影响最大,并分析原因以及带来那些困难。
28、两管与非门有哪些缺点,四管及五管与非门的结构相对于两管与非门在那些地方做了改善,并分析改善部分是如何29、相对于五管与非门六管与非门的结构在那些部分作了改善,分析改进部分是如何工作的?30、四管与非门中,如果高电平过低,低电平过高,分析其原因,如与改善方法,请说出你的想法。
31、为什么TT1与非门不能直接并联。
32、OC门在结构上作了什么改进,它为什么不会出现TT1与非门并联的问题?33、什么是器件的亚阈值特性,对器件有什么影响?34、MOS晶体管的短沟道效应是指什么,其对晶体管有什么影响?35、请以PMOS晶体管为例解释什么是衬偏效应,并解释其对PMOS晶体管阈值电压和漏源电流的影响。
第二章一、选择题1.下列表达式中不存在竞争冒险的有 C D ; =B +A B =A B +B C =A B C +A B =A +B A D2.若在编码器中有50个编码对象,则要求输出二进制代码位数为B 位; .6 C3.一个16选一的数据选择器,其地址输入选择控制输入端有 C 个; .2 C4.下列各函数等式中无冒险现象的函数式有 D ;A.B A AC C B F ++=B.B A BC C A F ++=C.B A B A BC C A F +++=D.C A B A BC B A AC C B F +++++=E.B A B A AC C B F +++= 5.函数C B AB C A F ++=,当变量的取值为 A C D 时,将出现冒险现象; =C =1 =C =0 C.A =1,C =0 =0,B =06.四选一数据选择器的数据输出Y 与数据输入X i 和地址码A i 之间的逻辑表达式为Y = A ;A.3X A A X A A X A A X A A 01201101001+++B.001X A AC.101X A AD.3X A A 017.一个8选一数据选择器的数据输入端有 E 个; .2 C8.在下列逻辑电路中,不是组合逻辑电路的有 D ;A.译码器B.编码器C.全加器D.寄存器 9.八路数据分配器,其地址输入端有 C 个; .2 C 10.组合逻辑电路消除竞争冒险的方法有 A B ;A. 修改逻辑设计B.在输出端接入滤波电容C.后级加缓冲电路D.屏蔽输入信号的尖峰干扰11.101键盘的编码器输出 C 位二进制代码; .6 C12.用三线-八线译码器74L S 138实现原码输出的8路数据分配器,应 A B C ;A.A ST =1,B ST =D ,C ST =0B. A ST =1,B ST =D ,C ST =DC.A ST =1,B ST =0,C ST =DD. A ST =D ,B ST =0,C ST =013.以下电路中,加以适当辅助门电路, A B 适于实现单输出组合逻辑电路;A.二进制译码器B.数据选择器C.数值比较器D.七段显示译码器14.用四选一数据选择器实现函数Y =0101A A A A +,应使 A ; =D 2=0,D 1=D 3=1 =D 2=1,D 1=D 3=0 =D 1=0,D 2=D 3=1 =D 1=1,D 2=D 3=015.用三线-八线译码器74L S 138和辅助门电路实现逻辑函数Y =122A A A +,应 B ;A.用与非门,Y =765410Y Y Y Y Y YB.用与门,Y =32Y YC.用或门,Y =32Y Y +D.用或门,Y =765410Y Y Y Y Y Y +++++16.编码电路和译码电路中, B电路的输入是二进制代码A.编码B.译码C.编码和译码 17.组合逻辑电路输出状态的改变 AA.仅与该时刻输入信号的状态有关B.仅与时序电路的原状态有关C.与A 、B 皆有关位输入的二进制编码器,其输出端有 C 位 A. 256 B. 128 C. 4 D. 3 19.对于四位二进制译码器,其相应的输出端共有 B个B. 16个C. 8个D. 10个20.在下列逻辑电路中,不是组合逻辑电路的有 DA.译码器B.编码器C.全加器 D .寄存器22.对于输出低电平有效的2—4线译码器来说要实现,Y=A B AB ''+的功能,应外加 D A.或门 B.与门 C.或非门 D.与非门 23.两片8-3线优先编码器74148可扩展成 A 线优先编码器; A. 16-4 B. 10-5 C. 16-8 D. 10-8 24.两片3-8线译码器74138可扩展成 A 线译码器; A. 4-16 B. 5-10 C. 8-16线-8线译码器74LS138处于译码状态时,当输入A 2A 1A 0=001时,输出70~Y Y ''=C A.B.C.D.26.对于三位二进制译码器,其相应的输出端共有 C个B. 16个C. 8个D. 10个线-8线译码器74LS138处于译码状态时,当输入A 2A 1A 0=110时,输出70~Y Y ''=B A.B.C.D.28.具有3条地址输入线的选择器含B 条数据输入线;29.八选一数据选择器74LS151的地址线为011时,输出Y= CC. 3DD. 5D位半加器的输入和输出分别为B A. ,,A B CI 和,S COB. ,A B 和SC. ,A B 和,S CO31.半加器的求和的逻辑关系是DA.与非B.或非C.与或非D.异或32.优先编码器74LS148输入为—,输出为 、、;当使能输入,,时,输出应为 A33.在下列逻辑电路中,不是组合逻辑电路的有 C A.译码器B.数据选择器C.计数器D.数值比较器34. 能起到多路开关作用的是 CA.编码器B.译码器C.数据选择器D.数值比较器35. 能实现对一系列高低电平编成对应的二值代码的器件是A A.编码器 B.译码器 C.加法器 D.数据选择器36. 能实现将输入的二进制代码转换成对应的高低电平输出信号的是 B A.编码器 B.译码器 C.数据选择器 D.数值比较器38. 用3-8译码器设计的组合逻辑函数变量最大数为 B.3 C39. 用8选1数据选择器可设计的组合逻辑函数变量最大数为 C.3 C40. 用4片74148可扩展成的编码器是 D 线-3线 线-4线 线-5线 线-5线 41. 用4片74138可扩展成的译码器是 D 线-8线 线-16线 线-24线 线-32线42. 编码电路和译码电路中, A电路的输出是二进制代码;A. 编码B. 译码C. 编码和译码43. B 是构成组合逻辑电路的基本单元;A. 触发器B. 门电路C. 门电路和触发器44. 下列说法错误的是 C ;A. 74HC148的输入和输出均以低电平作为有效信号;B. 74HC138的输出以低电平作为有效信号;C. 7448的输出以低电平为有效信号;45. 对于3位二进制译码器,其相应的输出端共有 B 个;A. 3B. 8C. 6D. 1047. 两个1位二进制数A 和B 相比较,可以用 A 作为A > B 的输出信号Y A>B ;A. B A 'B. B A 'C. B A ⊕D. )('⊕B A48. 两个1位二进制数A 和B 相比较,可以用 B 作为A < B 的输出信号Y A<B ;A. B A 'B. B A 'C. B A ⊕D. )('⊕B A49. 两个1位二进制数A 和B 相比较,可以用 D 作为A = B 的输出信号Y A=B ;A. B A 'B. B A 'C. B A ⊕D. )('⊕B A50. 一个4选1数据选择器的地址端有 D 个;A. 8B. 1C. 3D. 251. 在8线-3线优先编码器74HC148中,扩展端EXY '的低电平输出信号表示 A ; A. “电路工作,但无编码输入” B. “电路工作,而且有编码输入”52.8线—3线优先编码器的输入为I 0—I 7 ,当优先级别最高的I 7有效时,其输出012Y Y Y ••的值是C ;A .111 B. 010 C. 000 D. 10154.已知74LS138译码器的输入三个使能端E 1=1, E 2A = E 2B =0时,地址码A 2A 1A 0=011,则输出 Y 7 ~Y 0是 C ;A. B. 10111111 C. D. 56、半加器和的输出端与输入端的逻辑关系是 D A 、 与非 B 、或非 C 、 与或非 D 、异或57、 TTL 集成电路 74LS138 是3 / 8线译码器,译码器为输出低电平有效,若输入为A 2 A 1 A 0 =101 时,输出: 为B ;A . 00100000 B. C. D. 00000100 58、属于组合逻辑电路的部件是A ;A 、编码器B 、寄存器C 、触发器D 、计数器 59.以下错误的是Ba .数字比较器可以比较数字大小b .实现两个一位二进制数相加的电路叫全加器c .实现两个一位二进制数和来自低位的进位相加的电路叫全加器d .编码器可分为普通全加器和优先编码器二、判断题正确打√,错误的打×1.优先编码器的编码信号是相互排斥的,不允许多个编码信号同时有效;×2.编码与译码是互逆的过程;√3.二进制译码器相当于是一个最小项发生器,便于实现组合逻辑电路;√4.液晶显示器的优点是功耗极小、工作电压低;√5.液晶显示器可以在完全黑暗的工作环境中使用;×6.半导体数码显示器的工作电流大,约10mA 左右,因此,需要考虑电流驱动能力问题;√7.共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动;√8.数据选择器和数据分配器的功能正好相反,互为逆过程;√9.用数据选择器可实现时序逻辑电路;×10.组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰;× 11.八路数据分配器的地址输入选择控制端有8个;×12.优先编码器只对同时输入的信号中的优先级别最高的一个信号编码. × 13.译码器哪个输出信号有效取决于译码器的地址输入信号√14.组合逻辑电路在任意时刻的输出不仅与该时刻的输入有关,,还与电路原来的状态有关;× 15.寄存器、编码器、译存器、加法器都是组合电路逻辑部件;×三、填空题1.半导体数码显示器的内部接法有两种形式:共 阴 接法和共 阳 接法; 2.对于共阳接法的发光二极管数码显示器,应采用 低 电平驱动的七段显示译码器;3.消除竟争冒险的方法有修改逻辑设计 、 滤波电容 、 加入选通电路 4.优先编码器74L S 148输入为 —,输出为、、;当使能输入,,时,输出 应为____001_________;5、 4线-10线译码器有 4个输入端, 10 个输出端, 6个不用的状态;6、 组合电路与时序电路的主要区别:7、74LS138是3线—8线译码器,译码为输出低电平有效,若输入为A 2A 1A 0=110时,输出01234567Y Y Y Y Y Y Y Y 应为 ;8、驱动共阳极七段数码管的译码器的输出电平为 低 有效;四、设计与分析题1、用四输入数据选择器实现函数本题目只作为了解,不需掌握解:用代数法求;根据逻辑表达式,其有四个输入变量A、B、C、D,而四选一数据选择器只需两位地址代码和,若选A和B作为选择器的地址输入,A =、B =,余下的项可选作数据输入用;于是将表达式进行变换,变化成每项都含有A和B原变量和反变量组成的表达式;由此可知:D0=0 D1=D D2= D3=1根据得到的表达式可画出逻辑图2、用八选一数据选择器T576实现函数F;解:由于八选一数据选择器的地址输入通道选择信号有:A2 A1 A0三个;因此将ABC三个变量做地址输入信号,而D作为数据输入;因而实现函数F的关键是根据函数式确定数据输入D0 ~D7求数据输入D0~D7可以采用代数法也可采用卡诺图来求本题采用卡诺图法来求:1.首先分别画出函数和选择器的卡诺图如图5a、b;图b为取A、B、C作地址选择画出的选择器卡诺图,当ABC由000~111变化,其相应的输出数据为D0~D7,因此反映在卡诺图上相应的方格分别填入D0~D7,其余的一个变量D可组成余函数;对照图5a和b可确定D0~D7,其方法是:图b中D i对应于图a中的方格内全为1,则此D i= 1;反之,若方格内全为0,则D i= 0; 图b中D i对应于图a中的方格内有0也有1,则D i应为1格对应的输入变量的积之和此积之和式中只能含余下变量D;由此得Di为D0=0 D1=1 D2=1 D3=0 D4=1 D5=1 D6=0 D7=1其逻辑图如图6所示;3、用四选一数据选择器及门电路实现一位二进制全减运算;S i=4、如图所示为由八选一数据选择器实现的函数F; 1试写出F的表达式;2用3-8译码器74LS138及与非门实现函数F;解:12 FABCD=m0,1,2,3,5,7,8,105.写出右图所示电路输出信号Y的逻辑表达式,并说明其功能; 7分6.用8选1数据选择器74HC151产生逻辑函数Z=A C′ D+A′ B′ C D+BC+BC′ D′7分7分7.用译码器74LS138实现逻辑函数FA,B,C=(1,2,3,5,6)m9.试设计一个监视交通信号灯工作状态,逻辑电路正常工作时,任何时刻必须有一盏灯亮,而其它点亮状态时,电路发生故障,这时要求能发出故障信号,要求采用四选一数据选择器74153来实现信号灯为红R、黄A、绿G7分10.设输入变量A、B、C、D,输出为F;当A、B、C、D有三个或三个以上为1时,输出为1,输入为其它状态时,输出为0;试用与非门设计四变量的多数表决电路;7分11.设8421BCD码对应的十进制数为X,当X ≤2,或≥7时电路输出F为高电平,否则为低电平;试设计该电路,并用与非门实现之;1列出真值表; 2试写出输出信号的逻辑表达式; 3画出逻辑电路图;7分12.试用8选1数据选择器74LS151产生逻辑函数Y=AB+BC+AC,写出分析过程,画出逻辑电路图;7分13.分析组合逻辑电路功能图中门电路为与非门;7分1输出逻辑函数式;2真值表;3功能判断;14. 设计一个判断输入的3位代码能否被3整除的电路,用译码器74138实现,可适当加门电路;7分1逻辑抽象及真值表;2逻辑函数式;3形式变换;4逻辑电路图;15. 设计一个3人表决电路,A具有一票否决权,用2输入端四或非门7402实现;7分1逻辑抽象及真值表;2逻辑函数式;3形式变换;4逻辑电路图;16. 设计一个判断输入的4位代码能否被3整除的电路,用译码器74151实现;7分1逻辑抽象及真值表;2逻辑函数式;3形式变换;4逻辑电路图;17. 分析下图电路,写出输出Z 的逻辑函数式;74HC151为8选1数据选择器,输出的逻辑函数式为+''+'+''+''+'''=)()()()()(01240123012201210120A A A D A A A D A A A D A A A D A A A D Y )()()(012701260125A A A D A A A D A A A D +'+';18. 试画出用3线-8线译码器74HC138和门电路产生如下多输出逻辑函数的逻辑图;⎩⎨⎧'+''==CAB C B Y AC Y 2119. 试用4选1数据选择器74HC153产生逻辑函数BC C A C B A Y +''+''=;20. 试用8选1数据选择器74HC151产生逻辑函数C B A C B A AC Y ''+''+=;21.试用3线—8线译码器74LS138和门电路实现下列函数;8分ZA 、B 、C=AB+A C解:Z A 、B 、C =AB +A C =ABC +C +A CB +B=ABC +AB C +A BC +A B C = m1+ m3+ m6+ m7=7 6 3 1 m m m m •••22、用如图所示的8选1数据选择器74LS151实现下列函数;8分 YA,B,C,D=Σm1,5,6,7,9,11,12,13,14ST AY 7 Y 5Y 6Y 4 Y 3 Y 2 Y 1 Y 0 ST CST B A 0A 1 A 274LS138 ST AY 7Y 5Y 6Y 4 Y 3Y 2Y 1 Y 0 ST CST BA 0A 1 A 2 74LS138 CB A“1”&Z解:23.有一水箱,由大、小两台水泵M L 和M S 供水,如图所示;水箱中设置了3个水位检测元件A 、B 、C;水面低于检测元件时,检测元件给出高电平;水面高于检测元件时,检测元件给出低电平;现要求当水位超过C 点时水泵停止工作;水位低于C 点而高于B 点时M S 单独工作;水位低于B 点而高于A 点时M L 单独工作;水位低于A 点时M L 和M S 同时工作;试用74LS138加上适当的逻辑门电路控制两台水泵的运行;74LS138的逻辑功能表输 入输 出S 1 32S SA 2 A 1 A 0 0Y 1Y 2Y 3Y 4Y 5Y 6Y 7Y0 X X X X 1 1 1 1 1 1 1 1 X 1 X X X 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 01 1 11 1 1 1 1 1 1 01. 解:1输入A 、B 、C 按题中设定,并设输出M L =1时,开小水泵 M L =0时,关小水泵 M S =1时,开大水泵 M S =1时,关大水泵; 2根据题意列出真值表:A B C M L M S 0 0 0 0 0 0 0 1 0 1 0 1 0 × × 0 1 1 1 0 1 0 0 × × 1 0 1 × × 1 1 0 × × 111113由真值表化简整理得到:ABC C AB BC A C B A B M L +++==76327632m m m m m m m m M L •••=+++=C B A ABC C AB C B A C B A C B A M S ++++=+=7654176541m m m m m m m m m m M S ••••=++++=4令A=A,B=B,C=C,画出电路图:1“0101” “1111” “1111” 2“0110”时复位24.分析如下74LS153数据选择器构成电路的输出逻辑函数式;4分解:A AB B A F =+=25.试用图示3线-8线译码器74LS138和必要的门电路产生如下多输出逻辑函数;要求:1写出表达式的转换过程6分;2在给定的逻辑符号图上完成最终电路图;6分⎪⎩⎪⎨⎧+=++=+=C B A C B Y BC C B A C B A Y BC AC Y 321 解:FA BYD 0 D 1 D 2 D 3A 1 A 0 5403743127531m m m Y m m m m Y m m m Y ••=•••=••=。
二、计算分析题
1、考虑下面一个驱动1pF 负载电容的反相器:
参数:V thn =0.5V ,V thp =-0.5V ,ox p ox n C C μμ3= ,0=λ
V
VDD 5.2=
PF
L 1=in V out
V
a 、 假定V in 是全摆幅(0~2.5V ),输出V out 的摆幅是多少?
0~2.5V
b 、输入电压V in =1.25V 时,M 1、M 2的工作状态是什么?
饱和区
c 、 假定()2L W
=24μm/0.25μm ,确定反相器为理想转换电压Vsp=1.25V 时的
()1L W ()21
121thn gsn ox n D V V L W C I -⎪⎭⎫ ⎝⎛=μ ()2
2221thp sgp ox p D V V L W C I -⎪⎭⎫ ⎝⎛=μ I D1=I D2 ,sgp gsn V V = ,thp thn V V = , p n μμ3=
由此得到:()2L W =3()1
L W ()1
L W
=8μm/0.25μm
d 、假定输入时钟频率是100MHz ,摆幅为0到VDD (上升和下降时间为0)这个电路的平均功耗是多少?
2DD L V C f P ⨯⨯=
=100MHz×1pF×(2.5V)2
=0.625mW
2、传输晶体管逻辑
a 、 考虑采用NMOS 和PMOS 传输晶体管实现的下列电路。
假定输入和它们的互补信号(A ,A ,B ,B )是全摆幅的(0到VDD )。
这两个电路实现的逻辑功能是什么?
A
Y
Z
AB Y =
AB Z =
b 、如下图所示电路,假定反相器在理想的VDD/2时翻转,忽略体效应、沟道长度调制和所有寄生电容。
VDD=2.5V , V thn =0.5V ,V thp =-0.5V 。
A B
B VDD
2
M 1
M S
3
M 4
M X
(1)、这个电路执行什么逻辑功能?
NAND
(2)、解释为什么这个电路具有非零的静态功耗。
当A=B=VDD ,在节点X 的电压为Vx=V DD -V thn 。
这引起在传输晶体
管驱动的反相器的静态功耗。