第1章+集成电路制造工艺
- 格式：ppt
- 大小：1.87 MB
- 文档页数：55
下载文档原格式
合集下载
半导体集成电路考试题目及参考答案
第一部分考试试题第0章绪论1.什么叫半导体集成电路？2.按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写？3.按照器件类型分，半导体集成电路分为哪几类？4.按电路功能或信号类型分，半导体集成电路分为哪几类？5.什么是特征尺寸？它对集成电路工艺有何影响？6.名词解释：集成度、wafer size、die size、摩尔定律？第1章集成电路的基本制造工艺1.四层三结的结构的双极型晶体管中隐埋层的作用？2.在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响？。
3.简单叙述一下pn结隔离的NPN晶体管的光刻步骤？4.简述硅栅p阱CMOS的光刻步骤？5.以p阱CMOS工艺为基础的BiCMOS的有哪些不足？6.以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法。
7. 请画出NPN晶体管的版图，并且标注各层掺杂区域类型。
8.请画出CMOS反相器的版图，并标注各层掺杂类型和输入输出端子。
第2章集成电路中的晶体管及其寄生效应1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？。
2.什么是集成双极晶体管的无源寄生效应？3. 什么是MOS晶体管的有源寄生效应？4. 什么是MOS晶体管的闩锁效应，其对晶体管有什么影响?5. 消除“Latch-up”效应的方法？6.如何解决MOS器件的场区寄生MOSFET效应？7. 如何解决MOS器件中的寄生双极晶体管效应？第3章集成电路中的无源元件1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？2.集成电路中常用的电容有哪些。
3. 为什么基区薄层电阻需要修正。
4. 为什么新的工艺中要用铜布线取代铝布线。
5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。
第4章TTL电路1.名词解释电压传输特性开门/关门电平逻辑摆幅过渡区宽度输入短路电流输入漏电流静态功耗瞬态延迟时间瞬态存储时间瞬态上升时间瞬态下降时间瞬时导通时间2. 分析四管标准TTL与非门（稳态时）各管的工作状态？3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。
半导体工艺第一章
1-1什么是集成电路？解：集成电路是通过一系列特定的平面制造工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互联关系，“集成”在一块半导体单晶片上，冰封装在一个保护外壳内，能执行特定功能的复杂电子系统。
1-2集成电路制造的主要工艺有哪些？解：重复清洗、氧化、化学气相淀积、金属化、光刻、刻蚀、掺杂和平坦化。
1-3画出集成电路中电阻、电容、二极管、晶体管、场效应晶体管和CMOS反相器的结构图。
1-4半导体工艺经历了哪几种工艺发展过程？现在采用的是哪种工艺技术？解：（1）1952年肖克莱发明了生产型晶体管，其特点是在晶体管生长过程中形成NPN型晶体管。
（2）同年萨拜提出了合金结型晶体管，其原理是将铟球放置在锗片的两边，在高温下溶解锗而形成两个PN结。
（3）1954年贝尔实验室提出了采用气相扩散方法形成台面型结型晶体管。
（4）1960年，硅平面结型晶体管的发明；（5）1954年库尔特提出了用PN结来隔离集成电路中的各个晶体管和其他元件。
（6）1959年仙童公司的罗伯特提出了用平面工艺来制作硅集成电路。
现在采用的是硅平面工艺技术；1-5芯片制造包括哪几个阶段？简要描述各个阶段。
解：（1）硅片制备；将硅从沙中提炼并纯化，形成半导体级硅的多晶硅。
（2）芯片制造；硅片到达硅片制造厂，经过清洗、成膜、光刻、刻蚀、和掺杂（扩散、离子注入）等主要工艺之后，加工成的硅片具有永久刻蚀在硅片上的完整的集成电流。
（3）掩膜板制作；掩膜版中包括构成芯片的各层图形结构，现在最常用的掩膜版技术是石英玻璃涂敷，在石英玻璃掩膜版表面的洛层上形成芯片各层结构图形。
（4）装配与封装；芯片制造完成后，封装之前芯片要经过测试/挑选进行单个芯片的电学测试，拣选出合格芯片和不合格芯片，并作出标识，合格芯片包装在保护壳内。
（5）终测；为了确保芯片的功能，要对每个被封装的集成电路进行测试，以保障芯片的电学和环境特性参数满足要求。
集成电路设计与制造技术作业指导书
集成电路设计与制造技术作业指导书第1章集成电路设计基础 (3)1.1 集成电路概述 (3)1.1.1 集成电路的定义与分类 (3)1.1.2 集成电路的发展历程 (3)1.2 集成电路设计流程 (4)1.2.1 设计需求分析 (4)1.2.2 设计方案制定 (4)1.2.3 电路设计与仿真 (4)1.2.4 布局与布线 (4)1.2.5 版图绘制与验证 (4)1.2.6 生产与测试 (4)1.3 设计规范与工艺限制 (4)1.3.1 设计规范 (4)1.3.2 工艺限制 (4)第2章基本晶体管与MOSFET理论 (5)2.1 双极型晶体管 (5)2.1.1 结构与工作原理 (5)2.1.2 基本特性 (5)2.1.3 基本应用 (5)2.2 MOSFET晶体管 (5)2.2.1 结构与工作原理 (5)2.2.2 基本特性 (5)2.2.3 基本应用 (5)2.3 晶体管的小信号模型 (5)2.3.1 BJT小信号模型 (6)2.3.2 MOSFET小信号模型 (6)2.3.3 小信号模型的应用 (6)第3章数字集成电路设计 (6)3.1 逻辑门设计 (6)3.1.1 基本逻辑门 (6)3.1.2 复合逻辑门 (6)3.1.3 传输门 (6)3.2 组合逻辑电路设计 (6)3.2.1 组合逻辑电路概述 (6)3.2.2 编码器与译码器 (6)3.2.3 多路选择器与多路分配器 (6)3.2.4 算术逻辑单元（ALU） (7)3.3 时序逻辑电路设计 (7)3.3.1 时序逻辑电路概述 (7)3.3.2 触发器 (7)3.3.3 计数器 (7)3.3.5 数字时钟管理电路 (7)第4章集成电路模拟设计 (7)4.1 放大器设计 (7)4.1.1 放大器原理 (7)4.1.2 放大器电路拓扑 (7)4.1.3 放大器设计方法 (8)4.1.4 放大器设计实例 (8)4.2 滤波器设计 (8)4.2.1 滤波器原理 (8)4.2.2 滤波器电路拓扑 (8)4.2.3 滤波器设计方法 (8)4.2.4 滤波器设计实例 (8)4.3 模拟集成电路设计实例 (8)4.3.1 集成运算放大器设计 (8)4.3.2 集成电压比较器设计 (8)4.3.3 集成模拟开关设计 (8)4.3.4 集成模拟信号处理电路设计 (8)第5章集成电路制造工艺 (9)5.1 制造工艺概述 (9)5.2 光刻工艺 (9)5.3 蚀刻工艺与清洗技术 (9)第6章硅衬底制备技术 (10)6.1 硅材料的制备 (10)6.1.1 硅的提取与净化 (10)6.1.2 高纯硅的制备 (10)6.2 外延生长技术 (10)6.2.1 外延生长原理 (10)6.2.2 外延生长设备与工艺 (10)6.2.3 外延生长硅衬底的应用 (10)6.3 硅片加工技术 (10)6.3.1 硅片切割技术 (10)6.3.2 硅片研磨与抛光技术 (10)6.3.3 硅片清洗与检验 (10)6.3.4 硅片加工技术的发展趋势 (11)第7章集成电路中的互连技术 (11)7.1 金属互连 (11)7.1.1 金属互连的基本原理 (11)7.1.2 金属互连的制备工艺 (11)7.1.3 金属互连的功能评价 (11)7.2 多层互连技术 (11)7.2.1 多层互连的原理与结构 (11)7.2.2 多层互连的制备工艺 (11)7.2.3 多层互连技术的挑战与发展 (11)7.3.1 铜互连技术 (12)7.3.2 低电阻率金属互连技术 (12)7.3.3 低电阻互连技术的发展趋势 (12)第8章集成电路封装与测试 (12)8.1 封装技术概述 (12)8.1.1 封装技术发展 (12)8.1.2 封装技术分类 (12)8.2 常见封装类型 (12)8.2.1 DIP封装 (12)8.2.2 QFP封装 (13)8.2.3 BGA封装 (13)8.3 集成电路测试方法 (13)8.3.1 功能测试 (13)8.3.2 参数测试 (13)8.3.3 可靠性测试 (13)8.3.4 系统级测试 (13)第9章集成电路可靠性分析 (13)9.1 失效机制 (13)9.2 热可靠性分析 (14)9.3 电可靠性分析 (14)第10章集成电路发展趋势与展望 (14)10.1 先进工艺技术 (14)10.2 封装技术的创新与发展 (14)10.3 集成电路设计方法学的进展 (15)10.4 未来集成电路的发展趋势与挑战 (15)第1章集成电路设计基础1.1 集成电路概述1.1.1 集成电路的定义与分类集成电路（Integrated Circuit，IC）是指在一个半导体衬底上，采用一定的工艺技术，将一个或多个电子电路的组成部分集成在一起，以实现电子器件和电路的功能。
集成电路基本制造工艺
间隙式扩散：杂质离子位于晶格间隙：
– Na、K、Fe、Cu、Au 等元素 – 扩散系数要比替位式扩散大6～7个数量级 – （绝对不许用手摸硅片—防止Na+沾污。）30
Sc
Sc
xJ
xJ
立体图
柱面
平面 球面
横向扩展宽度=0.8xj
剖面图
杂质横向扩散示意图
31
离子注入
离子注入是另一种掺杂技术，离子 注入掺杂也分为两个步骤：离子注入和 退火再分布。离子注入是通过高能离子 束轰击硅片表面，在掺杂窗口处，杂质 离子被注入硅本体，在其他部位，杂质 离子被硅表面的保护层屏蔽，完成选择 掺杂的过程。进入硅中的杂质离子在一 定的位置形成一定的分布。通常，离子 注入的深度(平均射程)较浅且浓度较大， 必须重新使它们再分布。掺杂深度由注 入杂质离子的能量和质量决定，掺杂浓 度由注入杂质离子的数目(剂量)决定。
27
1.2.3 掺杂工艺（扩散与离子注入）
通过掺杂可以在硅衬底上形成不同类型的半导体区
域，构成各种器件结构。掺杂工艺的基本思想就是通过 某种技术措施，将一定浓度的Ⅲ价元素，如硼，或Ⅴ价 元素，如磷、砷等掺入半导体衬底。
D
G
S
G
D
S
Al
SiO2
N
N
P-si
28
掺杂：将需要的杂质掺入特定的 半导体区域中，以达到改变半导 体电学性质，形成PN结、电阻、 欧姆接触
湿法刻蚀：利用液态化学试剂或溶液通过化 学反应进行刻蚀的方法。
干法刻蚀：主要指利用低压放电产生的等离子 体中的离子或游离基(处于激发态的分子、原子 及各种原子基团等)与材料发生化学反应或通过 轰击等物理作用而达到刻蚀的目的。
26
– Na、K、Fe、Cu、Au 等元素 – 扩散系数要比替位式扩散大6～7个数量级 – （绝对不许用手摸硅片—防止Na+沾污。）30
Sc
Sc
xJ
xJ
立体图
柱面
平面 球面
横向扩展宽度=0.8xj
剖面图
杂质横向扩散示意图
31
离子注入
离子注入是另一种掺杂技术，离子 注入掺杂也分为两个步骤：离子注入和 退火再分布。离子注入是通过高能离子 束轰击硅片表面，在掺杂窗口处，杂质 离子被注入硅本体，在其他部位，杂质 离子被硅表面的保护层屏蔽，完成选择 掺杂的过程。进入硅中的杂质离子在一 定的位置形成一定的分布。通常，离子 注入的深度(平均射程)较浅且浓度较大， 必须重新使它们再分布。掺杂深度由注 入杂质离子的能量和质量决定，掺杂浓 度由注入杂质离子的数目(剂量)决定。
27
1.2.3 掺杂工艺（扩散与离子注入）
通过掺杂可以在硅衬底上形成不同类型的半导体区
域，构成各种器件结构。掺杂工艺的基本思想就是通过 某种技术措施，将一定浓度的Ⅲ价元素，如硼，或Ⅴ价 元素，如磷、砷等掺入半导体衬底。
D
G
S
G
D
S
Al
SiO2
N
N
P-si
28
掺杂：将需要的杂质掺入特定的 半导体区域中，以达到改变半导 体电学性质，形成PN结、电阻、 欧姆接触
湿法刻蚀：利用液态化学试剂或溶液通过化 学反应进行刻蚀的方法。
干法刻蚀：主要指利用低压放电产生的等离子 体中的离子或游离基(处于激发态的分子、原子 及各种原子基团等)与材料发生化学反应或通过 轰击等物理作用而达到刻蚀的目的。
26
集成电路制造工艺流程
P N+ N-P+
23
1.1.1 工艺流程（续5） 蒸镀金属 反刻金属
P P+ N+ N- P+
P-Sub
2021/1/7 韩良
P N+ N-P+
24
1.1.1 工艺流程（续6） 钝化 光刻钝化窗口后工序
P P+ N+ N- P+
P-Sub
2021/1/7 韩良
P N+ N-P+
25
1.1.2 光刻掩膜版汇总
N–-epi
钝化层
SiO2
P+
P-Sub 2021/1/7 韩良
N+埋层 27
EB C
N+ P
N+
N–-epi
P+
1.1.4 埋层的作用
1.减小串联电阻（集成电路中的各个电极均从 上表面引出，外延层电阻率较大且路径较长。 2.减小寄生pnp晶体管的影响（第二章介绍）
光P+刻胶
SiO2
EB C
N+ P
计公司。
2021/1/7
2
韩良
引言
2. 代客户加工（代工）方式
➢ 芯片设计单位和工艺制造单位的分离，即芯片设计单位可以不拥有生产线而存在和发 展，而芯片制造单位致力于工艺实现，即代客户加工（简称代工）方式。
➢ 代工方式已成为集成电路技术发展的一个重要特征。
2021/1/7
3
韩良
引言
3. PDK文件
2021/1/7
5
韩良
引言
5. 掩模与流片
➢ 代工单位根据设计单位提供的GDS-Ⅱ格式的版图 数据，首先制作掩模（Mask），将版图数据定义 的图形固化到铬板等材料的一套掩模上。
集成电路制造工艺
集成电路制造工艺第1章绪论1.1 课题背景在过去的的几十年里，一个以计算机、互联网、无线通信和全球定位系统为组成部分的信息社会逐渐形成。
这个信息社会的核心部分是由众多内建于系统中的细小集成电路（IC）芯片支持和构成的。
集成电路广泛应用于生活中的各个领域—诸如消费类产品、家庭用品、汽车、信息技术、电信、媒体、军事和空间应用。
结合纳米技术，持续不断的研究和开发即将使得集成电路更小和更强有力。
在可见的未来，计算机的尺寸将缩小到指甲盖大小，达到集成电路在尺寸、速度、价格及功耗方面实际可能的极限。
1.2 集成电路制造工艺发展概况随着硅平面工艺技术的不断完善和发展，到1958年，诞生了第一块集成电路，也就是小规模集成电路（SSL）；到了20世纪60年代中期，出现了中规模集成电路（MSL）；20世纪70年代前期，出现了大规模集成电路（LSL）；20世纪70年代后期又出现了超大规模集成电路（VLSL）；到了20世纪90年代就出现了特大规模集成电路（ULSL）。
集成电路的制造工艺流程十分复杂，而且不同的种类、不同的功能、不同的结构的集成电路，其制造工艺的流程也不一样。
人们常常以最小线宽（特征尺寸）、硅晶圆片的直径和动态随机存取存储器（DRAM）的容量，来评价集成电路制造工艺的发展水平。
在表1-1中列出了从1995年到2010年集成电路的发展情况和展望。
表1-1 集成电路的发展情况和展望年代1995 1998 2001 2004 2007 2010 特征尺寸/um 0.35 0.25 0.18 0.13 0.09 0.065DRAM容量/bit 64M 256M 1G 4G 16G 64G微处理器尺寸/mm²250 300 360 430 520 620DRAM尺寸/mm²190 280 420 640 960 1400 逻辑电路晶体管密度（晶体管数）/个4M 7M 13M 25M 50M 90M 高速缓冲器/（bit/cm²）2M 6M 20M 50M 100M 300M最大硅晶圆片直径/mm 200 200 300 300 400 400第2章半导体集成电路制造工艺流程2.1 概括本章以大量精美的图片、图表及具体详实的数据详细描述了集成电路制造的全过程。
清华大学 集成电路制造工艺 王水弟 课件第1章概述-2
40
（34）1990年6月3日，罗伯特· 诺伊斯去世，享 年62岁。（杰克· 基尔比于2005年5月去 世，享年81岁。 ）
（35）1993年，三星建立第一个8英寸晶圆 厂，同年成为全球最大的存储器厂商。
（36）1995年，NEC开发出全球第一块1Gb DRAM。
41
4Gb DRAM
（1.8V 0.10μm 645mm2 0.1μm2/cell）
第10章MEMS加工技术
第3章 扩散工艺 第5章 离子注入 第7章 光刻工艺
第9章 薄膜淀积工艺
第11章 金属化工艺
6
IC设计/版图和分析 硅圆片加工
基板版图设计 基板加工和测试 IC芯片加工和测试
IC封装设计和分析
IC封装和测试
PCB版图设计 PCB加工和测试
设备
材料
PCB装配
性能不好 PCB测试
32
（16）1965年，摩尔提出“摩尔定律”
（17）1967年，TI发明第一个手持计算器。
33
（18）1968年，诺伊斯和摩尔离开了了仙童公 司，7月18日他们两人宣布整合NM电子， 罗克担任董事会主席，诺伊斯担任总裁， 摩尔担任执行副总裁。一个多月后，他们 决定换一个“有点性感”的公司名称，最 后决定选用Intel（Integrated Electronics “集成电子”的缩写）。同年英特尔推出第 一片1kRAM 。公司成立不久，就招聘了斯 坦的泰德· 霍夫——微处理器的发明人。
11
第1章 概
述
12
本章内容 1.1 微电子技术发展重大事件 1.2 IC制造的基本工艺流程 1.3 硅片的制备
13
1.1微电子技术发展重大事件
从二十世纪初（1906年），美国工 程师德· 福雷斯特(D.Forest)在弗莱明发 明真空电子二极管的基础上发明具有放 大电信号的真空三极管，到二十世纪末 发明纳米管，“信息技术”在100年内 发生了翻天覆地的变化。
（34）1990年6月3日，罗伯特· 诺伊斯去世，享 年62岁。（杰克· 基尔比于2005年5月去 世，享年81岁。 ）
（35）1993年，三星建立第一个8英寸晶圆 厂，同年成为全球最大的存储器厂商。
（36）1995年，NEC开发出全球第一块1Gb DRAM。
41
4Gb DRAM
（1.8V 0.10μm 645mm2 0.1μm2/cell）
第10章MEMS加工技术
第3章 扩散工艺 第5章 离子注入 第7章 光刻工艺
第9章 薄膜淀积工艺
第11章 金属化工艺
6
IC设计/版图和分析 硅圆片加工
基板版图设计 基板加工和测试 IC芯片加工和测试
IC封装设计和分析
IC封装和测试
PCB版图设计 PCB加工和测试
设备
材料
PCB装配
性能不好 PCB测试
32
（16）1965年，摩尔提出“摩尔定律”
（17）1967年，TI发明第一个手持计算器。
33
（18）1968年，诺伊斯和摩尔离开了了仙童公 司，7月18日他们两人宣布整合NM电子， 罗克担任董事会主席，诺伊斯担任总裁， 摩尔担任执行副总裁。一个多月后，他们 决定换一个“有点性感”的公司名称，最 后决定选用Intel（Integrated Electronics “集成电子”的缩写）。同年英特尔推出第 一片1kRAM 。公司成立不久，就招聘了斯 坦的泰德· 霍夫——微处理器的发明人。
11
第1章 概
述
12
本章内容 1.1 微电子技术发展重大事件 1.2 IC制造的基本工艺流程 1.3 硅片的制备
13
1.1微电子技术发展重大事件
从二十世纪初（1906年），美国工 程师德· 福雷斯特(D.Forest)在弗莱明发 明真空电子二极管的基础上发明具有放 大电信号的真空三极管，到二十世纪末 发明纳米管，“信息技术”在100年内 发生了翻天覆地的变化。
《基于Tanner的集成电路版图设计技术》课件第一章 集成电路设计前沿技术
围绕移动互联网、信息家电、物联网、云计算、智能电网、智能监 控等战略性新兴产业和重点领域的应用需求，集成电路涵盖了智能终端 芯片、网络通信芯片、信息安全芯片、视频监控设备芯片、数字电视芯 片等类型芯片。
1.2集成电路设计行业概况
1.2.3 我国集成电路设计行业发展情况
我国集成电路设计行业的起步较晚，但是发展速度很快，过去10年 的年复合增长率达到了29%。2004~2014年中国集成电路设计企业销售额 及增速，如图1.2所示。
1.2集成电路设计行业概况
1.2.1 集成电路设计行业概况
集成电路设计行业是集成电路行业的子行业，集成电路行业包括集 成电路设计业、集成电路制造业、集成电路封装业、集成电路测试业、 集成电路加工设备制造业、集成电路材料业等子行业。集成电路设计行 业处于产业链的上游，主要根据终端市场的需求设计开发各类芯片产品， 兼具技术密集型和资金密集型等特征，对企业的研发水平、技术积累、 研发投入、资金实力及产业链整合运作能力等均有较高的要求。
1.2集成电路设计行业概况
1.2.3 我国集成电路设计行业发展情况
2015年排名 1 2 3 4 5 6 7 8 9 10
厂商 Qualcomm OSR Avago/Broadcom
MTK Nvidia AMD Hisilicon（海思） Apple/TSMC Marvell Xilinx Spreadtrum（紫光展讯） 合计
1.2集成电路设计行业概况
1.2.2 集成电路设计行业的市场分类
集成电路按照应用领域大致分为标准通用集成电路和专用集成电路。 其中标准集成电路是指应用领域比较广泛、标准型的通用电路，如存储 器（DRAM）、微处理器（MPU）及微控制器（MCU）等；专用集成电 路是指某一领域会某一专门用途而设计的电路，系统集成电路（SoC） 属于专用集成电路。
1.2集成电路设计行业概况
1.2.3 我国集成电路设计行业发展情况
我国集成电路设计行业的起步较晚，但是发展速度很快，过去10年 的年复合增长率达到了29%。2004~2014年中国集成电路设计企业销售额 及增速，如图1.2所示。
1.2集成电路设计行业概况
1.2.1 集成电路设计行业概况
集成电路设计行业是集成电路行业的子行业，集成电路行业包括集 成电路设计业、集成电路制造业、集成电路封装业、集成电路测试业、 集成电路加工设备制造业、集成电路材料业等子行业。集成电路设计行 业处于产业链的上游，主要根据终端市场的需求设计开发各类芯片产品， 兼具技术密集型和资金密集型等特征，对企业的研发水平、技术积累、 研发投入、资金实力及产业链整合运作能力等均有较高的要求。
1.2集成电路设计行业概况
1.2.3 我国集成电路设计行业发展情况
2015年排名 1 2 3 4 5 6 7 8 9 10
厂商 Qualcomm OSR Avago/Broadcom
MTK Nvidia AMD Hisilicon（海思） Apple/TSMC Marvell Xilinx Spreadtrum（紫光展讯） 合计
1.2集成电路设计行业概况
1.2.2 集成电路设计行业的市场分类
集成电路按照应用领域大致分为标准通用集成电路和专用集成电路。 其中标准集成电路是指应用领域比较广泛、标准型的通用电路，如存储 器（DRAM）、微处理器（MPU）及微控制器（MCU）等；专用集成电 路是指某一领域会某一专门用途而设计的电路，系统集成电路（SoC） 属于专用集成电路。
半导体工艺及芯片制造复习资料简答题与答案
半导体工艺及芯片制造复习资料简答题与答案第一章、半导体产业介绍1 .什么叫集成电路？写出集成电路发展的五个时代及晶体管的数量？（15分）集成电路：将多个电子元件集成在一块衬底上，完成一定的电路或系统功能。
集成电路芯片/元件数 无集成1 小规模（SSI ）2到50 中规模（MSI ）50到5000 大规模（LSI ）5000到10万 超大规模（VLSI ） 10万至U100万 甚大规模（ULSI ） 大于100万 产业周期1960年前 20世纪60年代前期 20世纪60年代到70年代前期 20世纪70年代前期到后期 20世纪70年代后期到80年代后期 20世纪90年代后期到现在2 .写出IC 制造的5个步骤？（15分）Wafer preparation （硅片准备）Wafer fabrication （硅片制造）Wafer test/sort （硅片测试和拣选）Assembly and packaging （装配和封装）Final test （终测）3 .写出半导体产业发展方向？什么是摩尔定律？（15分）发展方向：提高芯片性能一提升速度（关键尺寸降低，集成度提高，研发采用新材料），降低功耗。
提高芯片可靠性一严格控制污染。
降低成本——线宽降低、晶片直径增加。
摩尔定律指：IC 的集成度将每隔一年翻一番。
1975年被修改为：IC 的集成度将每隔一年半翻一番。
4 .什么是特征尺寸CD ？ （10分）最小特征尺寸，称为关键尺寸（Critical Dimension, CD ） CD 常用于衡量工艺难易的标志。
5.什么是 More moore 定律和 More than Moore 定律？（10 分）“More Moore”指的是芯片特征尺寸的不断缩小。
从几何学角度指的是为了提高密度、性能和可靠性在晶圆水平和垂直方向上的特征尺寸的继续缩小。
与此关联的3D结构改善等非几何学工艺技术和新材料的运用来影响晶圆的电性能。
集成电路制造工艺流程
单击此处添加标题
*
磷穿透扩散：减小串联电阻 离子注入：精确控制参杂浓度和结深
B
P-Sub
N+埋层
SiO2
光刻胶
P+
P+
P+
P
P
N+
P-Sub
1.2.2 N阱硅栅CMOS工艺主要流程 2. 氧化、光刻N-阱(nwell)
*
1.2.2 N阱硅栅CMOS工艺主要流程 3. N-阱注入，N-阱推进,退火，清洁表面
P-Sub
N阱
*
1.2.2 N阱硅栅CMOS工艺主要流程 4.长薄氧、长氮化硅、光刻场区(active反版)
N阱
P-Sub
*
集成电路（Integrated Circuit） 制造工艺是集成电路实现的手段，也是集成电路设计的基础。
单击添加副标题
第一章 集成电路制造工艺流程
*
无生产线集成电路设计技术
引言
随着集成电路发展的过程，其发展的总趋势是革新工艺、提高集成度和速度。 设计工作由有生产线集成电路设计到无生产线集成电路设计的发展过程。 无生产线（Fabless）集成电路设计公司。如美国有200多家、台湾有100多家这样的设计公司。
*
P-Sub
1.2.2 N阱硅栅CMOS工艺主要流程 13. 钝化层淀积，平整化，光刻钝化窗孔(pad)
*
N阱
有源区
多晶
Pplus
Nplus
接触孔
金属1
通孔
金属2
PAD
1.2.3 N阱硅栅CMOS工艺 光刻掩膜版汇总简图
*
2. 减缓表面台阶
3. 减小表面漏电流
P-Sub
N-阱
*
磷穿透扩散：减小串联电阻 离子注入：精确控制参杂浓度和结深
B
P-Sub
N+埋层
SiO2
光刻胶
P+
P+
P+
P
P
N+
P-Sub
1.2.2 N阱硅栅CMOS工艺主要流程 2. 氧化、光刻N-阱(nwell)
*
1.2.2 N阱硅栅CMOS工艺主要流程 3. N-阱注入，N-阱推进,退火，清洁表面
P-Sub
N阱
*
1.2.2 N阱硅栅CMOS工艺主要流程 4.长薄氧、长氮化硅、光刻场区(active反版)
N阱
P-Sub
*
集成电路（Integrated Circuit） 制造工艺是集成电路实现的手段，也是集成电路设计的基础。
单击添加副标题
第一章 集成电路制造工艺流程
*
无生产线集成电路设计技术
引言
随着集成电路发展的过程，其发展的总趋势是革新工艺、提高集成度和速度。 设计工作由有生产线集成电路设计到无生产线集成电路设计的发展过程。 无生产线（Fabless）集成电路设计公司。如美国有200多家、台湾有100多家这样的设计公司。
*
P-Sub
1.2.2 N阱硅栅CMOS工艺主要流程 13. 钝化层淀积，平整化，光刻钝化窗孔(pad)
*
N阱
有源区
多晶
Pplus
Nplus
接触孔
金属1
通孔
金属2
PAD
1.2.3 N阱硅栅CMOS工艺 光刻掩膜版汇总简图
*
2. 减缓表面台阶
3. 减小表面漏电流
P-Sub
N-阱
半导体集成电路部分习题答案(朱正涌)
=0.7V, =5V, ，忽略衬底偏置效应。
(1)当 时，欲使 =0.3V，驱动管应取何尺寸?
答：
7.2有一E/D NMOS反相器，若 =2V, =-2V, =25, =5V。
(1)求此反相器的逻辑电平是多少?
答：
第8章MOS基本逻辑单元
复习思考题
8.2图题8.2为一E/D NMOS电路。
(1)试问此电路可实现何种逻辑运算?
第13章集成运算放大器
13.2对于图题13.2所示差分对，设 =100, =0.7V，试求其 和 。
答：
9.5
13.4图题13.4为一个级联射耦对放大器，设 时， , , 。求：
(1) , 及 ；
(2) 和 (若 , )。
答：(1)
(2)
13.5已知射耦对差分放大器电路如图题13.5所示，晶体管的 ， ，试求当 =130mV时的 值。
所示。
提示：先求截锥体的高度
-
然后利用公式： ，
注意：在计算W、L时,应考虑横向扩散。
2.3伴随一个情况下，哪一种偏置会使得寄生晶体管的影响最大?
答：当横向PNP管处于饱和状态时，会使得寄生晶体管的影响最大。
2.8试设计一个单基极、单发射极和单集电极的输出晶体管，要求其在20mA的电流负载下
由 画出隔离槽的四周；
验证所画晶体管的 是否满足 的条件，若不满足，则要对所作
的图进行修正，直至满足 的条件。（ 及己知
）
第3章集成电路中的无源元件
复习思考题
3.3设计一个4kΩ的基区扩散电阻及其版图。
试求：(1)可取的电阻最小线宽 =?你取多少?
答：12μm
(2)粗估一下电阻长度，根据隔离框面积该电阻至少要几个弯头?
(1)当 时，欲使 =0.3V，驱动管应取何尺寸?
答：
7.2有一E/D NMOS反相器，若 =2V, =-2V, =25, =5V。
(1)求此反相器的逻辑电平是多少?
答：
第8章MOS基本逻辑单元
复习思考题
8.2图题8.2为一E/D NMOS电路。
(1)试问此电路可实现何种逻辑运算?
第13章集成运算放大器
13.2对于图题13.2所示差分对，设 =100, =0.7V，试求其 和 。
答：
9.5
13.4图题13.4为一个级联射耦对放大器，设 时， , , 。求：
(1) , 及 ；
(2) 和 (若 , )。
答：(1)
(2)
13.5已知射耦对差分放大器电路如图题13.5所示，晶体管的 ， ，试求当 =130mV时的 值。
所示。
提示：先求截锥体的高度
-
然后利用公式： ，
注意：在计算W、L时,应考虑横向扩散。
2.3伴随一个情况下，哪一种偏置会使得寄生晶体管的影响最大?
答：当横向PNP管处于饱和状态时，会使得寄生晶体管的影响最大。
2.8试设计一个单基极、单发射极和单集电极的输出晶体管，要求其在20mA的电流负载下
由 画出隔离槽的四周；
验证所画晶体管的 是否满足 的条件，若不满足，则要对所作
的图进行修正，直至满足 的条件。（ 及己知
）
第3章集成电路中的无源元件
复习思考题
3.3设计一个4kΩ的基区扩散电阻及其版图。
试求：(1)可取的电阻最小线宽 =?你取多少?
答：12μm
(2)粗估一下电阻长度，根据隔离框面积该电阻至少要几个弯头?
《集成电路制造工艺与工程应用》第一章课件
d) 功耗和散热成为限制芯片性能的瓶颈， 限制了NMOS工艺技术在超大规模集成电路的应用。（集成
度不断提高，每颗芯片可能含有上万门器件） 。
VDD
(a)NMOS反相器 (b)NMOS或非门 (c)NMOS与非门
VDD
VDD
输入
输出
A
B
VSS （a）
VSS
VSS
（b）
A 输出
B
输出
VSS
（c）
6
多晶硅栅工艺技术
NMOS和PMOS阈值电压的调节问题。
15
《集成电路制造工艺与工程应用》讲义 2018/09/28
栅极金属硅化物和漏端轻掺杂结构工艺技术
随着MOS器件的特征尺寸缩小到亚微米阶段： 1. 多晶硅栅的缺点： 电阻率高，严重影响了MOS器件的高频特性。（厚度3KÅ的多晶硅的方块电阻高达
36ohm/sq。 ） 2. 金属硅化物（polycide）：
输出 PNP
p+
n+
Rp
n+
p+
p+
Rn P-sub
(a)
n+ NW Rp
输出 NPN
VSS (b)
输入
输出
Hale Waihona Puke VSS8SOS CMOS集成电路和硅CMOS集成电路
蓝宝石（Silicon-on-Sapphire SOS）是通过 外延生长技术把硅生长在蓝宝石上，SOS CMOS工艺集成电路被应用在人造卫星和导 弹等军事电子领域。
3. 20世纪60年代之前集成电路基本是双极型工艺集成电路，20世纪70年代NMOS和CMOS工艺集成电路 开始在逻辑运算领域逐步取代双极型工艺集成电路的统治地位。
集成电路试题库
集成电路试题库半导体集成电路典型试题绪论1、什么叫半导体集成电路？【答案：】通过⼀系列的加⼯⼯艺，将晶体管，⼆极管等有源器件和电阻，电容等⽆源元件，按⼀定电路互连。
集成在⼀块半导体基⽚上。
封装在⼀个外壳内，执⾏特定的电路或系统功能。
2、按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英⽂缩写【答案：】⼩规模集成电路（SSI），中规模集成电路（MSI），⼤规模集成电路（VSI），超⼤规模集成电路（VLSI），特⼤规模集成电路（ULSI），巨⼤规模集成电路（GSI）3、按照器件类型分，半导体集成电路分为哪⼏类？【答案：】双极型（BJT）集成电路，单极型（MOS）集成电路，Bi-CMOS型集成电路。
4、按电路功能或信号类型分，半导体集成电路分为哪⼏类？【答案：】数字集成电路，模拟集成电路，数模混合集成电路。
5、什么是特征尺⼨？它对集成电路⼯艺有何影响？【答案：】集成电路中半导体器件的最⼩尺⼨如MOSFET的最⼩沟道长度。
是衡量集成电路加⼯和设计⽔平的重要标志。
它的减⼩使得芯⽚集成度的直接提⾼。
6、名词解释：集成度、wafer size、die size、摩尔定律？【答案：】7、分析下⾯的电路，指出它完成的逻辑功能，说明它和⼀般动态组合逻辑电路的不同,分析它的⼯作原理。
【答案：】该电路可以完成NAND逻辑。
与⼀般动态组合逻辑电路相⽐，它增加了⼀个MOS管M kp，它可以解决⼀般动态组合逻辑电路存在的电荷分配的问题。
对于⼀般的动态组合逻辑电路，在评估阶段，A=“H” B=“L”, 电荷被OUT处和A处的电荷分配，整体的阈值下降，可能导致OUT的输出错误。
该电路增加了⼀个MOS管M kp，在预充电阶段，M kp导通，对C点充电到V dd。
在评估阶段，M kp截⾄，不影响电路的正常输出。
8、延迟时间【答案：】时钟沿与输出端之间的延迟第1章集成电路的基本制造⼯艺1、四层三结的结构的双极型晶体管中隐埋层的作⽤【答案：】减⼩集电极串联电阻，减⼩寄⽣PNP管的影响2、在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响【答案：】电阻率过⼤将增⼤集电极串联电阻，扩⼤饱和压降，若过⼩耐压低，结电容增⼤，且外延时下推⼤3、简单叙述⼀下pn结隔离的NPN晶体管的光刻步骤【答案：】第⼀次光刻：N+隐埋层扩散孔光刻第⼆次光刻：P隔离扩散孔光刻第三次光刻：P型基区扩散孔光刻第四次光刻：N+发射区扩散孔光刻第五次光刻：引线孔光刻第六次光刻：反刻铝4、简述硅栅p阱CMOS的光刻步骤【答案：】P阱光刻，光刻有源区，光刻多晶硅，P+区光刻，N+区光刻，光刻接触孔，光刻铝线5、以p阱CMOS⼯艺为基础的BiCMOS的有哪些不⾜【答案：】NPN晶体管电流增益⼩，集电极串联电阻⼤，NPN管的C极只能接固定电位6、以N阱CMOS⼯艺为基础的BiCMOS的有哪些优缺点？并请提出改进⽅法【答案：】⾸先NPN具有较薄的基区，提⾼了其性能：N阱使得NPN管C极与衬底断开，可根据电路需要接任意电位。
第一章VLS知识点
第一章VLS知识点VLS（Very Large Scale integration）是指非常大规模集成电路技术，是现代集成电路技术的重要分支。
VLS技术的发展使得集成电路的规模大大增加，功能更加强大，性能更加优越。
本章将介绍VLS知识点的基础知识、设计原理、工艺和应用等方面的内容。
一、基础知识1.集成电路：将多个电子元件（如电晶体、电阻、电容等）集成到单个半导体晶片上的电路。
其主要特点是占用空间小、功耗低、可重复使用。
2.VLSI：非常大规模集成电路，是将成百上千个晶体管集成到一个微小的硅晶片上，使电路规模大大增加。
二、设计原理1.逻辑门电路：是通过逻辑门（与门、或门、非门等）来实现不同逻辑功能的电路。
逻辑门的输出结果仅与输入信号的逻辑关系有关。
2. 布尔代数：在逻辑门电路中，常用布尔代数来描述逻辑关系。
布尔代数是由数学家乔治·布尔（George Boole）创立的一种数学运算方法，用于描述逻辑关系和逻辑运算。
3.时序逻辑：逻辑电路的输出是由输入信号和时钟信号共同决定的。
时钟信号用于控制逻辑电路的工作时序。
三、工艺1.MOSFET：金属-氧化物-半导体场效应晶体管，是VLSI集成电路中常用的基本元件。
其主要特点是体积小、功耗低、噪声低、可靠性高。
2.CMOS：互补金属-氧化物-半导体技术，是一种集成电路制造工艺。
CMOS技术结合了NMOS（n型金属-氧化物-半导体场效应晶体管）和PMOS （p型金属-氧化物-半导体场效应晶体管）技术，具有功耗低、可靠性高的特点。
3.焊接技术：用于将船到的芯片和印刷电路板进行连接的一种技术。
常用的焊接技术有手工焊接、自动焊接、贴片焊接等。
4.接触孔技术：用于在不同层次的芯片之间进行电连接的一种技术。
接触孔技术将不同层次的芯片通过金属导线进行连接，实现不同层次之间的信号传输。
四、应用1.通信领域：VLSI技术的快速发展使得通信设备的功能大大增强。
在通信领域中，VLSI技术被广泛应用于芯片设计、信号处理、调制解调器等方面。
集成电路制造和设备
THANKS
感谢观看
● 05
第五章 集成电路制造质量控制
制程控制
制程控制是集成电路制造中至关重要的一环， 包括晶圆表面质量检测和工艺参数控制。晶圆 表面质量检测需要通过高精度仪器对晶圆表面 进行检测，确保没有缺陷和杂质。工艺参数控 制则是调节工艺参数，确保每个生产环节都符 合规范。
产品检测
功能测试 测试器件功能是否正常
1970年代大规模集成电路 出现
推动了计算机和电子产品的发展
集成电路制造的重要性
集成电路制造是现代电子工业的基础，它的发展直接影 响着电子产品的性能和功能。随着技术的不断进步，集 成电路制造也在不断创新，为各行业带来更先进的解决 方案。
● 02
第2章 集成电路制造工艺
晶圆清洁工艺
晶圆清洁是集成电路制造工艺中非常重要的一 步，通常包括水洗、化学浸泡和热处理等步骤。 水洗可以去除表面杂质和污染物，化学浸泡可 以进一步清洁并修复晶圆表面，热处理则有助 于提高晶体的质量和均匀性。
● 04
第4章 集成电路制造材料
硅材料
硅材料是集成电路制造中最常用的材料之一。 单晶硅具有高纯度和均匀性，适合制作高性能 芯片；多晶硅成本较低，常用于普通电路制造 中。
金属材料
铝 常用于金属层连接
铜 具有较低电阻，适合用于导线
绝缘材料
二氧化硅
01 常用于制作晶体管绝缘层
非晶硅
02 用于制作光学薄膜等特殊应用
经济贡献 为产业发展提供动力
应用广泛 涵盖计算机、通信等领域
科技引领 引领科技创新方向
集成电路制造发展挑战
技术更新换代
01 面临芯片制造工艺的更新换代
成本控制
02 应对原材料价格波动影响
集成电路制造工艺与工程应用
集成电路设计基础：这部分内容介绍了集成电路设计的基本原理和方法，包括 电路设计、版图设计、物理验证等方面，为读者提供了集成电路设计的理论知 识。
集成电路制造工艺流程：这部分内容是本书的核心，详细介绍了集成电路制造 的各个步骤，包括薄膜制备、光刻、刻蚀、离子注入、金属化等，每个步骤都 包含了原理、设备和工艺控制等方面的内容。
通过阅读这本书，我深刻地认识到集成电路制造工艺的重要性和复杂性。我也 为我国在集成电路领域的发展和进步感到自豪。我相信，《集成电路制造工艺 与工程应用》这本书的将对我国集成电路产业的发展产生积极的推动作用，也 将为读者提供一本优秀的参考书籍。
目录分析
随着科技的飞速发展，集成电路已成为当今世界最为重要的技术之一，广泛应 用于通信、计算机、消费电子等领域。集成电路制造工艺是实现集成电路的关 键技术，其复杂性和精密性要求极高。《集成电路制造工艺与工程应用》这本 书对集成电路制造工艺进行了深入浅出的阐述，并通过工程应用实例，帮助读 者更好地理解和应用集成电路制造工艺。
集成电路制造工艺与工程应用
读书笔记
01 思维导图
03 精彩摘录 05 目录分析
目录
02 内容摘要 04 阅读感受 06 作者简介
思维导图
本书关键字分析思维导图
制造
可以
工程
工艺
设计
应用
一章
制造
工艺
集成电路 介绍
半导体
集成电路
工程
电路
这些
基本
包括
通过
内容摘要
内容摘要
《集成电路制造工艺与工程应用》是一本全面介绍集成电路制造工艺和工程应用的书籍。本书涵 盖了从半导体材料到集成电路制造的全过程，以及各种工程应用实例。以下是本书的主要内容摘 要。 本书首先介绍了半导体材料的基本性质和特点，包括能带结构、载流子输运、热学性质等。这些 基本知识是理解集成电路制造工艺的基础。 这一章详细介绍了集成电路制造的主要工艺流程，包括薄膜沉积、光刻、刻蚀、掺杂等。这些工 艺步骤是集成电路制造的核心，通过这些工艺，可以将微小的电路设计在半导体材料上。 这一章重点介绍了各种半导体器件的制造工艺，包括二极管、晶体管、场效应管等。这些器件是 集成电路的基本组成部分，其性能对整个集成电路的性能有着决定性的影响。 这一章介绍了集成电路设计的基本原理和方法，包括电路分析、电路设计、版图绘制等。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
钝化层
E
N+
B
C
N+
SiO2
E B
N+
C
N+
P+
光刻胶 SiO2
N–-epi
P
P+
P
N–-epi
P+
P-Sub
2013-8-7 韩 良
N+埋层
27
集成电路设计原理
国际微电子中心
1.1.5 隔离的实现 N -epi N -epi 1.P+隔离扩散要扩穿外延层，与p型衬底连 通。因此，将n型外延层分割成若干个 “岛” P P-Sub 。 P-Sub P-Sub P与 (GND) (GND) 2. P+隔离接电路最低电位，使“岛” (GND) N+ N+ “岛” 之间形成两个背靠背的反偏二极管。
2013-8-7
韩 良
17
集成电路设计原理
国际微电子中心
1.1.1 工艺流程 衬底准备（P型）氧化 光刻n+埋层区 n+埋层区注入 清洁表面
P-Sub
2013-8-7 韩 良 18
集成电路设计原理
国际微电子中心
1.1.1 工艺流程（续1） 生长n-外延 隔离氧化 光刻p+隔离区 p+隔离注入 p+隔离推进
韩 良
3
集成电路设计原理
国际微电子中心
引言
3. PDK文件
首先，代工单位将经过前期开发确定的一套工艺 设计文件PDK（Pocess Design Kits)通过因特网 传送给设计单位。 PDK文件包括：工艺电路模拟用的器件的SPICE参 数，版图设计用的层次定义，设计规则，晶体管、 电阻、电容等元件和通孔（VIA）、焊盘等基本 结构的版图，与设计工具关联的设计规则检查 （DRC）、参数提取（EXT）和版图电路对照 （LVS）用的文件。
N+
N-
N+
19
N-
P-Sub
2013-8-7 韩 良
集成电路设计原理
国际微电子中心
1.1.1 工艺流程（续2）
光刻硼扩散区 硼扩散 氧化
P+ P-Sub
2013-8-7
N+
N-
P+
N+
20
N-
P+
韩 良
集成电路设计原理
国际微电子中心
1.1.1 工艺流程（续3） 光刻磷扩散区 磷扩散氧化
2013-8-7 29
韩 良
集成电路设计原理
国际微电子中心
§1.2 N阱硅栅CMOS
集成电路制造工艺
2013-8-7
韩 良
30
集成电路设计原理
国际微电子中心
思考题
1.需要几块光刻掩膜版？各自的作用是什么？
2.什么是局部氧化（LOCOS ) ？ （Local Oxidation of Silicon) 3.什么是硅栅自对准(Self Aligned )？ 4. N阱的作用是什么？ 5. NMOS和PMOS的源漏如何形成的？
1.2.1 主要工艺流程
5.场区氧化（LOCOS）, 清洁表面
(场区氧化前可做N管场区注入和P管场区注入）
P-Sub
2013-8-7 韩 良 36
集成电路设计原理
国际微电子中心
1.2.1 主要工艺流程 6. 栅氧化,淀积多晶硅，反刻多晶 （polysilicon—poly)
P-Sub
2013-8-7 韩 良 37
集成电路设计原理
国际微电子中心
1.2.1 主要工艺流程 7. P+ active注入（Pplus）（ 硅栅自对准）
P-Sub
2013-8-7 韩 良 38
集成电路设计原理
国际微电子中心
1.2.1 主要工艺流程 8. N+ active注入（Nplus —Pplus反版） （ 硅栅自对准）
P-Sub
钝化层
E
N+
B P
C
N+
SiO2
E B
N+
C
N+
P+
光刻胶 SiO2
N–-epi
P+
P
N–-epi
P+
P-Sub
2013-8-7 韩 良
N+埋层
26
集成电路设计原理
国际微电子中心
1.1.4 埋层的作用
1.减小串联电阻（集成电路中的各个电极均从 上表面引出，外延层电阻率较大且路径较长。 2.减小寄生pnp晶体管的影响（第二章介绍）
埋层区隔离墙硼扩区 磷扩区 引线孔 金属连线钝化窗口
GND
2013-8-7
Vi T
韩 良 25
Vo
R
VDD
集成电路设计原理
国际微电子中心
1.1.3 外延层电极的引出
欧姆接触电极：金属与参杂浓度较低的外延 层相接触易形成整流接触（金半接触势垒二极 管）。因此，外延层电极引出处应增加浓扩散。
PN结隔离工艺
2013-8-7
韩 良
15
集成电路设计原理
国际微电子中心
思考题
1.需要几块光刻掩膜版(mask)?
2.每块掩膜版的作用是什么？
3.器件之间是如何隔离的？
4.器件的电极是如何引出的？ 5.埋层的作用？
2013-8-7 韩 良 16
集成电路设计原理
国际微电子中心
双极集成电路的基本制造工艺，可 以粗略的分为两类：一类为在元器件间 要做隔离区。隔离的方法有多种，如PN 结隔离，全介质隔离及PN结-介质混合隔 离等。另一类为器件间的自然隔离。 本节介绍PN结隔离工艺。
韩 良 4
2013-8-7
集成电路设计原理
国际微电子中心
引言
4. 电路设计和电路仿真
设计单位根据研究项目提出的技术指标，在自己 掌握的电路与系统知识的基础上，利用PDK提供 的工艺数据和CAD/EDA工具，进行电路设计、电 路仿真（或称模拟）和优化、版图设计、设计规 则检查DRC、参数提取和版图电路图对照LVS， 最终生成通常称之为GDS-Ⅱ格式的版图文件。再 通过因特网传送到代工单位。
韩 良 2
2013-8-7
集成电路设计原理
国际微电子中心
引言
2. 代客户加工（代工）方式
芯片设计单位和工艺制造单位的分离，即 芯片设计单位可以不拥有生产线而存在和 发展，而芯片制造单位致力于工艺实现， 即代客户加工（简称代工）方式。 代工方式已成为集成电路技术发展的一个 重要特征。
2013-8-7
P+ P-Sub
2013-8-7
P N+ N-
P+
P N+
21
N-
P+
韩 良
集成电路设计原理
国际微电子中心
1.1.1 工艺流程（续4）
光刻引线孔 清洁表面
P+ P-Sub
2013-8-7
P N+ N-
P+
P N+
22N-P+ Nhomakorabea韩 良
集成电路设计原理
国际微电子中心
1.1.1 工艺流程（续5）
蒸镀金属 反刻金属
E P+ 光刻胶
SiO2
B SiO2 + N P
C
N+
钝化层
SiO2
N–-epi
韩 良
P+ N+埋层
28
E B N+ P
C
N+
N–-epi
P+
P-Sub
2013-8-7
集成电路设计原理
国际微电子中心
1.1.6 作业
1 描述PN结隔离双极工艺的流程及光 刻掩膜版的作用； 2 说明埋层的作用。
注：下次上课时需要交前一次课的作 业，做为平时成绩的一部分。不能代交！
2013-8-7
韩 良
12
集成电路设计原理
国际微电子中心
代工单位与其他单位关系图
2013-8-7
韩 良
13
集成电路设计原理
国际微电子中心
集成电路制造工艺分类 1. 双极型工艺（bipolar）
2. MOS工艺 3. BiMOS工艺
2013-8-7 韩 良 14
集成电路设计原理
国际微电子中心
§1-1 双极集成电路典型的
集成电路设计原理
国际微电子中心
第一章 集成电路制造工艺
集成电路（Integrated Circuit）
制造工艺是集成电路实现的手段， 也是集成电路设计的基础。
2013-8-7
韩 良
1
集成电路设计原理
国际微电子中心
引言
1.无生产线集成电路设计技术
随着集成电路发展的过程，其发展的总趋 势是革新工艺、提高集成度和速度。 设计工作由有生产线集成电路设计到无生 产线集成电路设计的发展过程。 无生产线（Fabless）集成电路设计公司。 如美国有200多家、台湾有100多家这样的 设计公司。
2013-8-7
韩 良
31
集成电路设计原理
国际微电子中心
1.2.1 主要工艺流程 1.衬底准备
P型单晶片
P+/P外延片
2013-8-7
韩 良
32
集成电路设计原理
国际微电子中心
1.2.1 主要工艺流程 2. 氧化、光刻N-阱(nwell)
P-Sub
2013-8-7 韩 良 33
集成电路设计原理
国际微电子中心
1.2.1 主要工艺流程 3. N-阱注入，N-阱推进,退火，清洁表面
E
N+
B
C
N+
SiO2
E B
N+
C
N+
P+
光刻胶 SiO2
N–-epi
P
P+
P
N–-epi
P+
P-Sub
2013-8-7 韩 良
N+埋层
27
集成电路设计原理
国际微电子中心
1.1.5 隔离的实现 N -epi N -epi 1.P+隔离扩散要扩穿外延层，与p型衬底连 通。因此，将n型外延层分割成若干个 “岛” P P-Sub 。 P-Sub P-Sub P与 (GND) (GND) 2. P+隔离接电路最低电位，使“岛” (GND) N+ N+ “岛” 之间形成两个背靠背的反偏二极管。
2013-8-7
韩 良
17
集成电路设计原理
国际微电子中心
1.1.1 工艺流程 衬底准备（P型）氧化 光刻n+埋层区 n+埋层区注入 清洁表面
P-Sub
2013-8-7 韩 良 18
集成电路设计原理
国际微电子中心
1.1.1 工艺流程（续1） 生长n-外延 隔离氧化 光刻p+隔离区 p+隔离注入 p+隔离推进
韩 良
3
集成电路设计原理
国际微电子中心
引言
3. PDK文件
首先，代工单位将经过前期开发确定的一套工艺 设计文件PDK（Pocess Design Kits)通过因特网 传送给设计单位。 PDK文件包括：工艺电路模拟用的器件的SPICE参 数，版图设计用的层次定义，设计规则，晶体管、 电阻、电容等元件和通孔（VIA）、焊盘等基本 结构的版图，与设计工具关联的设计规则检查 （DRC）、参数提取（EXT）和版图电路对照 （LVS）用的文件。
N+
N-
N+
19
N-
P-Sub
2013-8-7 韩 良
集成电路设计原理
国际微电子中心
1.1.1 工艺流程（续2）
光刻硼扩散区 硼扩散 氧化
P+ P-Sub
2013-8-7
N+
N-
P+
N+
20
N-
P+
韩 良
集成电路设计原理
国际微电子中心
1.1.1 工艺流程（续3） 光刻磷扩散区 磷扩散氧化
2013-8-7 29
韩 良
集成电路设计原理
国际微电子中心
§1.2 N阱硅栅CMOS
集成电路制造工艺
2013-8-7
韩 良
30
集成电路设计原理
国际微电子中心
思考题
1.需要几块光刻掩膜版？各自的作用是什么？
2.什么是局部氧化（LOCOS ) ？ （Local Oxidation of Silicon) 3.什么是硅栅自对准(Self Aligned )？ 4. N阱的作用是什么？ 5. NMOS和PMOS的源漏如何形成的？
1.2.1 主要工艺流程
5.场区氧化（LOCOS）, 清洁表面
(场区氧化前可做N管场区注入和P管场区注入）
P-Sub
2013-8-7 韩 良 36
集成电路设计原理
国际微电子中心
1.2.1 主要工艺流程 6. 栅氧化,淀积多晶硅，反刻多晶 （polysilicon—poly)
P-Sub
2013-8-7 韩 良 37
集成电路设计原理
国际微电子中心
1.2.1 主要工艺流程 7. P+ active注入（Pplus）（ 硅栅自对准）
P-Sub
2013-8-7 韩 良 38
集成电路设计原理
国际微电子中心
1.2.1 主要工艺流程 8. N+ active注入（Nplus —Pplus反版） （ 硅栅自对准）
P-Sub
钝化层
E
N+
B P
C
N+
SiO2
E B
N+
C
N+
P+
光刻胶 SiO2
N–-epi
P+
P
N–-epi
P+
P-Sub
2013-8-7 韩 良
N+埋层
26
集成电路设计原理
国际微电子中心
1.1.4 埋层的作用
1.减小串联电阻（集成电路中的各个电极均从 上表面引出，外延层电阻率较大且路径较长。 2.减小寄生pnp晶体管的影响（第二章介绍）
埋层区隔离墙硼扩区 磷扩区 引线孔 金属连线钝化窗口
GND
2013-8-7
Vi T
韩 良 25
Vo
R
VDD
集成电路设计原理
国际微电子中心
1.1.3 外延层电极的引出
欧姆接触电极：金属与参杂浓度较低的外延 层相接触易形成整流接触（金半接触势垒二极 管）。因此，外延层电极引出处应增加浓扩散。
PN结隔离工艺
2013-8-7
韩 良
15
集成电路设计原理
国际微电子中心
思考题
1.需要几块光刻掩膜版(mask)?
2.每块掩膜版的作用是什么？
3.器件之间是如何隔离的？
4.器件的电极是如何引出的？ 5.埋层的作用？
2013-8-7 韩 良 16
集成电路设计原理
国际微电子中心
双极集成电路的基本制造工艺，可 以粗略的分为两类：一类为在元器件间 要做隔离区。隔离的方法有多种，如PN 结隔离，全介质隔离及PN结-介质混合隔 离等。另一类为器件间的自然隔离。 本节介绍PN结隔离工艺。
韩 良 4
2013-8-7
集成电路设计原理
国际微电子中心
引言
4. 电路设计和电路仿真
设计单位根据研究项目提出的技术指标，在自己 掌握的电路与系统知识的基础上，利用PDK提供 的工艺数据和CAD/EDA工具，进行电路设计、电 路仿真（或称模拟）和优化、版图设计、设计规 则检查DRC、参数提取和版图电路图对照LVS， 最终生成通常称之为GDS-Ⅱ格式的版图文件。再 通过因特网传送到代工单位。
韩 良 2
2013-8-7
集成电路设计原理
国际微电子中心
引言
2. 代客户加工（代工）方式
芯片设计单位和工艺制造单位的分离，即 芯片设计单位可以不拥有生产线而存在和 发展，而芯片制造单位致力于工艺实现， 即代客户加工（简称代工）方式。 代工方式已成为集成电路技术发展的一个 重要特征。
2013-8-7
P+ P-Sub
2013-8-7
P N+ N-
P+
P N+
21
N-
P+
韩 良
集成电路设计原理
国际微电子中心
1.1.1 工艺流程（续4）
光刻引线孔 清洁表面
P+ P-Sub
2013-8-7
P N+ N-
P+
P N+
22N-P+ Nhomakorabea韩 良
集成电路设计原理
国际微电子中心
1.1.1 工艺流程（续5）
蒸镀金属 反刻金属
E P+ 光刻胶
SiO2
B SiO2 + N P
C
N+
钝化层
SiO2
N–-epi
韩 良
P+ N+埋层
28
E B N+ P
C
N+
N–-epi
P+
P-Sub
2013-8-7
集成电路设计原理
国际微电子中心
1.1.6 作业
1 描述PN结隔离双极工艺的流程及光 刻掩膜版的作用； 2 说明埋层的作用。
注：下次上课时需要交前一次课的作 业，做为平时成绩的一部分。不能代交！
2013-8-7
韩 良
12
集成电路设计原理
国际微电子中心
代工单位与其他单位关系图
2013-8-7
韩 良
13
集成电路设计原理
国际微电子中心
集成电路制造工艺分类 1. 双极型工艺（bipolar）
2. MOS工艺 3. BiMOS工艺
2013-8-7 韩 良 14
集成电路设计原理
国际微电子中心
§1-1 双极集成电路典型的
集成电路设计原理
国际微电子中心
第一章 集成电路制造工艺
集成电路（Integrated Circuit）
制造工艺是集成电路实现的手段， 也是集成电路设计的基础。
2013-8-7
韩 良
1
集成电路设计原理
国际微电子中心
引言
1.无生产线集成电路设计技术
随着集成电路发展的过程，其发展的总趋 势是革新工艺、提高集成度和速度。 设计工作由有生产线集成电路设计到无生 产线集成电路设计的发展过程。 无生产线（Fabless）集成电路设计公司。 如美国有200多家、台湾有100多家这样的 设计公司。
2013-8-7
韩 良
31
集成电路设计原理
国际微电子中心
1.2.1 主要工艺流程 1.衬底准备
P型单晶片
P+/P外延片
2013-8-7
韩 良
32
集成电路设计原理
国际微电子中心
1.2.1 主要工艺流程 2. 氧化、光刻N-阱(nwell)
P-Sub
2013-8-7 韩 良 33
集成电路设计原理
国际微电子中心
1.2.1 主要工艺流程 3. N-阱注入，N-阱推进,退火，清洁表面