数字锁相环参数设计与仿真

摘要本设计是在FPGA上设计数字锁相环。

选用的是ALTERA公司开发的的QuartusⅡ7.0作为软件开发平台，采用自上而下的设计方法，将数字锁相环（DPLL）分成了鉴相器（DPD）模块，数字环路滤波器（DLP）模块，数控振荡器（DCO）模块和除Ｎ分频。

最后将用VHDL语言编写好的程序通过QuartusⅡ7.0软件仿真，验证设计的正确性。

关键词：数字鉴相器（DPLL）,数字环路滤波器（DLP），数字压控振荡器（DCO），除N分频计数器；VHDL.。

Digital Phase-Locked LoopAbstract：This design is designed in the FPGA digital phase-locked loop. ALTERA selection is developed in the Quartus Ⅱ7.0 as a software development platform, using top-down design method, digital PLL (DPLL) is divided into a phase detector (DPD) module, digital loop filter (DLP ) module, numerical controlled oscillator (DCO) module and inter-N frequency. Finally a good use of VHDL language program through the Quartus Ⅱ 7.0 software simulation, design verification.Keywords:digital phase detector (DPLL), digital loop filter (DLP), Digital voltage controlled oscillator (DCO), except N frequency Counter；VHDL。

理论算法2021.07自适应锁相环的设计与仿真何琦(安徽理工大学电气与信息工程学院，安徽淮南，232001)摘要：在三相电压不平衡时，负序分量会在Park变换后产生一个2倍基频的波动，进而影响对基频分量相位的提取。

针对一般的锁相环在电网三相不平衡时无法准确锁定电网的相位，本文提出一种基于陷波器的自适应锁相环，利用自适应陷波器(ANF)能够输出两个相互正交分量的特点，生成两个能抵消dq坐标系的负序分量,这样就实现了基波的正序负序分离。

在Matlab/Simulink中建立仿真模型进行验证,结果表明了文中所提的方法在电网不平衡时可以准确地锁定电网的相位。

关键词：三相电压不平衡；锁相环；自适应陷波器；正序负序分离Design and Simulation of Adaptive Phase-locked LoopHe Qi(School of Electrical and Information Engineering,Anhui University of Science and Technology,Huainan Anhui,232001)Abstract：When the fundamental frequency of the three-phase is not balanced,a negative componentof the volt a ge will be ext r ac ted.In view of the fac t that the general phase-locked loop(PLL)cannot accurately lock the phase of the power grid when the three-phase power grid is unbalanced,this paper proposes an adaptive phase-locked loop based on notch f订ter.The adaptive notch filter(ANF) can output two mutually orthogonal components to generate two negative sequence components which can offset the dq coordinate system.Thus,the separation of positive sequence and negative sequenceof fundamental wave is realized.The simulation model is established in Matlab/SIMULINK for verifica t ion.The resu Its show that the proposed met h od can accura t ely lock the phase of power grid when the power grid is unbalanced.Keywords:Three-phase voltage unbalance;PLL;Adaptive notch f订ter;Positive sequence negative sequence separation0引言随着新能源技术的快速发展，并网逆变器在分布式发电中得到广泛应用。

基于广义二阶积分的数字锁相环设计与实现王　鹏（国网江苏省电力有限公司扬州市江都区供电分公司）摘　要：电力系统１１０ｋＶ三相供电，为了保证供电网的电源品质，必须对供电网电流进行锁相控制，以保证输入电流相位与电网电压相位的同步性。

本文提出一种基于广义二阶积分器的数字锁相环，在旋转坐标系下得到电网电压的相位信息，利用现有的广义二阶积分器构造出与电网电压正交的网压，再进行坐标变换。

文中对同步坐标系下的单相锁相环的锁相原理及数学模型进行推导，经过仿真验证，本文提出基于广义二阶积分器的数字锁相环能够对电网相位进行快速、精确的锁定，具有较好的控制性能，具备进行大规模推广应用的价值。

关键词：广义二阶积分器；数字锁相环；电网相位０　引言由于电网电压非常容易受到外部干扰及电压谐波的影响，在单相四象限整流器工作的时候，四象限输入电流和电网电压的相位一旦存在一定程度的差异，则会对电网造成冲击和污染。

锁相环控制技术是网侧变流器控制的一项关键技术，单相四象限整流器就是一种网侧变流器，锁相环控制技术通过检测电网电压信号的特性，保证四象限输入电流信号的相位始终对电网电压信号的相位进行跟踪，实现二者的同步。

对于单相四象限整流器来说，最为常规的锁相方法是电网电压的过零点检测，电网电压过零点的锁相方法虽然简单实用，但其缺点同样明显，由于是通过硬件电路对电网电压的过零点信号进行捕获，因此非常容易受到电压谐波和网压突变的影响，并且锁相环的调节速度也比较慢，每个过零点信号到来的时候才会进行相位的重新调节，一旦在过零点之间发生相位变化，控制软件无法实时检测到，会造成控制失效。

１　广义二阶积分器原理基于Ｐａｒｋ变换的锁相环采用闭环调节，动态性能好，抗干扰能力强，响应速度快，在三相系统中有非常广泛的应用。

在三相系统中，能够在同一时刻采集三相电网电压信号，这三相电网电压信号包括相位、幅值、频率信息，通过Ｃｌａｒｋ变换和Ｐａｒｋ变换能够很容易提取到相位信息，在同步坐标系下，ｄ轴是幅值信号，ｑ轴是相位信号，再通过相应的调节、计算，就能够得到最终可用的相位信号。

基于dq变换的锁相环设计与仿真何攀;席自强【摘要】针对一般锁相环在电网电压波动时存在锁相误差的问题,提出了一种基于dq变换的锁相环新方案,并对锁相环参数进行了整定.对于电网电压频率变化、相位变化以及谐波注入的影响,利用matlab进行了仿真分析.仿真结果表明,新方案有很好的跟踪效果,跟踪速度快,精度高,能较好实现相位锁定.【期刊名称】《湖北工业大学学报》【年(卷),期】2017(032)005【总页数】3页(P93-95)【关键词】电压波动;dq变换;锁相环【作者】何攀;席自强【作者单位】湖北工业大学太阳能高效利用湖北省协同创新中心,湖北武汉430068;湖北工业大学太阳能高效利用湖北省协同创新中心,湖北武汉 430068【正文语种】中文【中图分类】TM464新能源技术的不断发展，使得越来越多的分布式电源接入电网中，能精确快速锁定电网电压的相位，对于需要并网运行的设备也变得越来越重要。

锁相主要分为硬件锁相和软件锁相两种，由于硬件锁相精确度不高，容易受到干扰，所以现在广泛采用软件锁相技术，数字处理器的大规模发展，也使得软件锁相技术更易于实现[1-4]。

传统的锁相环采用过零锁相的方法，但在电压存在畸变的情况下，锁相效果不太理想；电压不平衡的状态下，可以通过傅里叶变换将基波成分和谐波成分分别提取出来，但必须采集完整的周期数据，不能实时计算[5-7]。

因此，本文根据坐标变换的原理[8]，建立了三相电网电压在同步旋转坐标系下的系统模型，详细阐述了锁相环的结构及原理。

并通过仿真验证了锁相环在电压波动时的跟踪效果。

在三相电网电压平衡的情况下，三相电网电压全部为正序分量，其在abc坐标系下的表达式如下：其中，Um为各相电压幅值，ω为电网电压角频率，φ为初始相角。

利用Clark变换，将式(1)中三相电压变换到两相静止αβ坐标系：再利用Park变换，最终转换为dq坐标系下的直流分量Ud、Uq：1.1 同步坐标系锁相环原理根据瞬时无功功率理论，将三相电压合成矢量在同步坐标系下进行分解，图1所示为同步旋转坐标系示意图，图中Us为三相电压合成矢量，与坐标轴的夹角为θ(θ=ωt)，θ′为锁相环实际输出电压矢量与坐标轴的夹角，Ud、Uq分别为三相合成矢量在同步旋转坐标系下的d轴和q轴上的直流分量。

PLL设计关键基础及基本参数确定方法PLL（锁相环）是一种电路设计技术，用于将输入信号的频率和相位合成为与参考信号相同的输出信号。

它在各种应用领域中具有广泛的应用，包括通信系统、数据传输、时钟发生器、频率合成器等。

1.建立模型：确定所需的频率范围和准确度，并选择适当的振荡器作为参考信号源。

建立时钟和相位比较器的模型，以及低通滤波器等组成部分的模型。

2.频率范围和准确度：确定PLL所需的输出频率范围和准确度。

这取决于具体的应用需求，如通信系统中需要的频率范围和准确度。

一般来说，更高的频率范围和准确度要求会导致设计更复杂的PLL电路。

3.反馈环：选择适当的反馈环型式，如基本PLL、全数字PLL或混合模拟数字PLL。

这取决于应用需求和设计复杂度。

基本PLL适用于频率较低的应用，但对相位噪声较敏感。

全数字PLL则采用数字环路滤波器，具有更高的鲁棒性和可控性。

4. 相位锁定范围（Phase Locked Loop Range）：确定PLL的相位锁定范围，即输入信号的相位偏移量。

这取决于具体应用中的信号变化范围和要求。

较大的相位锁定范围会导致更高的设计复杂度。

5.闭环带宽：确定PLL的闭环带宽，即相位比较器输出与输出信号的相位偏差之间的关系。

较大的闭环带宽可以提供更高的锁定速度，但可能会导致更高的相位噪声。

6. 电源抑制比（Power Supply Rejection Ratio，PSRR）：确定PLL对电源噪声的抑制能力。

电源噪声可能会影响PLL的性能，因此需要设计合适的滤波器和抑制电源噪声的能力。

7.噪声性能：确定PLL对输入信号噪声和环路滤波器自身噪声的敏感度。

这取决于环路滤波器的设计和反馈环的类型。

一般来说，全数字PLL 具有更好的噪声性能。

8.稳定性和抖动：确定PLL的稳定性和抖动性能。

PLL需要能够在各种工作条件下保持稳定，不受温度、电源变化等因素的影响。

抖动性能衡量了PLL输出信号的时钟稳定性。

adisimpll锁相环设计过程锁相环（Phase-Locked Loop，PLL）是一种常用于时钟和信号恢复的电子电路。

它可以将输入信号的频率、相位和幅度与参考信号进行比较，然后通过调整其内部振荡器的频率和相位来保持与参考信号的同步。

在现代电子系统中，锁相环已成为许多应用的核心部件，例如通信系统、数据转换和数字信号处理等。

锁相环的设计过程通常包括以下几个主要步骤：1.确定锁相环的规格要求：首先需要确定系统的特定需求，包括输入和输出信号的频率范围、带宽、相位噪声要求以及抖动限制等。

这些规格要求将直接影响锁相环的设计参数和性能。

2.选择合适的锁相环架构：根据系统的特定需求，选择适合的锁相环架构。

常见的锁相环架构包括基于电压控制振荡器（Voltage-Controlled Oscillator，VCO）的基本锁相环、带自由运行振荡器（Free-Running Oscillator）的环-环（Ring-Oscillator）锁相环和数字控制振荡器（Digital-Controlled Oscillator，DCO）的混合锁相环等。

3.设计相位频率检测器：锁相环中的相位频率检测器（Phase-Frequency Detector，PFD）用于比较参考信号和反馈信号的相位和频率差异，并将其转化为控制信号。

常见的PFD电路包括EXOR门和带有多频偏的PFD等。

4.设计环路滤波器：设计环路滤波器用于平稳化锁相环的控制信号。

环路滤波器通常采用低通滤波器结构，能够滤除高频噪声和不稳定性。

5.设计振荡器：根据系统的频率范围和性能要求，设计合适的振荡器。

常见的VCO设计包括压控晶体振荡器（Voltage-Controlled Crystal Oscillator，VCXO）和频率可调振荡器（Voltage-Controlled Oscillator，VCO）。

6.设计控制电路：根据锁相环的设计需求，设计合适的控制电路。