TTL电路原理ppt课件

格式：ppt
大小：2.00 MB
文档页数：51

下载文档原格式

第2章TTL逻辑电路

特点：要接负载电阻RL 和驱动电压 VCC，实现高压、大电流驱动。
(a)
(b)
特点：具有控制VT1、 VT2均截止的电路，当控制有效时，输出端F呈高阻态；当控制无效时，按逻辑门正常功能输出 0，1两态。
3.输出级形式 TTL集成门电路输出有四种输出形式，即(a) 集电极开路输出，(b)三态门输出，(c)图腾柱输出，(d)复合管和图腾柱输出。
⑵ A+B分相器
A、B中有一个为高电平 F2必然为高电平，F1 为低电平。
VT1、VT2必有一个饱和导通
⑵ A+B分相器
A、B均为低电平
F2必然为高电平，F1 为低电平。输入、输出的逻辑关系为： F1 A B VT1、VT2 都截止
Байду номын сангаасF2 A B
VT1、VT2为驱动管，VT3为负载管。要求RDS3远大于 (RDS1+RDS2)。只有A、B全为高电平时，VT1、VT2才同时导通，输出F才为低电平；若A、B中有一个为低电平，VT1、VT2至少有一管截止，输出对地不通，输出F为高电平。可见电路实现了与非功能，即：
F AB
四、NMOS与或非门
VE=VIH-VBE1=-1.5v；RE上的电流IE=(VEVEE)/RE=3.5mA；VC1=IER1=-0.8v；此时VT1管集电结的反偏电压VCB1=VC1VIH=0v；故VT1工作在放大状态，而不是饱和状态。
导通
截止
2.ECL门的实际电路
VT6组成一个简单的电压跟随器，为VT5提供一个参考电压
当A、B全为高电平时，才会使两个串联NMOS 管都导通，使两个并联型PMOS管都截止，输出为低电平。

TTL门电路和CMOS门电路PPT课件

当外加电压突然由正向变为反向时，存储电荷反向电场的作用下，形成较大的反向电流。经过ts后，存储电荷显著减少，反向电流迅速衰减并趋于稳态时的反向饱和电流。
第6页/共130页
反向恢复时间即存储电荷消失所需要的时间，它远大于正向导通所需要的时间。这就是说，二极管的开通时间是很短的，它对开关速度的影响很小，以致可以忽略不计。
iI (mA)
-0.7 0 VDD + 0.7 vI (V)
在–0.7V ～ (VDD+0.7)V以外的区域， iI从零开始增大，并随 vI增加急剧上升，原因是保护电路中的二极管已进入导通状态。
注意：由于门电路输入端的绝缘层使输入的阻抗极高，若有静电感应会在悬空的输入端产生不定的电位，故 CMOS门电路的输入端不允许悬空。
D
+ +－
+
ui=5V 0.7V RL uo
－
－
ui=5V 时的等效电路
ui＝5V时，二极管导通，如同0.7V的电压源， uo＝4.3V。
第5页/共130页
当外加电压由反向突然变为正向时，要等到PN结内部建立起足够的电荷梯度后才开始有扩散电流形成，因而正向电流的建立稍微滞后一点。
反向恢复时间（几纳秒内）
VDD
导通
TP v
O
TN
vo=“１”
截止
第23页/共130页
vI=1
VDD
截止
T1
vI
v
O
vo=“０”
T2
导通
静态下，无论vI是高电平还是低电平，T1、T2总有一个截止，因此CMOS反相器的静态功耗极小。
第24页/共130页
二、电压传输特性和电流传输特性

2.4 TTL门电路

截止区线性区
uI
R1 4k T1
R2 R4 6k 130 T3 T2 D R3 1k
+VCC
uo
T5
转折区
饱和区
阈值电压U 门槛电平）阈值电压UTH（门槛电平） UOFF 通常U 通常UTH≈1.4V 在保证输出为额定低电平的条件下，在保证输出为额定低电平的条件下，允许的最小输入高电平的数值，称为开门电平U 平的数值，称为开门电平UON。 UON ≥ 1.8V 在保证输出为额定高电平的条件下，在保证输出为额定高电平的条件下，允许的最大输入低电平的数值，称为关门电平称为关门电平U 平的数值称为关门电平UOFF。 UOFF ≤ 0.8V
0
图推拉式输出级并联的情况
其次，在采用推拉式输出级的门电路中，电源一经确定（通常规定为5V），输出的高电平也就固定了（不可能高于电源电压5V），因而无法满足对不同输出高电平的需要。集电极开路门（简称OC门）就是为克服以上局限性而设计的一种TTL门电路。
1．集电极开路门的电路结构 (1)电路结构：输出级是集电极开路的。 (2)逻辑符号：用“◇”表示集电极开路。 ◇ 集电极开路
逻辑电平关系
A/V B/V Y/V
0.3 0.3 3.6 3.6 0.3 3.6 0.3 3.6 3.6 3.6 3.6 0.3 正逻辑
A B
0 0 1 1 0 1 0 1
Y
1 1 1 0
逻辑关系
Y = A• B
三、 TTL与非门的电气特性及参数与非门的电气特性及参数
1.电压传输特性：uO与uI的关系曲线电压传输特性：电压传输特性
2.4.1 TTL与非门与非门
反相器(非门一、TTL反相器非门反相器非门)

TTL集成逻辑门电路PPT教案

2021/4/23
6
2. 工作原理
（1）当输入全为高电平时， uI=3.6V， VT1处于倒置工作状态，集电结正偏，发射结反偏，
uB1=0.7V×3=2.1V，
2.1V
VT2和VT4饱和，
3.6V
输出为低电平uO=0.3V。
0.3V
第6页/共33页
2021/4/23
7
（2）当输入端有一个或
数个为低电平时，uI=0.3V
态：高电平、低电平、高阻。
何为高阻状态？
悬空、悬浮状态，又称为禁止状态。测电阻为∞，故称为高阻状态。测电压为0V，但不是接地。测其电流也为0A 。
第25页/共33页
2021/4/23
26
1．三态门的工作原理 (1)三态门的电路结构
图3-18电路结构
第26页/共33页
2021/4/23
27
(2)三态门的工作原理
一、集电极开路与非门（OC门）为何要采用集电极开路门呢？推拉式输出电路结构存在局限性。首先，输出端不能并联使用。若两个门的输出一
高一低，当两个门的输出端并联以后，必然有很大的电流同时流过这两个门的输出级，而且电流的数值远远超过正常的工作电流，可能使门电路损坏。而且，输出端也呈现不高不低的电平，不能实现应有的逻辑功能。
一、TTL与非门的工作原理
1. 电路组成
2021/4/23
图3-9 TTL与非门电路及逻辑符号
第2页/共33页
3
(1) 输入级
当输入有一个或数个为低电平时，uIL=0.3V，发射结正向导通， uB1=1.0V;
当输入全为高电平时， uIH=3.6V，发射结受后级电路的影响将反向截止。 uB1由后级电路决定。

第2章 TTL电路

1、抗干扰能力差
当Vi上升到0.6V时，T2先于T5导通，
Vo跟随Vc2下降，斜率为
VO R2 Vi R3
当 Vi上升到1.3V时，T2，T5均导通，
Vo迅速下降。
解决办法：期望在T2射极至地加一个结压
降，使 Vi达1.3V时，T2，T5同时导通。
2、泄漏电阻R3分流，使T5和基极驱动电流下降，导通时间延长，速度下降。解决办法：期望R3为可变电阻，导通过程呈高阻，截止过程呈低阻。
3、抗干扰能力：
a: 输出高电平电压 b: 输出低电平电压
VOH 3.5V
VOL 0.3V
VIL 1.3V
VIH 1.6V
c: 最大输入低电平（关门电压） d: 最小输入高电平（开门电压）
e: 高电平噪容
f: 低电平噪容
VNMH VOH VIH 1.9V
VNML VIL VOL 1V
原理分析与四管单元同。
电压传输特性与四管单元同。
A B
特点：将D改为T4，且加上泄放回路，对速度有利。改进方向：见六管单元TTL“与非”门。
§2-3 六管单元TTL静态特性

如前所分析，四管单元、五管单元TTL“与非”门在很大程度上改善了简易TTL“与非”门的性能，但它们存在共同的弱点，归纳如下：

两个问题的解决都归纳到泄漏电阻R3，以一个有源网络替代R3，于是引出了六管单元TTL“与非”门。
一、基本电路
T1、R1构成输入与级 T2、R2构成分相级 T3、T4。T5构成输出级 R4泄漏电阻 R5限流电阻 T6，Rb，Rc 有源泄放网络。
A B
由于T6接有串连电阻，在电路导通过程，T6比T5晚导通。又T6无泄放回路，故在电路的截止过程，T6比T5 晚截止。这样，在T5导通过程中，T6仍截止，IE2全部用于驱动T5。在T5截止过程中，T6仍导通，为T5管提供一条低阻泄放通道，故速度大为改善。

数字逻辑电路大全PPT课件(2024版)

第6页/共48页
Rb1 4kΩ
Rc 2 1.6kΩ
Vc 2
1
+VCC（ +5V） Rc4 130Ω
3
T2 4
1
3
A
31
2T2
D Vo
B
T1
C
Ve 2
1
3
2T 3
Re2
1kΩ
输入级
中间级
输出级
第7页/共48页
2．TTL与非门的逻辑关系
（1）输入全为高电平3.6V时。
T2、T3导通，VB1=0.7×3=2.1（V ），
列。 6 ． 74AS 系列 —— 为先进肖特基系
列，它是74S系列的后继产品。 7．74ALS系列——为先进低功耗肖特基系列，是74LS系列的后继产品。
第30页/共48页
2.3
一、 NMOS门电路 1．NMOS非门
MOS逻辑门电路
VDD (+12V)
VDD (+12V)
VDD (+12V)
0.4V
高电平噪声容限第1V5页NH/共＝48V页OH （ min ） - VON ＝ 2.4V-2.0V ＝
四、TTL与非门的带负载能力
1．输入低电平电流IIL与输入高电平电流IIH （1）输入低电平电流IIL——是指当门电路的输入端
接低电平时，从门电路输入端流出的电流。
& Vo G0
呈现高阻，称为高阻态，或禁止态+V。CC
Rc2
Rc4
Rb1
Vc2 1
3
T2 4
A
&
B
L
EN

第三章逻辑门2(TTL门电路)PPT课件

6
若以 VCE(sat) 表示三极管深度饱和时的压降，则深度饱和时所需要的基极电流为
I BS
VCC
VCE (sat )
RC
IBS 称为基极饱和电流
所以，为使三极管处于饱和工作状态，开关电路输出低电平，必须保证 iB I BS
由于饱和区内的 β 值比线性区内的β 值小得多，而且不是常数，所以由上式计算出的 IBS 值比实际需要的IBS值要小。
截止区特点：
1. i增C以加不而再c趋随和于iB饱e以和之β 倍间的的比例回路作为输12.. 出i仅B回=有0路，微i小C，几的可乎反等向得于穿到0透在电不同iB
值特2. 下性深降表曲度VC饱示线E(和sa集。t)状在电(态i0下C.极3V，不电以饱仅下流和受压iCv和CE集的电影极响电，流通常压I还CEIOC受vE流CO输E在过之1。入μ硅A间以i三B关下极的系管控的制输) 出
输入特性曲线近似于指数曲线，一般采用图中
虚线所示的折线来近似。
VON 称为开启电压
VON = 0.5 ~ 0.7V( 硅管) VON = 0.2 ~ 0.3V( 锗管)
2
（2）输出特性
放大区（线性区）特点：
1. iC 随 iB 成正比地变化，
2.
几乎不受 vCE 影响电流放大系数
iC iB
饱和区特点：
3
3. 三极管的基本开关电路
Vcc
(1) 当 vI < VON 时， iB 0
RB
+
vI
iB
-
RC
由输入特性可知：
+
iB = 0，三级管截止
iC
vo 由输出特性可得：
-
iB = 0 时 iC 0

03 门电路 - TTL——数电课课件PPT

OC门
2、OC门的结构特点
输出端为OC三极管T5，T5可承受较大电压、电流，如SN 7407 : 40mA / 30V 工作时需要外接RL ,VCC;只要RL ,VCC取值合适，定可使
A, B同为高时，T5饱和VOL 0 A或B为0时，T5截止VO VCC（ VCC可以不等于VCC）输出端并联可实现“线与”
• A、B同为高电平
T4、T5导通，T7截止 T6、T9导通，T8截止输出低电平
4. 异或门
• A、B一高一低
T6截止 A、B中的高电平（A）使T4、T5中的一个导通， T7截止 T9截止，T8导通输出高电平
二、集电极开路的门电路
1、推拉式输出电路结构的局限性 ① 输出电平不可调 ② 负载能力不强，尤其是高电平输出 ③ 输出端不能并联使用
OC门实现的线与
因为Y1、Y2有一个低，Y即为低，只有两者同高，Y才为高，所以Y Y1Y2 ( AB)(CD) ( AB CD)
三、三态输出门（Three state Output Gate ,TS）
输出有三个状态：VOL ,VOH，高阻(Z )
(1)EN 0, P 1, D截止，为“工作状态” Y ( AB) (2)EN 1, P 0, D导通，为“高阻状态” Y Z
3.与或非门
两个完全一样的输入电路
因为T2和T2的输出并联所以A、B任何一个为 1 均使T5导通，T4截止 VO VOL
只有A、B同为0，才有T5截止，T4导通 VO VOH 输入电流计算时，IIH 和IIL均加倍
4. 异或门
• A、B同为低电平
T6截止， T4、T5同时截止， T7、T9导通，T8截止输出低电平
三态门的用途
3.5.5其他类型的TTL门电路

TTL集成门电路

与门、与非门的处理
A B
&
或Y门、A或UC非C &门的处Y理办法使是用AB一或样接的≥电，1 源并联
A B
≥1
Y
办法是B 一样的，并联
YABBAB
A B
&Y
使Y用或AB 接1地AB
UCC
A &Y
Y ABB
Y AB0
AB
AB
A
≥1
A
≥1
B
YB
Y
B
YAB A BB YA1B AB
Y ABB AB
外接负载电阻RL的选择
所只有有的一门个都门处导于通截，止输状出态低，电输平出，为所高有电负平载，电有流一都个流负入载该，导就通有门一，个这拉时，流所，有T电4管流还之有和一不个应反超向过输OC出门的带漏灌电流流负IO载H，的都最使大电值平下降
RL不能太大
RL不能太小
2.三态（TS）门
三态门是指输出除了高、低电平，
G1 G7
DDD71 0
双向传输数据线当 ABB/ A1 时 G2使能，G1高阻数据从A到B
当 ABB/ A0 时
G1使能，G2高阻
数据从B到A
G1 1
X
A
EN
B
1 G2 X
EN
01
1
AB/BA
10
五、其它双极型 TTL电路是应用最广泛的双极型集成电路，为了满足某些
特殊要求，还出现了一些其它类型双极型集成电路
74LS**：低功耗肖特基TTL 只要后面**的数字相同
74AS**：先进肖特基TTL 逻辑功能就完全相同
74F**：高速TTL
集成块引脚图也相同
74ALS**：先进低功耗肖特基TTL

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

第二章逻辑门电路
内容概述 §2-1 典型TTL与非门工作原理 §2-2 其它类型TTL门电路 §2-3 ECL集成逻辑门 §2-4 I2L集成逻辑门 §2-5 MOS集成逻辑门 §2-6 接口问题小结
1
§2-1 典型TTL与非门工作原理
TTL与非门 TTL与非门工作原理 TTL与非门的工作速度 TTL与非门的外特性及主要参数
电流在1nA(～pJ1)。mA范其内部噪声小，因此电
围内均能正常工作
路能正常工作
4. 品质因素最佳
3. 多块一起使用时，由
I2L的品质因数只有（0.1～1）pJ/门
5. 生产工艺简单
于各管子输入特性的离散性，基极电流分配会出现不均的现象，严重时电路无法正常工作
返回34
§2-5 MOS集成逻辑门
VOH VC2 Vbe3 Vbe4
5-0.7-0.7=3.6V
0 .3V 3 .6V 3 .6V
1V 5V
返回 3 .6V
10
TTL与非门工作原理
• 输入端全为高电平 T1:Vb1= Vbc1+Vbe2+Vbe5 = 0.7V×3 = 2.1V 发射结反偏而集电极正偏.处于倒置放大状态
T2：饱和状态 T3 ： Vc2 = Vces2 + Vbe5≈1V，使T3导通， Ve3 = Vc2-Vbe3 = 10.7≈0.3V，使T4截止。
返回
12
TTL与非门工作速度
返回
存在问题：TTL门电路工作速度相对于MOS较快，但由于当输出为低电平时T5工作在深度饱和状态，当输出由低转为高电平，由于在基区和集电区有存储电荷不能马上消散，而影响工作速度。
改进型TTL与非门
•可能工作在饱和状态下的晶体管T1、T2、 T3、T5都用带有肖特基势垒二极管（SBD）的三极管代替，以限制其饱和深度，提高工作速度
集电极开路TTL“与非”门（OC门）三态逻辑门（TSL）
20
集电极开路TTL“与非”门（OC
• 门TTL）门输出端并联问题
当将两个 TTL“ 与非”门输出端直接并联时：
Vcc→R5→门1的 T4→门2的T5产生一个很大的电流
产生一个大电流
1、抬高门2输出
低电平 2、会因功耗损坏门器件
2. 双向传输当E=0时，门1工作，门2禁止，数据从A 送到B； E=1 时，门 1 禁止，门2工作，数据从B 送到A。
总线返27回
§2-3 ECL集成逻辑门
ECL“或/或非”门电路
ECL门的主要优缺点
28
同时实现或EC/或L非“或/或非”门电路
逻辑功能，为非饱和型电路
输出级
下驱动同类门的个数。
NO IOLm ax/IIL
其中IOLmax为最大允许灌电流，,IIL是一个负载门灌入本级的电流（≈1.4mA）。No越大，说明门的负载能力越强
返回
18
TTL“与非”门的外特性及主要参
• 平数均传输延迟时间tpd
导通延迟时间tPH：L输入波形上升沿的50%幅值处到输出波形下降沿50% 幅值处所需要的时间，
2、逻辑功能强 3、负载能力强
逻辑摆幅为 0.8V左右，噪声容限VN一般约300mV
返3回0
§2-4 I2L集成逻辑门
I2 L基本单元电路 I2 L门电路 I2 L的主要优缺点
31
I2 L基本单元电路
•
电路的组成电路的任何一个输
T2的驱出动与电输流入是之由间T1都是
射极注“入非的”，逻故辑有关注系
NMOS反相器 NMOS门电路 CMOS门电路
35
NMOS反相器
•• NMMOOSS管反的相开器关特性
当设开1数、|电启U字AG源电逻输S|>电压辑入|UV压电高TT|V1路电时D=D中平，V=的VT管2I1HM=子0O=V2S导V管，8V通均，是导增通强电型阻MO很S管小，，它相具当有于负以开载下关管特闭点合：当T电1|平、UGVTS|2O<均L|U导≈T| 通0时.3，，V输管出子为截低止，相当于开关断开
是用）
OC门作以为直T接TL驱电动路C可MO以TTS和门L其电它路不驱同T动T类L电型路不同电平的逻
辑电路进行连接
CMOS电路图
返回24
除具有 TTL“ 与非 ” 门输出高、低
三态逻电平辑状门态外（，T还S有L第）三种输出状
返回
态 — 高阻状态，又称禁止态或失
效态
• 三态门工作原理
当 E= 0时，T4输出高电平VC = 1，D2截止，此时后面电路执行正常与非功能F=AB
当 E= 1时，输出F端处于高阻状态记为Z
E使能端
增加部分
T6、T7、 T9、 T10均截止
1V 1V
1
Z
0
非门，是三态门的状态控制部分
六管TTL与非门 25
使能端
低电平使能
F
____
AB
_
E0
与非功能
6
§2-6 接口问题
TTL与CMOS接口 CMOS 与TTL接口
7
内容概述
集成按器件类型分逻辑门按集成度分
TTL、ECL I2L、HTL
双极型集成逻辑门
MOS集成逻辑门
PMOS NMOS CMOS
SSI（100以下个等效门） MSI（〈103个等效门） LSI （〈104个等效门）
VLSI（>104个以上等效门）
转折区饱和区
返1回5
• 抗干扰能力
TTL“与非”门的外特性及主要参数
关门电平V OFF：保证输出为标准高电平VSH的最大输入低电平值开门电平V ON：保证输出为标准低电平VSL的最小输入高电平值
低电平噪声容限V NL： V NL= V OFF - VSL
高电平噪声容限V NH： V NH= V SH - VON
电压V平CO。接C门近高完电电成源平电为VC（5-30V）
“与非”逻辑功能
TTL与非门电路
集电极开路与非门（OC门）
返回22
集电极开路TTL“与非”门（OC门）
• OC门实现“线与”逻辑
F ___F_1 ___F_2_ AB• CD
___________
AB CD
• 负载电阻 RL的选择
（ F
逻辑等效符号
返回23
集电极开路TTL“与非”门（OC门）
CMOS 电路的 VDD =
•OOCC门门需C5应V外M用时接O-，-S电电电一阻平源般，转电的所换压T以器TV电LD门D源可V=C可5V集以VD电选D—>V51极V8CVC—开时3路，0，V（，必特O因须C别此门选
入逻辑
I0
• 工作原理
射构极成加恒正C流电1、源压逻CAIV20辑-和E-，输符C入3号--输出
1、当VA = 0.1V低电平时，T2截止， IC01从、电输C路入2 和可端简CA3化流输为出出：，高电平
多集电极晶体管 T2 ， C1 、 C2 、 C3 之间相互隔离
2、当A开路（相当于输入高电平）时，I0流入T2的基极，T2饱和导通，C1、C2和C3输出低电平。
13
改进型TTL与非门
• 增加有源泄放电路
1、提高工作速度减少了电路的开启时间缩短了电路关闭时间
2、提高抗干扰能力 T2 、 T5 同时导通，因此电压传输特性曲线过渡区变窄，曲线变陡，输入低电平噪声容限VNL提高了0.7V左右
由T6、R6和R3构成的有源泄放电路来
代替T2射极电返阻回R3 14
本章内容
基本逻辑门的基本结构、工作原理以及外部特性
8
输入T级T由L与多发非射门极晶电体路
管T1和基极电组R1组成，它实现了输入变量A、 B、C的与运算
中间级是放大级，由T2、R2 和R3组成，T2的集电极C2和发射极E2可以分提供两个相位相反的电压信号
输出级：由T3、T4、T5和R4、R5组成其中T3、T4构成复合管，与T5组成推拉式输出结构。具有较强的负载能力
的两
F Z
__
E 1
高阻状态
种控制方式
高电平使能
F
____
AB
与非功能
E 1
F Z E0 高阻状态
E
三态门的逻辑符号 A
B
返回
E FA
B
F
26
三态逻辑门（TSL）
• 三态门的应用
1. 三态门广泛用于数据总线结构
任何时刻只能有一个控制端有效，即只有一个门处于数据传输，其它门处于禁止状态
过该电大平与，非T门5截输止出高
1
0 该与非门输出低
注：TTL输出端不能直接并联
电平，T5导通
返回21
集电极开路TTL“与非”门（OC门）
• OC门的结构
当输入端全逻为辑高符电号：
平时，T2、AT5导通，
输出F为低B电平；
F
输入端有一个为
VC
RL
低电平时输，出T逻2 、辑电平： T5截止，输低出电F平高0.3V
2 、 A 输入低电平 V IL = 0.3V时，
工作管
T1 截止 T2 导通，电路输出高电平VOH = VDD - VT2 = 8V。
TTL“与非”门的外特性及主要参数
• 电压传输特性
T即TLV“O与=非f”（门VI）输入电压VI与输出电截V输线0通高压b.1出7，而V性≤V止O高之≤T下1区5.仍电V间区3降当Vb平截的2时，0＜当V止关.，经O61H系，V.VT=T≤4I2≤3曲VV、、3VC时2.0线I随≤T6.T，5V64，V截1两VTb.223止，导级升V ，，射随器使VO下降