下载文档原格式
数字锁相环调频发射机电路设计与制作一．数字锁相环发射机电路工作原理分析BA1404对于一般的调频发射已经足够，但是它有一个致命的缺点：没有锁相环电路，容易跑频。
因此，对于要求高的地方就不适合了。
下面给出基于数字锁相环的调频发射机实现。
通常使用的数字锁相环调频发射机都是采用一些专用的高频锁相环电路，如MC145152等。
但是这种实现方式的一个缺点就是电路复杂，调试麻烦，因此我们注意到了BH1414-BH1417系列芯片，即相当于BA1404+PLL。
下面介绍BH1415数控调频发射机电路的设计与制作。
1．调频部分电路图一：BH1415调频发射机电路由于BH1415控制方式采用串行方式，因此必须要使用到单片机控制。
大家也可以采用BH1417+拔码开关的方式（适用于对单片机不熟悉的同学）。
2．控制电路图二：单片机控制电路控制部分：选用了89S51单片机作为控制芯片，频率显示部分采用数码管来显示(由于单片机的I/O大部分空闲，建议采用1602LCD显示方式)。
3．功率放大电路《参考BA1404调频发射机电路设计与制作》。
二．制作与调试1．制作要点：正确的PCB设计是首要条件，高频电路讲究接地，该电路虽然外围元件少，但如果模拟、数字电路布线不合理，干扰很大，此时PCB的设计显得尤为重要，一定要保证数、模分开，一点接地。
退耦电容不可少，笔者电路中用到了8颗容量不同的电容。
电容值的选取最好不全一样，如102、103、104等。
控制板的PCB设计笔者将三极管放在四位数码管下，三极管卧放，再装上数码管，这样看起来比较简洁。
2．调试：配合正确的控制部分，本制作唯一难点在压控部分的调试。
常见问题是调不出频率，或者出了频率但不受单片机控制，该类问题主要是压控调试不对，没有锁相。
先测试变容二极管上的电压，频率越高，电压越高，调节电感匝距，使得频率设置在108MHz时，电压接近Vcc，频率设置在98MHz时，电压约3 V，频率设置在88MHz时，电压接近0V。
一种新型PID控制的全数字锁相环的设计与实现锁相环是一种能够跟踪输入信号相位的闭环自动控制系统，广泛应用于信号处理、时钟同步、倍频、频率综合等领域。
它根据输入信号和反馈信号的相位差来调整压控振荡器的输出频率，最终达到输入信号频率和输出信号频率相等，输入信号和输出信号保持恒定的相位差。
传统的PI控制器可以消除稳态误差，保证锁定精度，但是对阻尼有不利影响。
在PI控制器中引入微分项可以改善响应速度和阻尼，保证了锁定时间，但不能减少稳态误差，因此本文提出积分分离PID控制，能够大大改善响应时间和阻尼并减少稳态误差，从而保证了锁相精度和锁相时间。
1 电路结构与工作原理1.1 全数字锁相环电路结构快速全数字锁相环的系统框图如图1所示。
鉴相器采用JK触发器，该鉴相器结构简单，鉴相范围为±π，能够满足一般工程的需要。
由于鉴相器输出的是二值高低脉冲，后需接数字滤波器来平滑其中的起伏，消除噪声和干扰脉冲的影响。
一般数字序列滤波器有两种：N 先于M序列滤波器和随机徘徊滤波器，数字滤波器不是环路滤波器，它是无惰性的，加在环路中不影响环路的阶数，仅起到滤噪抗干扰的作用。
本文采用随机徘徊滤波器。
环路滤波器采用PID控制器，能够很好地控制环路相位校正的速度和精度，相对于文献[1]的PI控制器具有更好的特性。
数字压控振荡器采用可变模的分频器。
M分频器对输出信号进行分频，以使环路得到相应的倍频信号。
1.2 电路工作原理鉴相器比较输入信号和输出信号的相位差，产生一误差高低电平脉冲序列pha。
该脉冲的宽度和输入、输出信号的相位误差是成比例的。
K序列滤波器对相位误差信号进行量化，又可以消除输入信号噪声和干扰脉冲的影响。
当pha为高电平时，K序列滤波器对fO进行加计数，当计数器溢出时，一方面向环路滤波器产生一加脉冲i，同时对计数器进行复位，重新计数。
相反，当pha 为低电平时，K序列滤波器对fO进行减计数，当计数器减为零时，一方面向环路滤波器产生一减脉冲d，同时对计数器进行复位，重新计数。
基于65nm工艺的超高速全数字锁相环的设计和实现
吴浩;张一平;郑坚斌
【期刊名称】《微电子学与计算机》
【年(卷),期】2009()12
【摘要】论述了UMC65nm CMOS工艺实现的全定制全数字锁相环.该锁相环用于提供高速嵌入式SRAM内建自测试所需的时钟.分析了全数字锁相环的工作原理和电路架构,并给出了整个锁相环系统的电路和版图实现.编码控制振荡器是全数字锁相环中的核心电路,提出了一种改进的编码控制振荡器,具有高线性度和高精度的特点.在理论上分析了全数字锁相环系统的稳定性,并给出所采用的锁相环架构的稳定性公式.该锁相环达最高输出频率为2GHz,抖动小于1%.
【总页数】4页(P67-70)
【关键词】锁相环;全数字;频率倍增;稳定性;编码控制振荡器
【作者】吴浩;张一平;郑坚斌
【作者单位】苏州秉亮科技有限公司
【正文语种】中文
【中图分类】TN432
【相关文献】
1.基于FPGA的数字锁相环的设计与实现 [J], 徐丽琴
2.基于65nm工艺数字IC物理设计中信号串扰的预防 [J], 王淑芬;吴秀龙
3.基于MATLAB的全数字锁相环的设计与实现 [J], 侯永飞;倪永婧;王全喜
4.基于超高速硬件描述语言的r 快速数字锁相环设计 [J], 林挺钊
5.用90nm CMOS数字工艺实现的低抖动时钟锁相环设计(英文) [J], 尹海丰;王峰;刘军;毛志刚
因版权原因，仅展示原文概要，查看原文内容请购买。
一种新型的全数字锁相环[ 来源：机电论文 | 类别：技术 | 时间：2006-3-11 16:33:27 ][字体：大 中 小]原作者:庞 浩，俎云霄，王赞基 原作者出处:（清华大学电机工程与应用电子技术系，北京，100084） 出处【论文摘要】该文提出了一种实现全数字锁相环的新方法。
在基于该方法实现的全数字锁相环中，一种 论文摘要 论文摘 数字比例积分控制的设计结构取代了传统的一些数字环路滤波控制方法。
通过线性近似，该文推导出该 锁相环系统的数学模型，并进一步对该系统的局部动态特性进行了讨论。
理论分析表明这种新型的全数 字锁相环具有很宽的锁相范围，并且在不同被锁频点的局部范围内都具有相同的稳定形式，锁相跟踪达 到稳定的时间与被锁信号的周期成正比。
由于充分利用了鉴相脉冲宽度所包含的相位误差信息，同时又 引入了积分控制，使锁相环的跟踪响应速度得到提高。
仿真实验进一步验证了理论分析的结论。
该文锁 相环采用数字电路方式实现，其性能可以通过比例和积分控制参数进行调节，因而简化了设计过程，便 于应用在电机调速系统、有源滤波器和静止无功补偿器等领域。
1 引言 信号锁相技术广泛应用于自动化控制等领域。
利用该技术可以产生同步于被锁输入信号的整数倍频或 者分数倍频的输出控制信号。
锁相环的基本结构是由鉴相、环路滤波、可控振荡器和 M 倍分频等模块组 成的一个反馈环路，如图 1 所示。
输入的被锁信号首先与同步倍频信号经过 M 倍分频后产生的锁相信号 进行鉴相处理，输出相位误差信号。
环路滤波模块通常具有低通特性，它将相位误差信号转化为稳定的 控制信号，从而控制可控振荡器模块，产生稳定的频率信号输出。
这个频率信号就是所需的同步倍频信 号。
如果整个反馈环路锁相稳定， 锁相环输出的同步倍频信号的频率就是其输入的被锁信号频率的 M 倍。
假如被锁信号在输入鉴相模块之前又先被分频了 L 倍，则锁相获得的同步倍频信号的频率就是被锁信号频率的 M/L 倍。
用数字锁相环电路实现高精度宽范围频率控制奚利民(船舶重工集团公司723所,扬州225001)摘要 介绍了数字锁相环电路的基本原理,着重对用数字锁相环和计数器组成的高精度、宽范围的频率调节电路作了详细的描述。
关键词 数字锁相环电路 计数器 频率调节 超细分步进电机驱动器0 引 言双缸高压恒速泵系统是油田研究院科技人员进行科学实验必需的设备。
该设备能连续不断地给受试物体提供恒定流量的液体(单位时间内流体流量不变),一般试验要求恒流精度为015%左右。
目前国内各大油田所用设备都是由美国引进,国内此设备为空白状态。
为满足国内用户需求,我们对该产品进行了攻关研制。
在设计阶段曾遇到这样一个问题,系统要求泵的调速范围必须大于1∶100000,电机转速的恒定精度必须高于1‰。
显然对于这样的要求,选用一般的直流电机调速系统是不能满足的。
因此我们选用了美国进口的步进电机驱动器DM22262C2和34D29209A步进电机,它具有每转50800步的超级细分,而且电机转速可达800 r/min,根据技术指标我们可算出该系统的最大速度调节范围为1∶400000以上,完全能够满足系统要求。
问题是如何给步进电机驱动器设计1套输出高精度且频率范围可从1～400000连续可调的电路。
有两种方法可供选择:一种是利用单片机本身的定时器产生脉冲,这种方法虽然可行,但由于单片机本身资源有限,本系统中单片机中断源已用尽,定时器1已用作延时控制,定时器2用作产生通讯波特率,所以再利用定时器产生两路频率输出已无可能;另一种是利用锁相环电路产生基频再利用计数器进行分频,通过有效控制计数器的预置输入端的数值就可改变输出频率,事实证明这种方法占用单片机时间少,输出频率精度高,稳定性好。
1 数字锁相环电路的基本原理锁相就是相位同步的自动控制。
完成2个电信号相位同步的自动控制系统称为锁相环路。
锁相环路由3个基本单元即鉴相器、低通滤波器和压控振荡器组成。
基于cd4046锁相环的数字频率合成器电路设计1. 介绍在当今的数字电子领域，频率合成器扮演着至关重要的角色，它可以将一个基础频率信号合成出多个频率信号，广泛应用于收音机、数字通信、无线电、雷达等领域。
本文将重点讨论基于cd4046锁相环的数字频率合成器电路设计，以及CD4046的基本工作原理和性能特点。
2. 基础原理CD4046作为一种锁相环集成电路，它由相位比较器、环路滤波器和振荡器组成。
在频率合成器中，CD4046可以将输入信号频率合成成另一个输出频率信号，并且具有较高的信号锁定能力。
其基本工作原理是根据输入信号频率与振荡器输出信号频率之间的差值，不断调节振荡器输出频率，直至二者频率相同，从而实现信号的合成。
3. 设计步骤(1) 确定合成频率范围：根据实际需求确定所需合成频率范围，进而选择合适的分频倍数和振荡器参数。
(2) 选择振荡器电路：根据合成频率范围选择合适的振荡器电路和频率合成器芯片，CD4046是目前较为常用的选择之一。
(3) 进行电路仿真：使用电路仿真软件对设计电路进行仿真和调试，确保电路工作稳定和合成频率准确。
(4) 调节环路参数：根据实际需求调节环路参数，如环路带宽和环路增益，以实现更精准的频率合成效果。
4. 性能分析CD4046锁相环具有较高的抗干扰能力和频率稳定性，能够在一定程度上抵抗外部环境干扰和波动。
其响应速度较快，能够实现快速锁定输入信号频率，并且具有较高的合成精度和稳定性，适用于多种频率合成场景。
5. 个人观点在设计数字频率合成器时，选择合适的频率合成器芯片对电路性能起着至关重要的作用。
CD4046锁相环作为一种可靠的集成电路芯片，具有较高的性能和稳定性，是设计高质量数字频率合成器的重要选择之一。
在实际应用中，需要根据具体需求合理设计振荡器电路和调节环路参数，以实现更加精准和稳定的频率合成效果。
总结：本文对基于CD4046锁相环的数字频率合成器电路设计进行了全面评估和探讨，介绍了其基本工作原理、设计步骤、性能分析和个人观点，并对其在数字频率合成器设计中的重要性进行了强调。
一种高性能的全数字锁相环设计方案屈八一;程腾;俞东松;李智奇;周渭;李珊珊;刘立东【摘要】针对实现参考频率和输出的频率近似相等或者近似成整数倍关系时遇到的锁相环设计方案复杂以及高性能的模拟锁相环不适宜于集成化问题,设计了主要由模数转换器、全数字式鉴相器、数字式低通滤波器和数控振荡器等构成的全数字式锁相环.主要利用模数转换器在动态量采集时具有的边沿效应从其采集的大量数据中选择出精度更高的数据用于后级的全数字式鉴相,实现了一种全数字式锁相环.实验结果表明了该方案的正确性及其具有锁定精度高和环路的本底噪声低等特性.%Aiming at the fact that a complex scheme is needed when the two frequencies in the phase locked loop are close to each other or have an approximate integer multiple relationship and the traditional analog phase locked loop is unsuitable for integration and on chip implementation,an all-digital phase locked loop is proposed,which is mainly composed of analog to digital converters,an all-digital phase detector,a digital low pass filter and a digitally controlled oscillator.The analog to digital converters'quantization errors have been greatly suppressed by using the clock cursor effect and digital edge effect and an all-digital phase locked loop with a high performance is achieved.Experiment indicates the correctness of the design scheme and shows that the proposed loop has characteristics of high precision and low noise.【期刊名称】《西安电子科技大学学报（自然科学版）》【年(卷),期】2019(046)001【总页数】5页(P112-116)【关键词】数字锁相环;边沿效应;全数字式鉴相器;数控振荡器【作者】屈八一;程腾;俞东松;李智奇;周渭;李珊珊;刘立东【作者单位】长安大学信息工程学院,陕西西安 710064;长安大学信息工程学院,陕西西安 710064;长安大学信息工程学院,陕西西安 710064;西安电子科技大学机电工程学院,陕西西安 710071;西安电子科技大学机电工程学院,陕西西安 710071;长安大学信息工程学院,陕西西安 710064;长安大学信息工程学院,陕西西安710064【正文语种】中文【中图分类】TN911.8锁相技术在频率合成、信号的调制和解调、载波同步、位同步、微弱信号检测以及对宇宙飞行目标的跟踪、遥测和遥控等方面都有重要的应用[1-4]。
基于数字式锁相环频率合成器的设计与实现————————————————————————————————作者：————————————————————————————————日期：四川师范大学本科毕业设计基于数字式锁相环频率合成器的设计与实现学生姓名院系名称专业名称班级学号指导教师完成时间2014年5月14日基于数字式锁相环频率合成器的设计与实现电子信息工程专业学生姓名指导老师摘要随着通信信息技术的快速发展，信号产生的方式多种多样,然而数字式锁相环频率合成器在信号产生技术中扮演了越来越重要的作用，数字式锁相环频率合成器在频率频率稳定度和频谱纯度上，频率输出个数上有着巨大的优势,是其他器件所不能代替的！因此在军用和民用雷达领域，各种导航器以及通信领域广泛运用!基于此，本人设计了一个由晶体振荡器和分频器,锁相环路（鉴相器，低通滤波器,压控振荡器）组成的数字式锁相环频率合成器,晶体振荡器的作用是产生一个固定的频率，然后通过分频器得到一个基准频率，锁相环路对基准频率进行频率合成，到最后，合成后的频率经过放大器，使不同的频率的幅度稳定在一定的范围内，这样的话不会是信号不会随着输出频率的变化而减少!数字式锁相环频率合成器是开环系统的，频率转换时间很短，分辨率也较高,结构相对简单，成本也不高,输出的频率在稳定度和精准度上也有很大的优势.但是，由于毕业在即时间紧张，本人经验有些不足，希望老师和同学们帮助与指导。
关键词:锁相环频率合成晶体振荡器分频器锁相环路The Design and Implementation of Digital Pll Frequency SynthesizerAbstract With the rapid development of communication technology，signal way is varied, but in signal digital phase locked loop frequency synthesizer technology plays an increasingly important role, digital phase locked loop frequency synthesizer on the frequency stability and frequency spectrum purity，frequency output factor has a huge advantage，is cannot replace by other device！So in the field of military and civilian radar，navigator，and widely used communication field。
