数字系统设计题目

数字系统综合设计——猜数字游戏一、课题介绍猜数字（又称 Bulls and Cows ）是一种大概于20世纪中期兴起于英国的益智类小游戏。

一般由两个人玩，也可以由一个人和电脑玩，在纸上、在网上都可以玩。

这种游戏规则简单，但可以考验人的严谨和耐心。

标准规则：通常由两个人玩，一方出数字，一方猜。

出数字的人要想好一个没有重复数字的4位数，不能让猜的人知道。

猜的人就可以开始猜。

每猜一个数字，出数者就要根据这个数字给出几A几B，其中A前面的数字表示位置正确的数的个数，而B前的数字表示数字正确而位置不对的数的个数。

如正确答案为5234，而猜的人猜5346，则是1A2B，其中有一个5的位置对了，记为1A，而3和4这两个数字对了，而位置没对，因此记为2B，合起来就是1A2B。

接着猜的人再根据出题者的几A几B 继续猜，直到猜中（即4A0B）为止。

整个系统由VHDL语言写成，以Quartus作为开发平台，以自上而下的逐步细化的方式完成。

各模块有很好的独立性、整个系统的功能完善，效果很好。

二、具体实施方案从键盘输入0，1,2,3,4,5,6,7,8,9，A,B,C,D,E,F分别代表不同意义。

0,1,2,3,4,5,6，7,8,9代表输入的数字A代表清除（刚才输入的数字）clearB代表输入确定键enterC cin 无实际意义D代表输入的为被猜的数字answerE代表输入的为猜的数字guessF ：刚开始程序的初始化resLed数码管：An：表示数字猜对并且位置也对的个数Bn：表示数字猜对并且位置不对的个数Temp：由四个数码管表示当时的（guess或answer）数字程序的关键是判断输入的为数字还是字母以及状态的转变等等键盘的设计方案如下：对键盘的四行进行每个时刻有且只有一个低电平的扫描，监测四个列扫描是否有变化，如有变化，记录下四个行和四个列的值，在由译码电路翻译成程序核心模块所需要的代码。

三、面板图：输入有：0,1,2,3,4,5,6，7,8,9代表输入的数字A代表清除（刚才输入的数字）clearB代表输入确定键enterC cin 无实际意义D代表输入的为被猜的数字answerE代表输入的为猜的数字guessF ：刚开始程序的初始化res输出有：An：表示数字猜对并且位置也对的个数Bn：表示数字猜对并且位置不对的个数Temp：由四个数码管表示当时的（guess或answer）数字四、系统结构图：系统框图：修改棋子状态反馈给状态机用于后续判断顶层结构图： Keyboard4_4模块：检测键盘输入并进行译码。

数字系统课程设计报告第一部分设计题目及要求本次课程设计的题目及要求如下：一、设计题目红外线遥控接收器二、设计步骤1、EDA实验板组装调试参照提供的EDA实验板电路原理图、PCB图以及元器件清单进行电路板的组装。

电路板组装完成后，编写三个小程序进行电路板测试。

2、红外遥控系统的设计（1）发射编码部分使用指定的元器件在万用板上完成红外遥控器的制作。

（2）接收解码部分接收解码用VHDL语言编写程序，在EDA实验板上实现解码。

二、功能要求1、将一体化红外接收解调器的输出信号解码（12个单击键、6个连续键，单击键编号为7－18，连续键编码为1－6），在EDA实验板上用七段数码管显示出来。

2、当按下遥控器1—6号连续键时，在EDA实验板上用发光二极管点亮作为连续键按下的指示，要求遥控器上连续键接下时指示灯点亮，直到松开按键时才熄灭，用于区别单击键。

3、EDA实验板上设置四个按键，其功能等同于遥控器上的1—4号按键，当按下此四个按键时七段数码管分别对应显示“1”、“2”、“3”、“4”。

4、每当接收到有效按键时，蜂鸣器会发出提示音。

第二部分设计分析本次课程设计包括两大部分，一是电路设计及电路焊接，二是程序的设计及编写。

电路部分，根据题目要求，要做到红外发送，显然整个电路系统要分为红外发射和红外接收两个电路，分别做到红外的编码发射和译码接受，再在接收板上显示接受到的红外信号。

另外还包括一个从电脑下载程序到芯片上的下载线电路。

一、红外发射电路本次课程设计的红外遥控器由红外遥控专用芯片PT2248作为编码及发送部分，PT2248最大可用作18路红外遥控系统的编码，其内部己集成了38kHz的红外载波振荡及相应的数字脉码调制电路，只需外接3×6的矩阵式按键、红外发光二极管及其驱动电路等少量元器件便可完成编码发送的功能。

由PT2248和少量外围元件组成的红外遥控发射电路如下图所示芯片的发送指令由12位码组成，其中C1～C3是用户码，可用来确定不同的模式。

《数字系统设计》期中考试试卷A （闭卷）班级学号姓名成绩一．单项选择题（每题2分，共20分）1.表示任意两位无符号十进制数需要（ B ）二进制数。

A．6 B．7 C．8 D．92.补码1．1000的真值是（ D ）。

A．+1.0111 B. -1.0111 C. -0.1001 D. -0. 10003.根据反演规则，F=(A’+C)(C+DE)+E’的反函数为（ A ）。

A. F'=(AC'+C'(D'+E'))EB. F’=AC+C(D+E)EC. F'=(AC’+C’D’+E’)ED. F’=A’C+C(D+E)E’4.要使JK触发器在时钟作用下的新态与初态相反，JK端取值应为（ D ）。

A．JK=00 B. JK=01 C. JK=10 D. JK=115.设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要（ B ）个2输入的异或门。

A．2 B. 3 C. 4 D. 56.在下列三个逻辑函数表达式中，（ A ）是最小项表达式。

A. Y(A,B)=AB’+A’BB. Y(A,B,C)= AB’+A’B +A’BC+AB’CC. Y(A,B,C)=A’BC+AB’C+BC’D. Y(A,B,C,D)=A’B’C’+AC’B+ABC+A’B’C7.采用OC门主要解决了（ B ）。

A. TTL与非门不能相与的问题B. TTL与非门不能线与的问题C. TTL与非门不能相或的问题D. TTL与非门抗干扰的问题8.逻辑函数F=AB'+CD'，其对偶函数F*为（ C ）。

A. (A’+B’)(C’+D’)B. (A’+B)(C’+D)C. (A+B’)(C+D’)D. (A+B)(C+D)9.逻辑函数Y=(AB+B)CD+(A+B)(B+C)的最简与或形式为（ B ）。

A. AB+CB. AC+BC. A+BCD. AB+BC+AC10.卡诺图上变量的取值顺序是采用（ B ）的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。

《verilog_数字系统设计课程》（第⼆版）思考题答案绪论1.什么是信号处理电路？它通常由哪两⼤部分组成？信号处理电路是进⾏⼀些复杂的数字运算和数据处理，并且⼜有实时响应要求的电路。

它通常有⾼速数据通道接⼝和⾼速算法电路两⼤部分组成。

2.为什么要设计专⽤的信号处理电路？因为有的数字信号处理对时间的要求⾮常苛刻，以⾄于⽤⾼速的通⽤处理器也⽆法在规定的时间内完成必要的运算。

通⽤微处理器芯⽚是为⼀般⽬的⽽设计的，运算的步骤必须通过程序编译后⽣成的机器码指令加载到存储器中，然后在微处理器芯⽚控制下，按时钟的节拍，逐条取出指令分析指令和执⾏指令，直到程序的结束。

微处理器芯⽚中的内部总线和运算部件也是为通⽤⽬的⽽设计，即使是专为信号处理⽽设计的通⽤微处理器，因为它的通⽤性也不可能为某⼀特殊的算法来设计⼀系列的专⽤的运算电路⽽且其内部总线的宽度也不能随便的改变，只有通过改变程序，才能实现这个特殊的算法，因⽽其算法速度也受到限制所以要设计专⽤的信号处理电路。

3.什么是实时处理系统？实时处理系统是具有实时响应的处理系统。

4.为什么要⽤硬件描述语⾔来设计复杂的算法逻辑电路？因为现代复杂数字逻辑系统的设计都是借助于EDA⼯具完成的，⽆论电路系统的仿真和综合都需要掌握硬件描述语⾔。

5.能不能完全⽤C语⾔来代替硬件描述语⾔进⾏算法逻辑电路的设计？不能，因为基础算法的描述和验证通常⽤C语⾔来做。

如果要设计⼀个专⽤的电路来进⾏这种对速度有要求的实时数据处理，除了以上C语⾔外，还须编写硬件描述语⾔程序进⾏仿真以便从电路结构上保证算法能在规定的时间内完成，并能通过与前端和后端的设备接⼝正确⽆误地交换数据。

6.为什么在算法逻辑电路的设计中需要⽤C语⾔和硬件描述语⾔配合使⽤来提⾼设计效率？⾸先C语⾔很灵活，查错功能强，还可以通过PLI编写⾃⼰的系统任务，并直接与硬件仿真器结合使⽤。

C语⾔是⽬前世界上应⽤最为⼴泛的⼀种编程语⾔，因⽽C程序的设计环境⽐Verilog HDL更完整，此外，C语⾔有可靠地编译环境，语法完备，缺陷缺少，应⽤于许多的领域。

《数字系统设计》复习题一、选择题1.一个项目的输入输出端口是定义在。

A.实体中B.结构体中C.任何位置D.进程体2.描述项目具有逻辑功能的是。

A.实体B.结构体C.配置D.进程3.关键字ARCHITECTURE定义的是。

A.结构体B.进程C.实体D.配置4. MAXPLUSII中编译VHDL源程序时要求。

A.文件名和实体可以不同名B.文件名和实体名无关C.文件名和实体名要相同D.不确定5. 1987标准的VHDL语言对大小写是。

A.敏感的B.只能用小写C.只能用大写D.不敏感6.关于1987标准的VHDL语言中，标识符描述正确的是。

A.必须以英文字母开头B.可以使用汉字开头C.可以使用数字开头D.任何字符都可以7.关于1987标准的VHDL语言中，标识符描述正确的是。

A.下划线可以连用B.下划线不能连用C.不能使用下划线D.可以使用任何字符8.符合1987VHDL标准的标识符是。

A. A_2B. A+2C. 2AD. 229.符合1987VHDL标准的标识符是。

A. a_2_3B. a_2C. 2_2_aD. 2a10.不符合1987VHDL标准的标识符是。

A. a_1_inB. a_in_2C. 2_aD. asd_111.不符合1987VHDL标准的标识符是。

A. a2b2B. a1b1C. ad12D. %5012. VHDL语言中变量定义的位置是。

A.实体中中任何位置B.实体中特定位置C.结构体中任何位置D.结构体中特定位置13. VHDL语言中信号定义的位置是。

A.实体中任何位置B.实体中特定位置C.结构体中任何位置D.结构体中特定位置14.变量是局部量可以写在。

A.实体中B.进程中C.线粒体D.种子体中15.变量和信号的描述正确的是。

A.变量赋值号是:=B.信号赋值号是:=C.变量赋值号是<=D.二者没有区别16.变量和信号的描述正确的是。

A.变量可以带出进程B.信号可以带出进程C.信号不能带出进程别17.关于VHDL数据类型，正确的是。

第1章习题1.1 名词解释PROM CPLD FPGA ASICJTAG边界扫描FPGA/CPLD编程与配置逻辑综合PAL EDA GAL IP-CORE ISP ASIC RTL FPGA SOPC CPLDIP-CORE SOC和SOPC EDA/CAD1.2 现代EDA技术的特点有哪些？采用HDL描述、自顶向下、开放标准、具有完备设计库1.3 什么是Top-down设计方式？（P4）1.4 数字系统的实现方式有哪些？各有什么优缺点？74LS系列/4000系列常规逻辑门设计:设计难度大、调试复杂采用CPLD/FPGA等可编程器件来设计：用HDL描述、设计难度小、调试仿真方便，开发费用低，但单位成本较高，适合小批量应用专用集成电路设计：设计掩模成本高，适合大批量应用1.5什么是IP复用技术？IP核对EDA技术的应用和发展有什么意义？（P5）IP可重复使用的一种功能设计，可节省设计时间、缩短开发周期，避免重复劳动为大规模SOC设计提供开发基础、和开发平台。

1.6 用硬件描述语言设计数字电路有什么优势？优势：可进行行为级、RTL级、门级多层面对电路进行描述、可功能仿真时序分析，与工艺无关。

1.8 基于FPGA/CPLD的数字系统设计流程包括哪些步骤？（P8 图1.7）1.9 什么是综合？常用的综合工具有哪些？HDL→RTL→门级→网表的描述转换过程ALTERA:MAX-PLUSII，Quartus, Xilinx:ISE , Lattice: ispLERVER1.10 功能仿真与时序仿真有什么区别？功能仿真不考虑器件延时，而时序分析必须考虑在不同器件中的物理信号的延时1.11 数字逻辑设计描述分哪几个层级，各有什么特点。

1.12、为何任意组合逻辑电路可用通用的与阵列、或阵列组合来实现。

可表示为布尔代数方程，由乘积项的和表示1.13 FPGA与CPLD在实现方式或内部结构上的主要区别查表、与或阵列1.14 VerilogHDL与计算机程序设计语言主要区别（描述并行电路行为或结构、描述的串行指令流）1.15 简述“逻辑综合”功能作用。

数字系统设计与EDA技术课后练习题含答案一、十进制和二进制数转换练习题1：将十进制数87转换为二进制数。

答案1：87的二进制表示为1010111。

练习题2：将二进制数1110101转换为十进制数。

答案2：1110101的十进制表示为117。

练习题3：将十进制数170转换为八进制数。

答案3：170的八进制表示为252。

练习题4：将八进制数243转换为十进制数。

答案4：243的十进制表示为163。

练习题5：将十进制数189转换为十六进制数。

答案5：189的十六进制表示为0xBD。

练习题6：将十六进制数0x3F转换为十进制数。

答案6：0x3F的十进制表示为63。

二、布尔代数和逻辑门电路练习题1：使用逻辑门实现以下布尔代数：Y = (A and B and C) or D答案1：这个布尔代数可以用以下逻辑门实现： +----+A -------| ||AND +--------+B -------| | |+----+ +----v----+C --------------| || OR +----- YD --------------| |+----------+练习题2：设计一个电子逻辑门电路，将两个单字节二进制数相加。

输入是两个二进制数，输出是相加的结果。

假设不会有溢出。

答案2：这个电子逻辑门电路可以用以下连线和逻辑门实现：输入1 --> +-----+--> | |+-----+| | | ADD +--> C3 --------+ +-----+--> || |输入2 --> +-----+--> | | | | | | | ADD |+-----+--> C2 --------+-->| |--> | +--+--+| | ||| | ||+-----+--> ||||||+-----+--> C1 --------+--> 输出其中ADD代表一个加法器电路，C1-C3代表进位。

第1章习题及解答1.1 将下列二进制数转换为等值的十进制数。

（1）（11011）2 （2）（10010111）2（3）（1101101）2 （4）（11111111）2（5）（0.1001）2（6）（0.0111）2（7）（11.001）2（8）（101011.11001）2题1.1 解：（1）（11011）2 =（27）10 （2）（10010111）2 =（151）10（3）（1101101）2 =（109）10 （4）（11111111）2 =（255）10（5）（0.1001）2 =（0.5625）10（6）（0.0111）2 =（0.4375）10（7）（11.001）2=（3.125）10（8）（101011.11001）2 =（43.78125）10 1.3 将下列二进制数转换为等值的十六进制数和八进制数。

（1）（1010111）2 （2）（110111011）2（3）（10110.011010）2 （4）（101100.110011）2题1.3 解：（1）（1010111）2 =（57）16 =（127）8（2）（110011010）2 =（19A）16 =（632）8（3）（10110.111010）2 =（16.E8）16 =（26.72）8（4）（101100.01100001）2 =（2C.61）16 =（54.302）81.5 将下列十进制数表示为8421BCD码。

（1）（43）10 （2）（95.12）10（3）（67.58）10 （4）（932.1）10题1.5 解：（1）（43）10 =（01000011）8421BCD（2）（95.12）10 =（10010101.00010010）8421BCD（3）（67.58）10 =（01100111.01011000）8421BCD（4）（932.1）10 =（100100110010.0001）8421BCD1.7 将下列有符号的十进制数表示成补码形式的有符号二进制数。

第1章习题一．单选题：1．以下代码中为恒权码的是（ ）。

A ）余3循环码B ）5211码C ）余3码D ）右移码2．一位八进制数可以用（ ）位二进制数来表示。

A ）1B ）2C ）3D ）43．十进制数43用8421BCD 码表示为（ ）A ）10011B ）0100 0011C ）1000011D ）100114．A + BC =（ ）A ）AB + AC B ）ABC C ）(A +B)(A + C)D ）BC5．在函数L(A,B,C,D) = AB + CD 的真值表中，L=1的状态有（ ）A ）2个B ）4个C ）6个D ）7个6．已知两输入逻辑变量AB 和输出结果Y 的真值表如下表，则AB 的逻辑关系为（ ）A ）同或B ）异或C ）与非D ）或非 7．利用约束项化简逻辑函数时，约束项应看成（ ） A ）1B ）2C ）能使圈组大的看成1，其它看成0D ）无所谓8．当逻辑函数有 n 个变量时，共有（ ）组变量取值组合A ）nB ）2nC ）n 2D ）2n9．利用卡诺图化简逻辑函数时,8个相邻的最小项可消去（ ）个变量。

A ）1B ）2C ）3D ）410．下面的卡诺图化简,应画（ ）个包围圈。

A ）2B ）3C ）4D ）511．卡诺图中，变量的取值按（ ）规律排列。

A ）Ascii 码B ）8421BCD 码C ）余3码D ）循环码12．4变量逻辑函数的真值表，表中的输入变量的取值应有（ ）种。

A ）2B ）4C ）8D ）1613．TTL 逻辑电路是以( )为基础的集成电路A ）三极管B ）二极管C ）场效应管D ）晶闸管14．CMOS 逻辑电路是以( )为基础的集成电路A ）三极管B ）NMOS 管C ）PMOS 管D ）NMOS 管和PMOS 管二．判断题：1．十进制数(64.5)10与(40.8)16等值。

（ ）2．在任一输入为1的情况下,"或非"运算的结果是逻辑0。

课程名称：数字逻辑设计实践实验名称：可编程数字系统设计1、申请题目：⏹模拟打乒乓球游戏⏹实验要求：用实验箱上8个排成一串的指示灯来显示球的位置，球所在的位置LED亮，其他LED灭。

用2个按键模拟接球用的球拍，另一个按钮模拟裁判用的“开球”。

当裁判按下“开球”按钮后，球会自左向右移动，当球到达最右端时，如果能适时的按动右侧“接球”按钮就算接到了球。

如果过早或过晚按动右侧“接球”按钮，球就会消失，对方得一分。

2位数码管分别显示2位选手的得分，任何一方满11分获胜，获胜一方的指示灯LED亮。

扩展要求：(1)将获胜条件改为，任何一方得分到达或超过11分，同时分差大于2分者获胜；(2)将发球条件改为每方发2个球轮换。

(3)如果适时的按下“接球”键，球停在最左或最右侧。

每侧各有4个LED指示回球速度（1/4~1s），按下回球按钮时，4个LED在“灭灭灭灭、亮灭灭灭、亮亮灭灭、亮亮亮灭、亮亮亮亮”之间循环，按键释放时，球回转，回球速度根据按钮按下时间的长短改变，“亮亮亮亮”时回球速度最快，“亮灭灭灭”时回球速度最慢，如果在“灭灭灭灭”时释放按钮，球消失，丢失分。

2、设计思路：结合扩展功能，我们可以分析实验电路的主要功能是模拟发球(裁判)，接球，计分，判胜负，回球强度五个功能。

因此对应的我们可以设计六个模块来实现这些功能——按键系统模块，控制系统模块，计分系统模块，胜负判定系统模块，球移动系统模块和回球强度显示模块六个部分。

下面分别讨论每个模块设计思路：按键系统：本实验仍采用实验箱中4*4键盘，因此此部分是基于做健身自行车键盘扫描电路的。

键功能分配为：C键做接球，F键又接球，D键裁判键发球，其他键没有实际功能。

每次按键时，将信号存于寄存器中，在使用中非常重要的一点是使用按下某个键后产生的下降沿，取非后作为上升沿使用。

控制系统模块：这里控制系统模块指的是状态机控制电路，它的状态输出控制着计分系统的计分，球移动系统的S1，S0的变化；它的状态输入是计分系统，球移动系统，强度系统三个模块输出的反馈信号，实现状态在000(初始状态)，001(球右移状态)，010(球左移状态)，011(左得分，即右未接到球)，100(右得分，即左未接到球) 这五个状态之间转移，包括顺序转移和非顺序转移，使用一个74161计数器和两个74151数据选择器实现。

现代数字系统设计——在线考试复习资料2022版一、单选题1. SOPC的中文意思是( )。

A. 电子设计自动化B.硬件描述语言C.片上可编程系统D.片上系统答案：C2.XPS是Xilinx公司提供的( )。

A.嵌入式系统的集成硬件设计和仿真工具B.编辑FPGA的I/O引脚和面积约束相关的用户约束文件的工具C.实现FPGA/CPLD的配置和通信的工具D.实现FPGA的时序分析工具答案：A3.CLB的中文意思是( )。

A.有限状态机B.复杂可编程逻辑器件C.可编程逻辑块D.硬件描述语言答案：C4.LUT 的中文意思是( )。

A.可编程门阵列B.查找表C.集成电路D.知识产权答案：B5.根据配置数据线数, 串行配置是以什么方式将配置数据载入可编程器件?A. 比特(bit)B.字节(Byte)C.帧结构D.通用IP方式答案：A6.从互连结构上可将PLD分为确定型和统计型两类。

统计型结构代表是( )。

A.FPGAB.CPLDC.PLAD.GAL答案：A7.IP核在EDA技术和开辟中具有十分重要的地位,IP核是指( )。

B.互联网协议C. 网络地址D.智能外设答案：A8. 基于Xilinx FPGA的IP 核开辟工具是( )。

A.Core GeneratorB.XSTC.FloorplannerD.iMPACT答案：A9.关于Verilog HDL中的数字,请找出以下数字中最大的一个是( )。

A.8´b1111_1110B.9´o276C.8´d170D.8´h3E答案：A10.用Verilog HDL的assign语句建模的方法普通称为( )方法。

A.连续赋值B.并行赋值C. 串行赋值D.函数赋值答案：A11.Verilog HDL的标识符使用字母的规则是( )。

A.大小写相同含义B.大小写不同含义C.只允许大写字母D.只允许小写字母答案：B12.Verilog HDL的端口声明语句中,声明端口为输入端口的关键字是( )。

数字系统设计与VerilogHDL课后习题习题11.1现代EDA技术的特点有哪些？1.2什么是T op-down设计方式？1.3数字系统的实现方式有哪些？各有什么优缺点？1.4什么是IP复用技术？ IP核对EDA技术的应用和发展有什么意义?1.5用硬件描述语言设计数字电路的优势是什么？1.6结合自己的使用情况谈谈对EDA工具的认识。

1.7基于FPGA/CPLD的数字系统设计流程包括哪些步骤？1.8什么是综合？常用的综合工具有哪些？1.9功能仿真与时序仿真有什么区别？1.10 FPGA与ASIC在概念上有什么区别？习题22.1 PLA和PAL在结构上有什么区别？2.2说明GAL的OLMC有什么特点，它怎样实现可编程组合电路和时序电路？2.3简述基于乘积项的可编程逻辑器件的结构特点。

2.4基于查找表的可编程逻辑结构的原理是什么？2.5基于乘积项和基于查找表的结构各有什么优点？2.6 CPLD和FPGA在结构上有什么明显的区别？各有什么特点？2.7 FPGA器件中的存储器块有何作用？2.8 Altera的MAX II器件是属于CPLD还是FPGA，请查阅有关资料并进行分析。

2.9边界扫描技术有什么优点？2.10说说JTAG接口都有哪些功能。

2.11 FPGA/CPLD器件未来的发展趋势有哪些？习题44.1 用Verilog设计一个8位加法器，进行综合和仿真，查看综合和仿真结果。

4.2 用Verilog设计一个8位二进制加法计数器，带异步复位端口，进行综合和仿真，查看综合和仿真结果。

4.3用Verilog设计一个模60的BCD码计数器，进行综合和仿真，查看综合和仿真结果。

习题66.1阻塞赋值和非阻塞赋值有什么本质的区别？6.2用持续赋值语句描述一个4选1数据选择器。

6.3用行为语句设计一个8位计数器，每次在时钟的上升沿，计数器加1,当计数器溢出时，自动从零开始重新计数。

计数器有同步复位端。

6.4设计一个4位移位寄存器。

第1章习题1.1 名词解释PROM CPLD FPGA ASICJTAG边界扫描FPGA/CPLD编程与配置逻辑综合PAL EDA GAL IP-CORE ISP ASIC RTL FPGA SOPC CPLDIP-CORE SOC和SOPC EDA/CAD1.2 现代EDA技术的特点有哪些？采用HDL描述、自顶向下、开放标准、具有完备设计库1.3 什么是Top-down设计方式？（P4）1.4 数字系统的实现方式有哪些？各有什么优缺点？74LS系列/4000系列常规逻辑门设计:设计难度大、调试复杂采用CPLD/FPGA等可编程器件来设计：用HDL描述、设计难度小、调试仿真方便，开发费用低，但单位成本较高，适合小批量应用专用集成电路设计：设计掩模成本高，适合大批量应用1.5什么是IP复用技术？IP核对EDA技术的应用和发展有什么意义？（P5）IP可重复使用的一种功能设计，可节省设计时间、缩短开发周期，避免重复劳动为大规模SOC设计提供开发基础、和开发平台。

1.6 用硬件描述语言设计数字电路有什么优势？优势：可进行行为级、RTL级、门级多层面对电路进行描述、可功能仿真时序分析，与工艺无关。

1.8 基于FPGA/CPLD的数字系统设计流程包括哪些步骤？（P8 图1.7）1.9 什么是综合？常用的综合工具有哪些？HDL→RTL→门级→网表的描述转换过程ALTERA:MAX-PLUSII，Quartus, Xilinx:ISE , Lattice: ispLERVER1.10 功能仿真与时序仿真有什么区别？功能仿真不考虑器件延时，而时序分析必须考虑在不同器件中的物理信号的延时1.11 数字逻辑设计描述分哪几个层级，各有什么特点。

1.12、为何任意组合逻辑电路可用通用的与阵列、或阵列组合来实现。

可表示为布尔代数方程，由乘积项的和表示1.13 FPGA与CPLD在实现方式或内部结构上的主要区别查表、与或阵列1.14 VerilogHDL与计算机程序设计语言主要区别（描述并行电路行为或结构、描述的串行指令流）1.15 简述“逻辑综合”功能作用。

第 2.1 节：1）为布尔函数 f = a ⋅ b + c 填写一张真值表。

的真值表如下： 答：逻辑表达式 f = a ⋅ b + c 的真值表如下： a 0 0 0 0 1 1 1 1 b 0 0 1 1 0 0 1 1 c 0 1 0 1 0 1 0 1a ⋅b + c1 0 1 0 1 1 1 02）用真值表证明布尔表达式 a ⋅ b 和 a + b 是等价的。

答：这两个表达式的真值表如下： 这两个表达式的真值表如下： a 0 0 1 1 b 0 1 0 1a ⋅ba+b1 1 1 01 1 1 0的所有组合值都具有相同的值， 因为这两个表达式对 a 和 b 的所有组合值都具有相同的值，所以这两个表达式 相等。

相等。

3）用积之和 积之和形式来表示布尔表达式的含义是什么？ 积之和积之和是指与或逻辑的布尔表达。

答：积之和是指与或逻辑的布尔表达。

与或逻辑的含义是先把输入变量或变量 的非连接到与门的输入端 几个这样的与门输出连接到一个或门的输入， 的输入端， 连接到一个或门的输入 的非连接到与门的输入端，几个这样的与门输出连接到一个或门的输入，该或 门的输出就是所谓的积之和 积之和。

门的输出就是所谓的积之和。

4）为如图 2.3 所示的与或非 与或非门填写真值表。

与或非答：该与或非门的真值表如下表所示： 该与或非门的真值表如下表所示：a 0 0 0b 0 0 0c 0 0 1d 0 1 0a ⋅b + c ⋅d1 1 10 0 0 0 0 1 1 1 1 1 1 1 10 1 1 1 1 0 0 0 0 1 1 1 11 0 0 1 1 0 0 1 1 0 0 1 11 0 1 0 1 0 1 0 1 0 1 0 10 1 1 1 0 1 1 1 0 0 0 0 05）在数字电路中，为什么要用缓冲器？缓冲器可以用来降低输出的负载， 答:缓冲器可以用来降低输出的负载，当输出必须驱动下一级逻辑门的很多个输 缓冲器可以用来降低输出的负载 入时，其负载是很重的。

[试题分类]:专科《硬件描述语言和数字系统设计》_12000085[题型]:单选[分数]:21. 以下表达式中正确的为? ( )A.& 4'b1101 = 1'b1B.!4'b1011 || !4'b0000 = 1'b1C.～4'b1100 = 1'b1D.4'b1010 & 4'b1101 = 1'b1答案:B2. 在verilog HDL的always块语句中的语句是_______语句。

（）A.不一定B.并行C.顺序D.顺序或并行答案:A3.输入端口可以由net/register驱动，但输入端口只能是( )A.wireB.triC.integerD.reg答案:A4. 假定:A = 4'b0110; B = 4'b0100; A && B 结果为( )A.1'b0B.4'b0110C.4'b0100D.1'b1答案:D5. Verilog连线类型的驱动强度说明被省略时，则默认的输出驱动强度为（）A.weakC.strongD.pull答案:C6. 对于下面的描述，哪一个不属于时序路径?( )A.从输入端口到输出端口B.从输入端口到触发器的时钟端clkC.从输入端口到触发器的数据输入端dD.从触发器的时钟端clk到输出端口答案:B7. 请指出下面两条语句中变量A和Count的类型。

( )A.wire/wireB.wire/regC.reg/regD.reg/wire答案:B8. 在verilog HDL的端口申明语句中，用（）关键字申明端口为双向方向？A.inputB.inoutC.outputD.INOUT答案:B9. 请根据以下条语句，从选项中找出正确答案。

（）B的二进制值是多少？A.8'b0000 0001B.8'bZZZZ_0000C.8'b1111 1111D.8'b0000 111110. 信号没有定义数据类型时，缺省为( )类型A.wireB.不可用C.regD.tri答案:A11. Verilog HDL 定义了一系列保留字，叫做关键词，指出下列哪一个不属于关键词（）A.inputB.taskC.beginD.wire答案:C12.关于如下描述，正确的说法是( )A.该电路不可综合B.以上说法都不对C.这种描述是正确的，生成组合逻辑电路D.该电路不可综合，但生成的不是纯组合逻辑答案:B13.reg类型的数组通常用于描述存储器，reg [15: 0] MEM [1023:0]; 定义存储器字的位数为A.16B.1040C.1024D.16384答案:A14.电平触发always中不完整的的if语句，其综合结果可实现（）A.组合逻辑电路B.时序逻辑电路C.条件相或的逻辑电路D.锁存器答案:D15.以下关于Top-Down的设计方法不正确的描述是( )A.Top-Down的设计方法首先从系统设计入手；B.Top-Down的设计方法从顶层进行功能划分和结构设计C.自顶向下的设计方法可以早期发现结构上的错误D.Top-Down设计中的系统总体仿真与所选工艺有关答案:D16. 请问{1,0}与下面哪一个值相等? ( )A.64'h0000000100000000B.2'b10C.2'b00D.64'h000000000002答案:B17.下列关于同步有限状态机的描述错误的是（）A.在时钟上升沿，根据输入信号的变化，确定电路状态B.状态是否变化要根据输入信号，只要输入条件满足，就会立刻转入到下一个状态。