下载文档原格式
抖动的概念及其测量方法摘要：在数字通信系统，特别是同步系统中，随着系统时钟频率的不断提高，时间抖动成为影响通信质量的关键因素。
本文介绍了时间抖动（jitter）的概念及其分析方法。
关键字：时间抖动、jitter、相位噪声、测量一、引言随着通信系统中的时钟速率迈入GHz级，抖动这个在模拟设计中十分关键的因素，也开始在数字设计领域中日益得到人们的重视。
在高速系统中，时钟或振荡器波形的时序误差会限制一个数字I/O接口的最大速率。
不仅如此，它还会导致通信链路的误码率增大，甚至限制A/D转换器的动态范围。
有资料表明在3GHz 以上的系统中，时间抖动（jitter）会导致码间干扰（ISI），造成传输误码率上升。
在此趋势下，高速数字设备的设计师们也开始更多地关注时序因素。
本文向数字设计师们介绍了抖动的基本概念，分析了它对系统性能的影响，并给出了能够将相位抖动降至最低的常用电路技术。
二、时间抖动的概念在理想情况下，一个频率固定的完美的脉冲信号（以1MHz为例）的持续时间应该恰好是1us，每500ns有一个跳变沿。
但不幸的是，这种信号并不存在。
如图1所示，信号周期的长度总会有一定变化，从而导致下一个沿的到来时间不确定。
这种不确定就是抖动。
抖动是对信号时域变化的测量结果，它从本质上描述了信号周期距离其理想值偏离了多少。
在绝大多数文献和规范中，时间抖动（jitter）被定义为高速串行信号边沿到来时刻与理想时刻的偏差，所不同的是某些规范中将这种偏差中缓慢变化的成分称为时间游走（wander），而将变化较快的成分定义为时间抖（jitter）。
图1 时间抖动示意图1．时间抖动的分类抖动有两种主要类型：确定性抖动和随机性抖动。
确定性抖动是由可识别的干扰信号造成的，这种抖动通常幅度有限，具备特定的（而非随机的）产生原因，而且不能进行统计分析。
随机抖动是指由较难预测的因素导致的时序变化。
例如，能够影响半导体晶体材料迁移率的温度因素，就可能造成载子流的随机变化。
示波器抖动的完美测量示波器如何操作对抖动完美测量的一半工作量都在于如何设置示波器。
我们的目标是捕获并显示出信号在系统环境下的真实情况。
由于每个试验室都有实时示波器，有必要知道如何去操作它对抖动完美测量的一半工作量都在于如何设置示波器。
我们的目标是捕获并显示出信号在系统环境下的真实情况。
由于每个试验室都有实时示波器，有必要知道如何去操作它们。
抖动测量对环境特别敏感，所以要想方法针对各种抖动优化测试环境。
首先要选取具备合适带宽的设备。
假如带宽太窄，测试得边沿速率就会很低。
低的沿速率会将幅度噪声更多的转化为时域错误。
但是，假如带块太大，也只会加添测试中的热噪声和散粒噪声从而提高噪底。
在NRZ码流来讲，一个阅历规定就是选取带宽为码率的1.8倍。
是信号最高基频的两倍；实际上，捕获过程中的模拟信号整形和数据变换会留有余量，因此示波器真正需要的采样速率是最高基频的2.5到3倍。
所以，示波器的带宽采样速率比大约为1到3.对于减小ADC量化误差来讲增大仪器的纵向解析度很紧要。
调整电压/刻度旋钮直到图形正好进入屏幕的垂直范围。
过度就会使ADC变化饱和，不满就会减低SNR.测量TIE抖动时时基设置也很紧要，由于这项设置相当于可调的高通滤波器。
时基会设置捕获时的最小TIE频率（示波器带宽决议最高抖动频率）。
同样，确定测试数据码型中包含有正确的频谱成分范围，并且只含有实数频谱成分。
当接受PRBS码型时，码型长度要充分长保证捕获到低频重量，同时又不能超过仪器的存储范围。
始终削减触发与第一个采样点间的延时。
信号被触发后，定时的不确定与时基等待采样数据的长短成正比。
削减延时降低了这种不确定性，因此减低了被测抖动值。
避开示波器均化波形，选择sin（x）/x在数据点间插值，并使用大幅度的快速触发。
最后，在知道实际系统接收器门限电平的情况下将触发电平设置与其一致，否则，设置为波形值的一半。
—专业分析仪器服务平台,试验室仪器设备交易网,仪器行业专业网络宣扬媒体。
高速信号抖动测试解决方案概述在高速传输的数字系统或是通讯系统当中，将信号完整无缺地从传送到目的地为其首要目标。
信号在传输的过程当中因为传输线的损失、系统的噪声，以及不可避免的人为因素，常使得信号失真，而传输抖动之现象，乃是今日研究之重要课题。
在大都会之骨干网络当中，为了提升传输系统误码率之质量，通常会以低噪声的前置放大器作为降低噪声以及抖动的方法之一。
通常随着抖动量之增加，系统误码率便会提升。
所以如何从正确地分析抖动之特性以及对传输系统所造成之影响为本文所讨论之重点。
安捷伦提供了一系列之抖动测试解决方案，使得用户能在准确而快速的状况下取得适合的数据，亦能提供详细之报表以作分析之用。
本文将以眼图作为抖动量测之开端，从抖动之基本定义来分析抖动对于整体传输系统之影响。
图一为大都会网络传输概念图。
图一大都会网络传输系统定义任何数字传输系统必定存在两种构成要素，一是本质数字信号( Deterministic Digital Signal)，另一则是时钟信号( Clock Signal)。
时钟信号又分为标准时钟信号(Standard Clock)及依附时钟信号(Embedded C lock)。
所谓的抖动现象，乃是指本质数字信号与时钟信号所产生的一种相位差，亦可看做是一种相位调变信号。
而在这时候，时钟信号所扮演的是一种标准之参考信号。
这种时间差的相位变化，经过了一段时间可能形成一种周期性的正弦调变现象，而将其称之为时域抖动现象，如图二所示：图二抖动形成示意图抖动的形成通常我们会使用取样示波器(Sampling Scope)来撷取其眼图(Eye Diagram)，根据眼图之基本特性，来观察其系统是否超过应有遵循之规范由图三可知，从交叉点(Crossing Poin)的宽度，即可得知抖动的大小。
一般来说，在传输系统中发射端能产生多少抖动，以及接收端能承受多大范围之抖动，都必须要有明确的规范与定义。
图3-1 取样示波器下之眼图图3-2 规范眼图之屏蔽所以通常通讯规范组织会定义出一种屏蔽(Mask)来判定此通讯系统是否通过该传输协议下之规范。
译自： SiT-AN10007 Rev 1.2 January 2014Clock Jitter Definitions and Measurement Methods时钟抖动的定义与测量方式[译]懒兔子1 简介抖动是实际信号的一组边沿与理想信号之间的偏差（兔子：说白了，抖动就是实际情况和理想情况不一样，差别越大抖动越大）。
时钟信号的抖动通常由系统中的噪声或其他干扰因素引起。
影响因素包括热噪声、电源变化（波动）、负载的状况（负载也可以反过来影响时钟信号）、设备噪声和临近电路耦合进来的干扰。
2 抖动的分类抖动可以通过许多方式测量（不同方式测量到的抖动被分别加以定义），以下是主要的抖动分类：1. 周期抖动（Period Jitter）2. 相邻周期间的抖动（Cycle to Cycle Period Jitter）3. 长时间抖动（Long Term Jitter）4. 相位抖动（Phase Jitter）5. 单位时间间隔抖动（TIE，Time Interval Error）2.1 周期抖动周期抖动是时钟信号的实际周期长度与理想周期长度之间的偏差，测量样本为数目不定（随机）的一组周期。
如果给定一定数目的单个时钟周期，我们就可以通过测量每个周期的长度并计算平均的周期长度，以及这些时钟周期的标准差和峰峰值（peak-to-peak value）。
这里所说的标准差和峰峰值也分别被称为RMS抖动和Pk-Pk周期抖动。
许多文献将周期抖动直接定义为被测时钟周期与理想周期之间的误差。
但是真实情况下很难对理想周期进行量化。
如果我们用示波器观察一个标称100MHz的晶振，测得的平均时钟周期却可能是9.998ns，而不是理想的10ns。
所以退而求其次，通常将平均周期作为理想周期看待（兔子：因为实际周期都是在理想值周围按照一定规律分布的，如果测量时间足够长，得到的平均值就可以非常接近理想值）。
2.1.1 周期抖动的应用周期抖动对于计算数字系统的时序裕量十分有用。
抖动测量三种有效方法只要测试数据通信IC或测试电信网络，就需要测试抖动。
抖动是应该呈现的数字信号沿与实际存在沿之间的差。
时钟抖动可导致电和光数据流中的偏差位，引起误码。
测量时钟抖动和数据信号就可揭示误码源。
测量和分析抖动可借助三种仪器：误码率(BER)测试仪，抖动分析仪和示波器(数字示波器和取样示波器)。
选用哪种仪器取决于应用，即电或光、数据通信以及位率。
因为抖动是误码的主要原因，所以，首先需要测量的是BER。
若网络、网络元件、子系统或IC的BER超过可接受的限制，则必须找到误差源。
大多数工程技术人员希望用仪器组合来跟踪抖动问题，先用BER测试仪、然后用抖动分析仪或示波器来隔离误差源。
BER测试仪制造商需要测量其产品的BER，以保证产品符合电信标准。
当需要表征数据通信元件和系统时，BER测试对于测试高速串行数据通信设备也是主要的。
BER测试仪发送一个称之为伪随机位序列(PRBS)的预定义数据流到被测系统或器件。
然后，取样接收数据流中的每一位，并对照所希望的PRBS图形检查输入位。
因此，BER 测试仪可以进行严格的BER测量，有些是抖动分析仪或示波器不可能做到的。
尽管BER测试仪可进行精确的BER测量，但是，对于10-12BER(每1012位为1位误差)精度的网络或器件测试需数小时。
为了把测试时间从数小时缩短为几分钟，BER测试仪采用“BERT scan”技术，此技术用统计技术来预测BER。
可以编程BER测试仪在位时间(称之为“单位间隔”或“UI”)的任何点取样输入位。
“澡盆”曲线表示BER是取样位置的函数。
若BER测试仪检测位周期(0.5UI)中心的位，则抖动引起位误差的概率是小的。
若BER测试仪检测位于靠近眼相交点上的位，则将增大获得抖动引起位误差的似然性。
抖动分析仪BER测试仪不能提供有关抖动持性或抖动源的足够信息。
抖动分析仪(往往称之为定时时间分析仪或信号完整性分析仪)可以测量任何时钟信号的抖动，并提供故障诊断抖动的信息。
时钟抖动(CLK)和相位噪声之间的转换摘要：这是一篇关于时钟(CLK)信号质量的应用笔记，介绍如何测量抖动和相位噪声，包括周期抖动、逐周期抖动和累加抖动。
本文还描述了周期抖动和相位噪声谱之间的关系，并介绍如何将相位噪声谱转换成周期抖动。
几乎所有集成电路和电气系统都需要时钟(CLK)。
在当今世界中，人们以更快的速度处理和传送数字信息，而模拟信号和数字信号之间的转换速率也越来越快，分辨率越来越高。
这些都要求工程师更多地关注时钟信号的质量。
时钟信号的质量通常用抖动和相位噪声来描述。
抖动包括周期抖动，逐周期抖动和累计抖动，最常用的是周期抖动。
时钟的相位噪声用来说明时钟信号的频谱特性。
本文首先简单介绍用来测量时钟抖动和相位噪声的装置。
然后介绍周期抖动和相位噪声之间的关系，最后介绍将相位噪声谱转换成周期抖动的简单公式。
周期抖动和相位噪声：定义和测量周期抖动周期抖动(J PER)是实测周期和理想周期之间的时间差。
由于具有随机分布的特点，可以用峰-峰值或均方根值(RMS)描述。
我们首先定义门限为V TH的时钟上升沿位于时域的T PER(n)，其中n是一个时域系数，如图1所示。
我们将J PER表示为手册：其中T0是理想时钟周期。
由于时钟频率固定，随机抖动J PER的均值应该为零，J PER的RMS 可以表示为：式中的<•>是所要求的运算符。
从图1时钟波形可以看出J PER和T PER之间的关系。
图1. 周期抖动测量相位噪声测量为了理解相位噪声谱L(f)的定义，我们首先定义时钟信号的功率谱密度S C(f)。
将时钟信号接频谱分析仪，即可测得S C(f)。
相位噪声谱L(f)定义为频率f处的S C(f)值与时钟频率f C处的S C(f)值之差，以dB表示。
图2说明了L(f)的定义。
图2. 相位噪声谱的定义相位噪声谱L(f)的数学定义为：注意L(f)代表的是f C和f处谱值的比，L(f)将在下文介绍。
周期抖动(J PER)测量有许多设备可以测量周期抖动。
基于数字示波器的高精度抖动测试方法关键字： 实时示波器 触发抖动 Trigger Jitter 增量时间精度 DTA随着计算机和通信系统总线速度的显著提高，特别是各种不同的采用内嵌时钟技术的高速串行总线日益普及，定时抖动已经成为影响其性能的基本因素。
本文针对当前各种不同的抖动测试工具和方法重点介绍了如何选择实时示波器进行抖动测试和分析，并且探讨了示波器中影响抖动测试结果的几个关键因素。
最后针对高精度抖动测试提供了参考方法和测试实例。
越来越多的高速计算机和通信系统开始采用高速串行总线在芯片间，背板间和系统设备间传送高速数据。
在串行数据传输过程中，任何微小的高速时钟和数据抖动都会对整个系统产生巨大的影响，在这种情况下，抖动已经成为设计高速数字系统成败的关键。
最典型的应用是传统的33M PCI 并行总线正在被采用高速串行技术的PCI-Express 取代，它的最新标准支持的数据率已经到5Gb/s ，一个UI 的宽度才200ps ，任何微小的抖动都会导致数据传输错误。
从当前各种高速串行总线和数据链路的定时余量规范中表明，在整个数字系统中更加严格地控制抖动是必须的。
只有全面有效的测试和分析抖动，其根本原因才能被隔离，从而针对引起系统抖动的原因来减少抖动，提高系统性能和稳定性。
像PCI-Express 、FBD 、InfiniBand 、SerialATA 和DVI 等都对于时钟和数据抖动有明确要求。
本文针对示波器进行的实时抖动测试方法，探讨了影响抖动测试结果的关键因素。
典型的抖动测试方法为成功地设计高速数字系统，不仅需要理解什么是抖动，计算抖动的大小，还需要对不同的抖动分量进行隔离和分解，分析造成抖动的原因，进而避免在高速系统中出现抖动造成的系统故障。
在了解抖动测试前，明智选择合适的抖动测试工具和方法成为整个抖动测试工作的第一步。
目前有几种抖动测试工具可供选择，误码仪(BERT)直接测试系统的误码率，但是价位昂贵，功能单一，不适合设计人员和调试人员；采用时间间隔分析仪测试抖动也存在功能单一，抖动分析能力不足的限制。
高性能数字示波器成为当前最流行的抖动测试工具。
对于数字示波器而言，典型的抖动测试方法主要有2种：1) 采用数字存储示波器的等效采样模式或直接使用采样示波器，通过直方图统计测量定时抖动。
等效采样的缺点是无法消除示波器自身的触发抖动对测试结果的影响，并且由于它采用的是多次触发、多次采集、累计显示的工作方式，对于电路设计和调试而言受到较多的限制，无法进行深层的抖动分析。
图1：TDSJIT3进行高速数据的 抖动测试和分解。
2) 更为流行的方法是采用数字存储示波器的实时捕获模式，单次触发，连续采集大量数据，配合相应的抖动测试软件进行抖动测试。
对比于等效采样方法它消除由于示波器自身的触发抖动对测试结果造成的影响，并且能够进行复杂的抖动分析和抖动分解得到每一个抖动分量，帮助设计和测试人员分析抖动产生的原因，甚至通过抖动分解估算系统的误码率。
例如，在美国??标准委员会(INCITS)下属的T11.2组织在有关抖动和信号完整性方??(MJSQ)中，推荐泰克实时示波器配合TDSJIT3抖动分析软件进行抖动测试和分析。
图1是TDSJIT3实时抖动测试结果。
抖动测试抖动可以描述为相邻脉冲边沿、甚至非相邻脉冲边沿周期或相位的定时变化。
这些指标适合检定长期和短期的时钟和数据稳定性。
通过更加深入地分析抖动指标，利用抖动测试结果，预测复杂系统的数据传输性能。
周期抖动用来衡量时钟或数据周期样点的边沿到边沿定时。
例如，通过测量1,000个时钟周期上升沿之间的时间，可以对统计的周期取样，统计数据会告诉您信号的质量。
标准偏差变成RMS 周期抖动，最大周期减去最小周期，得到峰到峰周期抖动。
每个不同周期测量的精度决定着抖动测量的精度。
相位抖动用来衡量被测信号边沿相对于一个参考信号边沿的时间偏差，从而可以检测到信号相位中的任何变化。
这一指标在许多方面不同于周期测量指标。
第一，它单独使用每个边沿，而没有使用“period”或“cycle”一类的说法。
第二，它可以测量大的时间位移。
边沿相位可以偏离几百或几千度，但仍可以以非常高的精度进行测量(360度等于一个周期或循环时间)。
测量相位误差常用的指标是时间间隔误差(TIE)，测量结果用相对于度的秒来表示。
TIE 把信号边沿与参考边沿匹配起来，对各边沿之差相加计算总和。
在比较了大量的边沿之后，可以为分析提供一个样点集合。
与上面的周期测量一样，标准偏差变成RMS TIE ，最大时间减最小时间得到峰到峰值TIE 等等。
TIE 测试精度取决于构成样点集合的各个测量的精度。
图2显示的是对一个时钟信号的不同抖动测试参数。
测试精度图2：典型的时钟信号 抖动测试参数。
任何设计人员选择示波器进行参数测量前都会通过产品的指标了解其测试精度，以保证足够的容许误差和测量余量。
抖动测试也不例外，例如泰克TDS6804B 示波器指明了精度，规定了抖动测量能力的典型值。
抖动测试精度受到许多因素的影响，主要包括示波器的定时稳定度、取样噪声、仪器幅度本底噪声和内插误差。
内插误差是由在实际电压样点之间进行线性内插导致的误差。
在测量100ps 上升时间的信号、示波器以20GSa/s 采样率在50%电压门限上进行检测时，这一误差要小于0.3psRMS 。
在许多情况下这一误差可以使用示波器中的SIN(X)/X 正弦内插及其它方法改善，例如充分利用示波器的垂直动态范围，使输入信号幅度达到示波器满刻度。
在大多数情况下，这一原因导致的误差会远小于其它误差源，并且通过使用如Sin(X)/X 或Sinc 内插，可以进一步减小这一误差。
示波器采样系统中定时元件的稳定性直接影响着定时测量精度。
如果时基有误差，那么基于该时基进行的测量会具有同等或更大的误差。
示波器中的时基稳定性包括参考时钟、倍频器、计数器等相关电路的稳定性。
当通过实时采集模式进行抖动测试时，由于示波器工作在单次触发模式，连续实时采集所有信号，所以它不受仪器多次触发带来的触发抖动影响。
另外两个误差源分别是ADC 孔径不确定性和量化误差。
这些误差可以表现为幅度噪声和定时噪声，具体取决于取样数据使用的方式。
很难区分该误差的实际来源，因为模数转换的时间不同。
由于采样头要求有限的时间选通样点(ADC 孔径不确定性)，任何取样都可能同时包括时间误差和幅度误差。
由于ADC 分辨率和相关量化误差的综合结果，取样时间和电压样点位置会表现出有限的误差。
最后，幅度噪声是定时测量精度中另一个因素。
在快速边沿中，幅度噪声的影响最小，但在边沿速率变慢时，幅度噪声会占据主导地位。
这是因为在边沿速率相对于系统带宽变慢时，幅度噪声会改变跨越门限的定时，这样幅度噪声就会变成定时测量误差。
增量时间精度(DTA)怎样才能确保结果是精确的呢？或者说如何评估示波器的时间测试精度呢？由于抖动测试是时间信息的提取，泰克最早使用“增量时间精度”(Delta Time Accuracy)指明时间测量的精度。
这一指标在数字示波器中至关重要，因为它包括前面提到的影响时间精度的多种效应导致的总体影响。
一般增量时间精度(DTA)指标为：(方程1) 图3：用TDS6154C 示波器 测量一个稳定信号源。
其中SI 是取样时间间隔，单位为秒，例如20GS/s 采样率下，样点时间间隔为25ps 。
MI 是测量时间间隔，单位为秒。
±0.3是示波器采集系统常系数。
采用上面的公式来定义DTA 是因为几个不同因素对精度的影响不同。
首先是时基精度，一个10.0MHz 参考源的校准精度以及校准后是否漂移，都会影响长时间测量结果。
例如，在测量一个时间为1.0ms 脉冲时，低于皮秒级的影响(如内插误差)相对于0.4ppm 校准偏差引起的误差非常小，因为1.0ms×0.4ppm ，得到误差达到400ps 。
通过使用TDS6804B(8GHz 带宽，20GS/s 采样率)进行两个时钟测量实例(一个短时钟周期、一个长时钟周期)，可以查看主要误差的来源。
当测试1.0GHz 高速时钟时，使用TDS6804B 以20GS/s 实时采样率进行采样。
根据DTA 公式可以得到下面结果：(方程2)这是在单次采集或实时采集中进行的任何一项时间测量的峰峰值测量误差。
在大量的样本容量(大约1,000次测量值)中，误差的标准偏差一般为0.06×SI ＋3.5 ppm×MI 。
在本例中，其约等于3.0 ps RMS(0.06×50ps ＋3.5ppm×1ns)。
当在测量100kHz 时钟时，根据DTA 公式可以得到下面结果：(方程3)测量误差可能会高达50ps 峰值，RMS 结果将受到类似的影响，因为时基误差是确定的。
在这种情况下，我们看到在测量时间更长时，常数0.3决定的短期效应变得不如时基校准和稳定性对长时间结果的影响明显。
在泰克示波器中，采用一种独有硬件技术保证更高的时间测试精度，称为实时内差模式，它作用在示波器采集前端，通过sinx/x 内差算法在ADC 的样点间插入样点，并且可以调节插入的样点数目，最小样点间隔为500fs 。
分辨率测量分辨率定义了可靠地检测到测量变化的能力。
不要把分辨率与测量精度、甚至测量可重复性混为一谈。
在定时测量中，分辨率是辨别信号定时中微小变化的能力，而不管变化是有目的的，还是由噪声引起的。
在实时示波器中，定时分辨率受到取样速率、内插精度和基于软件的数??算库的限制。
在使用40GS/s 的取样速率和SIN(X)/X 内插时，可能会实现几十飞秒的分辨率。
由于上面的参考实例中的分辨率基于 图4：采集10us 稳定时钟波形 得到的JNF 测试结果。
数??算库，因此实际分辨能力低于一飞秒(0.0001 ps)。
分辨率是指测量定时中微小变化的能力。
但这可能并不一定反映真实情况。
当测量变化小于仪器内部固有噪声时会发生什么情况呢？在测量幅度小的噪声或抖动时，必须考虑示波器系统的抖动本底噪声。
只知道系统分辨率对理解精度或示波器整体能力的实际极限并没有什么帮助。
抖动本底噪声(JNF )抖动本底噪声(Jitter Noise Floor)是抖动测量时仪器固有的噪声。
在示波器中JNF 决定着可以检测到的抖动底限。
客观的讲，幅度小于JNF 的抖动示波器是观察不到的。
尽管某些厂商可能声称可以分辨小于JNF 的抖动幅度，但这种能力几乎没有什么参数价值。
检验JNF 的方法之一是测量没有噪声的、完美定时的信号。
尽管完美信号非常少见，但适当良好的信号源是存在的，可以用来表征抖动本底噪声。
一般用于这一测试的常用仪器是具有低相位噪声的高精度RF 发生器。
泰克示波器使用时间间隔误差(TIE)来测量JNF 。
