数字电路第5章 常用MSI组合逻辑器件及其应用

器的框图，表 3-1 是它的真值表。表中只列出了输入 I0 ~I 7
可能出现的组合，其他组合都是不可能发生的，也就是约束。
约束可以表示为
Ii I j =0 (i ≠ j ， i ， j =0 ， 1 ，…， 7 )
常用组合逻辑电路及 MSI 组合电路模块的应用
图 3-1 三位二进制普通编码器的框图
图 3－14 为二—十进制译码器的逻辑图。
图 3－14 二—十进制译码器的逻辑图
常用组合逻辑电路及 MSI 组合电路模块的应用
3. 显示译码器
在数字系统中，经常需要将数字、文字、符号的二进制
代码翻译成人们习惯的形式，直观地显示出来，以便掌握和
监控系统的运行情况。把二进制代码翻译出来以供显示器件
显示的电路称为显示译码器。设计显示译码器时，首先要了
最低。真值表中的“ × ”表示该输入信号取值无论是 0还是
1 都无所谓，不影响电路的输出。
常用组合逻辑电路及 MSI 组合电路模块的应用
图 3-3 三位二进制优先编码器的框图
常用组合逻辑电路及 MSI 组合电路模块的应用
常用组合逻辑电路及 MSI 组合电路模块的应用
由表 3-2 真值表可以写出如下逻辑表达式:
图。
图 3-6 8421BCD 普通编码器的逻辑图
常用组合逻辑电路及 MSI 组合电路模块的应用
4.8421BCD 优先编码器
用四位 8421 二进制代码对 0~9 这十个允许同时出现的
十进制数按一定优先顺序进行编码，当有一个以上信号同时
出现时，只对其中优先级别最高的一个进行编码，这样的电
路称为8421BCD 优先编码器。 8421BCD 优先编码器的框图
真值表，表中假定 1010~1111共六个输入组合不会出现。

（2）逻辑关系式表示：F=A·B·C
（3）真值表表示：如图表5-1所示
下一页 返回
5.4 基本逻辑门电路
2.“或”逻辑关系 当决定事件的各个条件中只要有一个或一个以上具备时事件就
会发生 图5-10所示，F和A、B、C之间就存在“或”逻辑关系 “或”逻辑也有如上三种表示方法： （1）图5-11所示为“或”逻辑图形符号 （2）逻辑表达式：F=A+B+C （3）真值表：见表5-2
下一页 返回
5.2 数制
5.2.2 二进制数
二进制数只有0和1两个符号。只要能区分两种状态的元件即 可实现。
计数的基数为2，各位数的权是2的幂，计数规律是“逢二进 一”
N位二进制整数的表达示为：
例5.1 一个二进制数10101000， 试求对应的十进制数
上一页 下一页 返回
5.2 数制
图5-23是利用三态与非门组成的双向传输通路，改变控制端C 的电平，就可控制信号的传输方向。
上一页 下一页 返回
5.4 基本逻辑门电路
3. CMOS门电路 CMOS门电路是由PMOS管和NMOS管构成的一种互补对称场效
应管集成门电路。 下面是几种常用的CMOS门电路的结构和工作原理的简要说明 （1）CMOS与非门：如图5-24所示 当A、B全为1时，T1和T2同时导通，T3和T4同时截止，F=0 当输入端由一个或全为0时，串联的T1和T2必有一个或两个全部截
上一页 下一页 返回
5.4 基本逻辑门电路
（5）TTL三态输出与非门电路。简称三态门，图5-20是其逻辑 图形符号。A、B是输入端，C是控制端，F为输出端。输出端除 了可以实现高低电平外，还可以出现高阻状态。

E3 E2 E1 E0 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 ×××× ×××× ×××× ×××× ×××× ××××
Dn An Bn C n An BnCn An Bn C n An BnCn Cn1 Bn C n An C n An Bn 当用异或门实现电路时，写出相应的函数式为
Dn An Bn Cn Cn1 An BnCn AnBn Cn BnCn
An (Bn Cn ) BnCn An (Bn Cn ) BnCn
该电路输入为8421 BCD码，输出为余3码，因此它是 一个四输入、四输出的码制变换电路，其框图如图4-7(a) 所示。根据两种BCD码的编码关系，列出真值表，如表4-5 所示。由于8421 BCD码不会出现1010~1111这六种状态， 因此把它视为无关项。
② 选择器件，写出输出函数表达式。
题目没有具体指定用哪一种门电路，因此可以从门 电路的数量、种类、速度等方面综合折衷考虑，选择最 佳方案。该电路的化简过程如图4-7(b)所示，首先得出最 简与或式，然后进行函数式变换。变换时一方面应尽量 利用公共项以减少门的数量，另一方面减少门的级数， 以减少传输延迟时间，因而得到输出函数式为
10 1 (b)
1 ×× E0
③ 画逻辑电路。
该电路采用了三种门电路，速度较快，逻辑图如图4-8所示。
表 4 – 5 例4-4真值表
AB C D
00 0 0 00 0 1 00 1 0 00 1 1 01 0 0 01 0 1 01 1 0 01 1 1 10 0 0 10 0 1 10 1 0 10 1 1 11 0 0 11 0 1 11 1 0 11 1 1
其中 (Bn Cn ) 为Dn和Cn+1的公共项。

效，如 何描述？
仿真验证
使能端的作用
3—8译码器 74LS138
Y7 Y6 Y 5 Y 4 Y 3 Y 2 Y 1 Y0
A B C
G2 A
G2 B G1
74LS138的逻辑符号 符号框内的内部逻辑状态表达式
有三个使能端，其全 部有效时，才能完成 正确的译码操作。
Yi = G 1 • G 2 A • G 2 B • m i
2—4 译码器
Yi = EN • mi
其中，mi为输入变量的最小项。
I0 I1 EN
输入 EN I1 I0 0 1 1 1 1 d 0 0 1 1 d 0 1 0 1
Y0 Y1 Y2 Y3
输出 Y3Y2Y1Y0 0 0 0 0 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0
Y3
&
Y2
74LS42逻辑符号
/ Y 0 / Y 1 / Y 2 / Y 3 / Y 4 / Y 5 / Y 6 / Y7 / Y 8 / Y 9
Y
0
Y
1
Y
2
Y
3
Y
4
Y
5
Y
6
Y
7
Y
8
Y
9
A0
A1
A2
A3
A0
A1
A2
A3
输入 A3 0 0 0 0 0 0 0 0 1 1 A2 A1 A0 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 0 0 1010 伪 … 码 … 1111 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1