当前位置：文档之家 › 哈工大2013年数电期末试题 答案资料

哈工大2013年数电期末试题 答案资料

  • 格式：doc
  • 大小：2.81 MB
  • 文档页数：13

下载文档原格式

  / 13

合集下载

【免费下载】哈工大数电答案

【免费下载】哈工大数电答案
【3-6】 已知: Y1 = AB AC BD Y2 = ABC D ACD BCD BC 用卡诺图分别求出 Y1 Y2 ， Y1 Y2 ， Y1 Y2 。
解：先画出 Y1 和 Y2 的卡诺图，根据与、或和异或运算规则直接画出 Y1 Y2 ， Y1 Y2 ， Y1 Y2 的卡诺图，再化简得到它们的逻辑表达式：
或 AB AC BC
(3) ABC ( × )
(2) F2 = ABCD ABD ACD AD
(4) F4 A B C ( A B C) ( A B C) A BC
(2) F2 AB BC BC AB
(4) F4 ABC ABD ACD CD ABC ACD AD
第 3 章 逻辑代数及逻辑门
【3-1】 填空 1、与模拟信号相比，数字信号的特点是它的 离散 性。一个数字信号只有两种取值分
别表示为 0 和 1 。 2、布尔代数中有三种最基本运算： 与 、 或 和 非 ，在此基础上又派生出五种
基本运算，分别为与非、或非、异或、同或和与或非。 3、与运算的法则可概述为：有“0”出 0 ，全“1”出 1；类似地或运算的法则为
(3)P3(A,B,C,D)= m(0,1,, 4, 6,8,9,10,12,13,14,15) AB BC AD BD
(4) P4 (A,B,C,D)= M1 M 7 A BC BC D
【3-5】用卡诺图化简下列带有约束条件的逻辑函数
（1） P1 A, B,C, D m(3, 6,8,9,11,12) d (0,1, 2,13,14,15) AC BD BCD(或ACD)
6．CMOS 门电路的特点：静态功耗极低（很大，极低）；而动态功耗随着工作频率的 提高而增加（增加，减小，不变）；输入电阻很大（很大，很小）；噪声容限高（高，低， 等）于 TTL 门 【4-2】电路如图 4.4(a)～(f)所示，试写出其逻辑函数的表达式。

数电期末考试题库及答案

数电期末考试题库及答案

数电期末考试题库及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是：A. 与运算B. 或运算C. 非运算D. 异或运算答案：A2. 下列哪个不是TTL逻辑门的类型？A. 与非门B. 或非门C. 与门D. 异或门答案：D3. 一个D触发器的输出Q在时钟脉冲的上升沿时：A. 翻转B. 保持不变C. 变为高电平D. 变为低电平答案：A4. 在数字电路中，一个4位二进制计数器的最大计数是：A. 8B. 16C. 15D. 145. 一个简单的RS触发器具有：A. 一个稳定的输出B. 两个稳定的输出C. 一个不稳定的输出D. 两个不稳定的输出答案：A6. 以下哪个是同步时序电路的特点？A. 存储单元的时钟输入是独立的B. 存储单元的时钟输入是共享的C. 存储单元的时钟输入是异步的D. 存储单元的时钟输入是随机的答案：B7. 在数字电路设计中，使用布尔代数的目的是：A. 简化逻辑表达式B. 增加电路复杂性C. 减少电路的功耗D. 提高电路的可靠性答案：A8. 一个8位移位寄存器可以存储多少位二进制数？A. 4B. 8C. 16D. 32答案：B9. 在数字电路中，一个三态输出门可以处于以下哪种状态？B. 低电平C. 高阻态D. 所有上述状态答案：D10. 一个二进制计数器在计数过程中，如果遇到一个无效的输入，它将：A. 停止计数B. 继续计数C. 重置为零D. 跳转到下一个有效状态答案：A二、多项选择题（每题3分，共15分）1. 下列哪些是数字电路中常用的逻辑门？A. 与门B. 或门C. 非门D. 异或门E. 与非门答案：ABCDE2. 数字电路中的触发器可以用于：A. 存储数据B. 计数C. 产生时钟信号D. 作为逻辑门E. 以上都不是答案：ABC3. 下列哪些是数字电路的优点？A. 高速度B. 高可靠性C. 易于集成D. 低功耗E. 以上都不是答案：ABCD4. 在数字电路中，同步电路与异步电路的区别在于：A. 同步电路的时钟信号是共享的B. 异步电路的时钟信号是独立的C. 同步电路的时钟信号是独立的D. 异步电路的时钟信号是共享的E. 以上都不是答案：AB5. 以下哪些因素会影响数字电路的性能？A. 温度B. 电源电压C. 信号传输延迟D. 噪声E. 以上都不是答案：ABCD三、简答题（每题5分，共20分）1. 简述数字电路与模拟电路的主要区别。

数字电路-期末考试复习题及答案

数字电路-期末考试复习题及答案

数字电路-期末考试复习题及答案题目1题目描述请简要解释什么是布尔代数。

答案布尔代数是一种数学结构和符号系统，用来分析和操作逻辑表达式和逻辑函数。

题目2题目描述请说明什么是逻辑门。

答案逻辑门是用来实现布尔代数运算的电子元件，根据输入信号的不同组合产生不同的输出信号。

题目3题目描述请列举并解释四种常见的逻辑门。

答案1. 与门 (AND Gate)：输出为真仅当所有输入都为真。

2. 或门 (OR Gate)：输出为真当至少有一个输入为真。

3. 非门 (NOT Gate)：输出为真当输入为假，反之亦然。

4. 异或门 (XOR Gate)：输出为真当输入中只有一个为真。

题目4题目描述请简述卡诺图的作用。

答案卡诺图是一种通过绘制格子状图表来简化逻辑函数的工具。

它可以帮助找到最简约的逻辑表达式，并减少数字电路的复杂性。

题目5题目描述请解释什么是时序逻辑和组合逻辑。

答案时序逻辑是一种根据输入信号的不同时间顺序产生不同输出的逻辑电路。

组合逻辑是仅根据输入信号的当前状态产生输出的逻辑电路。

题目6题目描述请说明同步电路和异步电路的区别。

答案同步电路中的各个部件在时钟信号的控制下按照一定的顺序工作。

异步电路中的各个部件则不受时钟信号的控制，可以独立工作。

题目7题目描述请列举至少三个常见的数字电路应用。

答案1. 计算机内存2. 数字时钟3. 数据传输和存储系统以上是数字电路期末考试复习题的部分内容，希望能帮助你进行复习。

哈工大数电课本课后习题答案

哈工大数电课本课后习题答案

[00100011-00010010]补=[00100011]补+[-00010010]补=00010001=[00010001]补
00100011-00010010=00010001
(b) [00001100]补=00001100
[-00100000]补=11100000
[00001100-00100000]补=[00001100]补+[-00100000]补=11101100=[10010100]补
= AC + BC + AB
【3-12】解：
CD AB 00
CD AB 00 01 11 10
00
11 1
01 1 1 1 1
11 1 1
1
11 1 1
1
10 1 1 1 1
10 1 1 1 1
四种： F1 = AB + CD + AC + BD F2 = AB + CD + AD + BC
先画出 Y1 和 Y2 的卡诺图，根据与、或和异或运算规则直接画出 Y1 ⋅ Y2 ，Y1 + Y2 ，Y1 ⊕ Y2
的卡诺图，再化简得到它们的逻辑表达式：
CD AB 00 01 11 10
00
111
01
11
11 1 1 1 1
10
11
CD AB 00 01 11 10
00
11
01
1
11
1
10
111
00001100-00100000=10010100
(c) [01111100]补=01111100
[-01000011]补=10111101
[01111100-01000011]补=[01111100]补+[-01000011]补=00111001=[00111001]补

数电期末试卷与答案(共4套)

数电期末试卷与答案(共4套)

XX大学信息院《数字电子技术基础》期终考试试题（ 110 分钟） (第一套 )一、填空题：（每空 1 分，共 15 分）1．逻辑函数YABC 的两种标准形式分别为（）、（）。

2．将 2004 个“ 1”异或起来得到的结果是（）。

3 ．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。

4．8 位 D/A 转换器当输入数字量10000000 为 5v。

若只有最低位为高电平，则输出电压为（） v；当输入为 10001000，则输出电压为（）v。

5．就逐次逼近型和双积分型两种A/D 转换器而言，（）的抗干扰能力强，（）的转换速度快。

6．由 555 定时器构成的三种电路中，（）和（）是脉冲的整形电路。

7．与 PAL 相比，GAL 器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。

二、根据要求作题：（共 15 分）1．将逻辑函数P=AB+AC 写成“与或非”表达式，并用“集电极开路与非门”来实现。

2．图 1、2 中电路均由 CMOS 门电路构成，写出 P、Q 的表达式，并画出对应 A 、B、C 的 P、Q 波形。

三、分析图 3 所示电路：（10 分）1）试写出 8 选 1 数据选择器的输出函数式；2）画出 A2、 A1、 A0 从 000~111连续变化时， Y 的波形图；3）说明电路的逻辑功能。

四、设计“一位十进制数”的四舍五入电路（采用8421BCD 码）。

要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。

（15 分）五、已知电路及、4(a) (b)所示，设触发器的初态均为“ 0”，试CP A 的波形如图画出输出端 B 和 C 的波形。

（8 分）BC六、用 T 触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图 5(b)所示。

试问该电路是如何连接的？请在原图上画出正确的连接图，并标明 T 的取值。

数字电子技术期末考试题及答案(经典)

数字电子技术期末考试题及答案(经典)

xxx~xxx学年第x学期《数字电子技术》期末复习题第一部分题目一、判断题（每题2分,共30分。

描述正确的在题号前的括号中打“√”，错误的打“×”）【】1、二进制有0 ~ 9十个数码，进位关系为逢十进一。

【】2、（325）8 ＞（225）10【】3、十进制数整数转换为二进制数的方法是采用“除2取余法”。

【】4、在二进制与十六进制的转换中，有下列关系：（100111010001）2=（9D1）16【】5、8421 BCD码是唯一能表示十进制数的编码。

【】6、十进制数85的8421 BCD码是101101。

【】7、格雷码为无权码，8421 BCD为有权码。

【】8、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。

【】9、逻辑变量的取值，１比０大。

【】10、在逻辑代数中，逻辑变量和函数均只有0和1两个取值，且不表示数量的大小。

【】11、逻辑运算1+1=1【】12、逻辑运算A+1+0=A【】13、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。

【】14、在时间和幅度上均不连续的信号是数字信号，所以语音信号是数字信号。

【】15、逻辑函数的运算次序为：先算括号内，后算括号外；先求与，再求或，最后求非。

【】16、AB A C BC AB A C++=+【】17、逻辑函数表达式的化简结果是唯一的。

【】18、逻辑真值表、逻辑表达式、逻辑图均是逻辑关系的描述方法。

【】19、n个变量组成的最小项总数是2n个。

【】20、逻辑函数的化简方法主要有代数化简法和卡诺图化简法。

【】21、逻辑函数化简过程中的无关项一律按取值为0处理。

【】22、数字电路中晶体管工作在开关状态，即不是工作在饱和区，就是工作在截止区。

【】23、TTL或非门的多余输入端可以接高电平。

【】24、某一门电路有三个输入端A、B、C，当输入A、B、C不全为“1”时，输出Y为“0”，输入A、B、C全为高电平“1”时，输出Y为“1”，此门电路是或门电路。

数电课后题答案（哈工大版）课后习题答案

数电课后题答案（哈工大版）课后习题答案

第6章 逻辑代数基础6.2 授课的几点建议6.2.1 基本逻辑关系的描述基本逻辑关系有“与”、“或”、“非”三种，在本教材中采用文字叙述和常开触点、常闭触点的串、并联等形式来加以描述。

还有一种描述逻辑关系的图，称为文氏图（V enn diagram ）。

图6.1(a)圆圈内是A ，圆圈外是A ；图6.1(b)圆圈A 与圆圈B 相交的部分是A 、B 的与逻辑，即AB ；图6.1(c)圆圈A 与圆圈B 所有的部分是A 、B 的或逻辑，即A +B 。

与逻辑AB 也称为A 与B 的交集（intersection ）；或逻辑A +B 也称为A 和B 的并集（union ）。

(a) 单变量的文氏图 (b) 与逻辑的文氏图 (c) 图6.1 文氏图6.2.2 正逻辑和负逻辑的关系正逻辑是将双值逻辑的高电平H 定义为“1”，代表有信号；低电平L 定义为“0”，代表无信号。

负逻辑是将双值逻辑的高电平H 定义为“0”，代表无信号；低电平L 定义为“1”，代表有信号。

正逻辑和负逻辑对信号有无的定义正好相反，就好象“左”、“右”的规定一样，设正逻辑符合现在习惯的规定，而负逻辑正好反过来，把现在是“左”，定义为“右”，把现在是“右”，定义为“左”。

关于正、负逻辑的真值表，以两个变量为例，见表6.1。

表6.1由表6.1可以看出，对正逻辑的约定，表中相当是与逻辑；对负逻辑约定，则相当是或逻辑。

所以正逻辑的“与”相当负逻辑的“或”；正逻辑的“或”相当负逻辑的“与”。

正与和负或只是形式上的不同，不改变问题的实质。

6.2.3 形式定理本书介绍了17个形式定理，分成五类。

需要说明的是，许多书上对这些形式定理有各自的名称，可能是翻译上的缘故，有一些不太贴切，为此，将形式定理分成5种形式表述，更便于记忆。

所以称为形式定理，是因为这些定理在逻辑关系的形式上虽然不同，但实质上是相等的。

形式定理主要用于逻辑式的化简，或者在形式上对逻辑式进行变换，它有以下五种类型：1．变量与常量之间的关系；2．变量自身之间的关系；3．与或型的逻辑关系；4．或与型的逻辑关系；5．求反的逻辑关系——摩根（Morgan ）定理。

数电期末考试题及答案

数电期末考试题及答案

数电期末考试题及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是（）。

A. 与运算B. 或运算C. 非运算D. 异或运算答案：C2. 一个触发器可以存储（）位二进制信息。

A. 1B. 2C. 3D. 4答案：A3. 以下哪个不是组合逻辑电路的特点？（）A. 输出只依赖于当前输入B. 输出与输入之间存在时延C. 没有记忆功能D. 任何时刻输出仅由该时刻的输入决定答案：B4. 一个4位二进制计数器可以计数到（）。

A. 8B. 16C. 15D. 14答案：B5. 一个D触发器的特点是（）。

A. 有两个稳定状态B. 只有一个稳定状态C. 没有稳定状态D. 以上都不是答案：A6. 在数字电路中，以下哪个不是基本的门电路？（）。

A. 与门B. 或门C. 非门D. 异或门答案：D7. 一个3线-8线译码器可以译码（）种不同的输入。

A. 3B. 8C. 6D. 7答案：B8. 一个8位寄存器可以存储（）位二进制数。

A. 8B. 16C. 32D. 64答案：A9. 以下哪个是同步时序电路的特点？（）A. 电路的输出仅依赖于当前的输入B. 电路的输出依赖于当前的输入和电路的历史状态C. 电路的输出不依赖于输入D. 电路的输出仅依赖于电路的历史状态答案：B10. 一个JK触发器可以表示（）种不同的状态。

A. 1B. 2C. 3D. 4答案：B二、填空题（每题2分，共20分）1. 在数字电路中，一个基本的与门电路有_____个输入端和一个输出端。

答案：22. 一个4位二进制计数器的计数范围是从0到_____。

答案：153. 一个D触发器在时钟信号的上升沿到来时，其输出Q将与输入D保持_____。

答案：一致4. 在数字电路中，一个3线-8线译码器的输出是_____进制的。

答案：二5. 一个8位寄存器可以存储的最大十进制数是_____。

答案：2556. 一个JK触发器在J=0，K=0时，其状态将保持_____。

大学数电期末试题及答案

大学数电期末试题及答案

大学数电期末试题及答案第一部分：选择题1. 下面哪个是二进制数？A. 10B. 12C. 18D. 20答案：A2. 在数字电路中，集成电路的功能主要由什么决定？A. 良率B. 封装C. 电源电压D. 接口答案：B3. 在数电实验中，使用的最常见的逻辑门是哪种？A. 与门B. 或门C. 非门D. 异或门答案：A4. 什么是半加器？A. 一种可将两个二进制数相加的逻辑电路B. 一种用于将二进制数转换为十进制数的逻辑电路C. 一种只能进行加法运算的逻辑电路D. 一种只能进行减法运算的逻辑电路答案：A5. 在数字逻辑中，什么是门延迟？A. 信号传输到门的时间延迟B. 信号在门内传播的时间延迟C. 门的工作速度D. 门输出信号的变化时间延迟答案：D第二部分：填空题1. 二进制数1101转换为十进制数为____。

答案：132. 当A与B为0时，M=_____。

答案：03. 数字电路中将多个逻辑门组合在一起形成的模块称为_______。

答案：逻辑电路4. 在半加器中，进位输出由_____和________组成。

答案：AND门，OR门5. 数字逻辑门的输出信号变化到稳定需要一定的______。

答案：时间第三部分：简答题1. 数字电路和模拟电路的区别是什么？答案：数字电路是处理数字信号的电路，它的输入和输出只能是0和1的离散信号。

模拟电路则是处理模拟信号的电路，它能够处理连续范围的信号。

2. 解释与门和或门的逻辑功能。

答案：与门的逻辑功能是当所有输入为1时，输出为1；否则输出为0。

或门的逻辑功能是当任何一个输入为1时，输出为1；只有当所有输入都为0时，输出为0。

3. 什么是触发器？简要描述SR触发器的工作原理。

答案：触发器是一种存储器件，能够存储一个或多个比特的数据。

SR触发器有两个输入端S和R，以及两个输出端Q和Q'。

当S=1，R=0时，Q=1，Q'=0；当S=0，R=1时，Q=0，Q'=1；当S=R=0时，触发器保持之前的状态；当S=R=1时，触发器进入禁止状态。

数字逻辑电路期末考试试卷及答案资料

数字逻辑电路期末考试试卷及答案资料

数字逻辑电路期末考试试卷与答案资料期末考试试题（答案）考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟学院 系 级 班姓名 学号 毛一、选择题（每小题2分，共20分）1． 八进制（273）8中，它的第三位数2 的位权为。

A ．(128)10B ．(64)10C ．(256)10D ．(8)102. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式。

A ．AB F = B ． C AB F +=C ．C A AB F +=D ． C B AB F +=3. 数字系统中，采用可以将减法运算转化为加法运算。

A ． 原码B ．码C ． 补码D ． 码4．对于如图所示波形,其反映的逻辑关系是。

装订线 内请勿答题A ．与关系B ． 异或关系C ．同或关系D ．无法判断5． 连续异或1985个1的结果是。

A ．0B ．1C ．不确定D ．逻辑概念错误6. 与逻辑函数D C B A F +++= 功能相等的表达式为。

A ． D CB A F +++= B ．D C B A F +++=C ．D C B A F = D ．D C B A F ++= 7．下列所给三态门中，能实现0时，AB ；1时，F 为高阻态的逻辑功能的是。

FCB A & ∇DCB A F& ∇AB FCB A & ∇FCB A & ∇C8. 如图所示电路，若输入脉冲的频率为100，则输出Q 的频率为。

A ． 500B ．200C ． 100D ．509．下列器件中，属于时序部件的是。

A ． 计数器B ． 译码器C ． 加法器D ．多路选择器10．下图是共阴极七段数码管显示译码器框图，若要显示字符“5”，则译码器输出a ～g 应为。

A ． 0100100B ．1100011C ． 1011011D ．0011011装订线内答题二、填空题（每小题2分，共20分）Array11电路的电源是5，高电平1对应的电压范围是2.4-5。

数电期末考试题及答案

数电期末考试题及答案

数电期末考试题及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是（）。

A. 与运算B. 或运算C. 非运算D. 异或运算2. 一个D触发器具有（）个稳定状态。

A. 1B. 2C. 3D. 43. 一个四进制计数器有（）个状态。

A. 4B. 8C. 16D. 324. 一个3线到8线译码器可以译出（）种不同的二进制信号。

A. 3B. 4C. 8D. 275. 一个4位二进制计数器的计数范围是（）。

A. 0到7B. 0到15C. 0到31D. 0到2556. 在数字电路中，若要实现逻辑“与”运算，应该使用（）门。

A. 与门B. 或门C. 非门D. 异或门7. 触发器的输出状态取决于（）。

A. 当前输入B. 上一状态C. 输入与上一个状态D. 外部控制信号8. 一个8位寄存器可以存储（）位二进制数。

A. 1B. 4C. 8D. 169. 一个2进制计数器在计数过程中，其输出状态的变化规律是（）。

A. 01, 10, 11, 00B. 00, 01, 11, 10C. 00, 01, 10, 11D. 00, 10, 01, 1110. 在数字电路中，若要实现逻辑“或”运算，应该使用（）门。

A. 与门B. 或门C. 非门D. 异或门二、填空题（每题2分，共20分）1. 在数字电路中，逻辑“0”通常用电压______伏特表示，逻辑“1”通常用电压______伏特表示。

2. 一个3线到8线译码器的输入端有______个信号线，输出端有______个信号线。

3. 一个4位二进制计数器的进位链是______进制的。

4. 一个D触发器的输出Q与输入D的关系是______。

5. 在数字电路中，逻辑“非”运算的符号是______。

6. 一个4位二进制计数器的计数范围是______到______。

7. 一个3线到8线译码器可以译出______种不同的二进制信号。

8. 一个8位寄存器可以存储______位二进制数。

数字逻辑电路期末考试试卷及答案资料

数字逻辑电路期末考试试卷及答案资料

------------------------------------------------------------精品文档--------------------------------------------------------期末考试试题（答案）装考试时间：110 分钟考试科目：数字逻辑电路试卷类别：3卷级班______________系学院XXXX毛学号姓名订一二三题号四总分得分线一、选择题（每小题2分，共20分）评卷人得分内1．八进制（273）中，它的第三位数2 的位权为___B___。

8 A．(128) B．(64) C．(256) D．(8) 1010 1010与它功能相等的函数表达式2. 已知逻辑表达式F?AB?AC?BC，_____B____。

请F?AB?CAB?F．A．BF?AB?AC F?AB?BC．．D C3. 数字系统中，采用____C____可以将减法运算转化为加法运算。

勿A．原码B．ASCII码C．补码D．BCD码4．对于如图所示波形,其反映的逻辑关系是___B_____。

答题A．与关系B．异或关系C．同或关系D．无法判断5．连续异或1985个1的结果是____B_____。

A．0B．1 C．不确定D．逻辑概念错误页8 共页1 第卷答案3 数字逻辑电路与逻辑函数功能相等的表达式为___C_____。

6. DF?A?B?C?DC?F?A?B?D?C?F?A?B．AB．D．C．D?F?AB?CDBCF?A为高阻态的逻辑时，FC=0时，F=；C=17．下列所给三态门中，能实现AB ____A______。

功能的是A A &BFFB?C CEN ENB AA A &&F F B B ??C C EN END C的频率为Q脉冲的频率为100KHZ，则输出8. 如图所示电路，若输入CP 。

_____D_____200KHz ． 500KHz B A．50KHz ． 100KHz D C．Q DCPC Q_____A_____。

最新哈工大数电期末试题+答案

最新哈工大数电期末试题+答案

一、(12分)填空和选择（每空1分）（1）进制为一千的计数器至少应使用_________个触发器实现。

（2）集电极开路门使用时应注意在输出端接_______________。

（3）32选1数据选择器有____________个选择变量。

（4）函数式Y =+AB BCD ，写出其对偶式Y '=_______________________。

（5）相同供电电源的CMOS 门电路与TTL 门电路相比，_________________门的噪声容限更大；_________________门的静态功耗更低。

（6）模数转换时，要求能分辨ADC 输入满量程0.1%的变化，则至少需要使用____________位的ADC 。

若信号频率为20kHz ，则要求该ADC 采样频率至少为____________kHz 。

（7）由与非门构成的基本RS 触发器，其约束条件是__________________________。

（8）下列器件的信号一定不能和其他输出信号接在一起的是______________。

（a ）RAM 的数据信号；（b ）ROM 的数据信号； （c ）74LS138的输出信号。

（9）下列说法正确的是____________________。

（a ）输入悬空时，TTL 门电路的输入端相当于接低电平； （b ）输入悬空时，CMOS 门电路的输入端相当于接低电平； （c ）输入悬空时，CMOS 门电路的输入端相当于接高电平； （d ）实际应用中，门电路的输入端应尽量避免悬空。

（10）用万用表测量一个标准TTL 门电路的输出信号，发现其值为1.5V ，可能的情况有（多选）：______________________________________。

（a ）输出端处于高阻态； （b ）两输出信号短接； （c ）输出为脉冲信号； （d ）驱动门过载。

一、（1）10；（2）上拉电阻；（3）5；A+)B+C+D B （；（5）CMOS ，CMOS ；（6）10位，40kHz ；（7）R+S=1；（8）c ；（9）d ；（10）bcd 。

2013年哈尔滨工程大学电工基础期末考试题

2013年哈尔滨工程大学电工基础期末考试题

一 选择题(每空2分，共11小题，共24分，答卷时请标明题目序号)1.图示为一族独立电源的外特性曲线，其中理想电流源的外特性曲线是( )。

2、如图电容元件，容量C=0.5F ，施加电压=2u t V ，则电流i =（ ）。

(a)1A (b)-1A (c) =4i t A 3、把图1所示的电路改为图2的电路，其负载电流I 1和I 2将( )。

(a)增大(b)不变(c)减小4、在图示电路中，已知：U S =15V ，I S =5A ，R 1=3Ω。

当I S 单独作用时，I S 的电功率为30W 。

可以推知电阻R 2 =（ ），且当U S 和I S 两个电源共同作用时，电阻R 1消耗电功率为( )。

(a)1.2Ω (b)2Ω (c) 3Ω (d) 3W (e) 13.8W (f)75W5、图示正弦稳态电路中，若A 02S︒∠=I ，则电路的无功功率Q 等于( )var 。

(a)4 (b)2 (c)－4 (d)－26、已知瓦特表示数为120W ，电压表示数为100V ，电流表A 示数为1.2A ，A 1示数为2A ，则可以判定，阻抗Z=（ ）。

(a) -40j Ω (b) -62.5j Ω (c) -125Ω (d) 不能确定7、对称正序三相电压源作星形连接，若相电压V )3cos(100πω-=t u B ，则线电压u AC = ( )V 。

(a) )3cos(100πω-t (b) )65cos(100πω-t (c))6cos(3100πω+t (d) )65cos(3100πω-t8、图示正弦交流电路，已知V 0100︒∠=U ，X L = X C = R = 10 Ω，图中CI 为( )。

(a) 0 A (b) 5∠90︒ A (c) 10∠－90︒A9、如图多绕组互感线圈，如果在1、2端施加电压12=2200U ∠︒V ，在3、4端测得电压为18V ，5、6端测得电压为6V ，要想得到大约24V 的电压，应当采取( )方案。

  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

哈工大 2013 年 秋 季学期数字电子技术基础试题（A ）Y '= 。

2．图1-2为CMOS 工艺数字逻辑电路，写出F 的表达式：F = 。

Fo /mVu u图1-2 图1-33．图1-3为4位 （逐次逼近型、双积分型、流水线型）A/D 转换器的转换示意图，转换结果为 。

4．对于一个8位D/A 转换器，若最小输出电压增量为0.01V ，当输入代码为01001101时，输出电压u o = V ，分辨率= 。

5．已知时钟脉冲频率为f cp ，欲得到频率为0.25f cp 的矩形波，哪种电路一定无法实现该功能（ ）A ．四进制计数器；B ．四位二进制计数器；C ．单稳态触发器；D ．施密特触发器。

6．某EPROM 有8条数据线，10条地址线，其存储容量为 字节。

一、（8分）每空1分1. ()A B CDC +；2. X A XB +或X B A F X ；3. 逐次逼近型，0101；4. 0.77V ，8121-或0.0039； 5. D ； 6. 2103210图2-1解： 3210F ABS ABS ABS ABS =⋅⋅⋅————————————————3分2．卡诺图化简：(),,,(0,1,2,3,5,8)P A B C D m =∑，约束条件为：0ABD BCD ABC ++= 解：AB CD000111100001111011ΦΦΦ0111001ΦΦ——————————2分P AD BD =+——————————————1分3．在图2-3中，用一片74LS160和一片74LS161，配合必要的逻辑门电路，构成128进制计数器。

要求：使用置数方式，且74LS160为低位芯片，74LS161为高位芯片。

Q D 74LS160RCO Q C Q B Q A ET EP D C B A CR LD CPQ D RCO Q C Q B Q A ET EP D C B A CR LDCP74LS161图2-3解：Q D 74LS160RCO Q C Q B Q A ET EP D C B A CR LDCPQ D RCO Q C Q B Q A ET EPD C B A CR LDCP74LS161111CP——4分三、(10分)一个保险箱有3个按键，当3个键都不按下时，保险箱关闭，不报警；当只有一个按键按下时，保险箱仍关闭，但报警；当有2个按键按下时，保险箱打开，不报警；当三个按键同时按下时，保险箱打开，但要报警。

试设计此逻辑电路。

要求：输入变量为A 、B 、C ，按键按下取值为“1”，否则取值为“0”。

输出变量分别为保险箱开锁信号X 和报警信号Y ，保险箱打开时X =1，关闭时X =0；报警时Y =1，不报警时Y =0。

1．列写真值表，并用输入变量A , B , C 最小项和的形式分别表示输出X 和Y （按照ABC 的顺序确定最小项下标）；2．在图3(a)中，用最小项译码器74LS138和与门实现该逻辑电路；3．在图3(b)中，用双4选1数据选择器74LS153和非门实现该逻辑电路（要求变量A , B 接入选择变量输入端）。

BIN/OCTB 1E 3E 2E 1B 2B 0Y 0Y 1Y 2Y 3Y 4Y 5Y 6Y 774LS138 2DEN 1MUX 1Y D 074LS1532Y EN 21DA 1A 0D 1D 2D 3D 0D 1D 2D 3图3(a) 图3(b)三、（10分） 1.2分 (,,)(3,5,6,7)X A B C m =∑————————1分(,,)(1,2,4,7)Y A B C m =∑—————————1分2.————————————————————3分4210),,(m m m m C B A X = 6530),,(m m m m C B A Y =3. ————————————————————3分ABCC AB C B A C B A m C B A X +++==∑)7,6,5,3(),,(ABC C B A C B A C B A m C B A Y +++==∑)7,4,2,1(),,(XY四、(8分)电路如图4所示，设电路均为TTL 工艺，74LS85为四位数码比较器。

其中A 4和B 4为高位；当[A 4A 3A 2A 1]=[B 4B 3B 2B 1]时，Y A =B =1，否则Y A =B =0。

1．说明虚线框中电路作为独立电路模块时的功能；2．若希望以[Q 4Q 3Q 2Q 1]作为输出，电路构成七进制计数器，则[I 4 I 3 I 2 I 1]应取多少？并画出完整的状态转换图，判断电路能否自启动。

J KJ KQJ KQ QJ KQ(A>B)iA 4A 3A 2A1CP 8574LS d R d R dR d R (A=B)i(A<B)iA<BA=B A>B A=BY Q 1Q 2Q 3Q 4B 4B 3B 2B 1I 4I 3I 2I 101011111图4四、（8分）1. 十六进制异步减法计数器————————2分2. 若I 4I 3I 2I 1 =1001————————————2分则当A 4A 3A 2A 1为1001时，1A B Y ==，d 0R =，计数器异步清零。

状态1001不能稳定存在，不是有效状态。

故该电路有7个有效状态，为七进制减法计数器。

其状态转换图为1514138765432101291110————————3该电路可以自启动。

——————————————————1五、由中规模16进制加法计数器74LS163和2/8分频异步计数器74LS93构成的电路如图5所示。

(10分) 1．给出虚线框内电路中74LS163的输出[Q d Q c Q b Q a ]的完整状态转换表和完整状态转换图，并说明构成几进制计数器；2．用D 触发器和必要的门电路实现虚框内的电路功能，给出最简与或形式的驱动方程即可，不必画出电路图；3．若图中时钟CP 的频率为1792Hz ，计算74LS163的输出Q d 的频率和占空比； 4．分别计算图中74LS93的输出D Q 和A Q 的频率。

图5五、（10分）1. ——————————————————————3分 状态转换表2. ——————————————————3分Q 3n Q 2n00011110000111100001Q 1n Q 0n001000000100010101101000011111011110000011111001101000001100状态方程： 13313032101221101110210102120n n n n n n n n nn n n n nn n n n n nn n n n n Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q ++++=++=+=+=+驱动方程：3313032102211011021002120n n n n n n n nn n n nn n n nn n n n nD Q Q Q Q Q Q Q Q D Q Q Q Q D Q Q Q Q Q D Q Q Q Q =++=+=+=+3.——————————————————2分d 128Hz Q f =， 占空比D=50%。

4. ——————————————————2分D 16Hz Q f =；A 8Hz Q f =。

六、(10分)由2/5分频异步计数器74LS90和存储器构成的电路如图6(a)所示。

1．画出[Q D Q C Q B Q A ]的状态转换图（画出正常计数循环内的状态即可）； 2．设初始时刻[Q D Q C Q B ,Q A ]=[0 0 0 0 ]，给定时钟CP ，D 3、D 2、D 1、D 0的波形如图6(b)所示。

请用A 3、A 2、A 1、A 0的与或标准型分别表示D 3、D 2、D 1、D 0（按A 3A 2A 1A 0的顺序确定最小项编号），并在图6(a)中画出ROM 阵列中的存储内容。

3．图6(a)中检测电路的输入如图6(b)所示，D 3与D 2，D 1与D 0分别为两组方波信号，试设计该检测电路，要求当X 接D 0、Y 接D 1时，Z 稳定后输出为1；当X 接D 2，Y 接D 3时，Z 稳定后输出为0。

PC图6(a)CP D 0123456789101112131415D 1D 2D 3图6(b)六、（10分）1．————————————————2分2. ————————————————6分3(2,4,6,8)D m =∑ 2(1,4,6,8)D m =∑ 1(3,4,5,6)D m =∑ 0(1,2,3,4)D m =∑PC3 ————————————————2分YXZ还有X 、Y 颠倒，下降沿触发也对module circuit1(clk, Dsr, Q, Qsr); input clk, Dsr; output Qsr; output[4:1] Q;reg [4:1] Q;reg Qsr;always @(posedge clk)beginQ[1]<=Dsr; 图7-1 Q<=Q<<1; Qsr<= Q[4]; endendmodule2．根据下面的Verilog 语言描述的电路功能，在图7-2中画出Q 的波形（设起始时刻Q 为高电平）。

（3分）module circuit2(Q, clk, rst); input rst, clk; output Q; reg Q;always @(negdge clk) begin if(rst) Q<=0; elseQ<=~Q; end endmodulerst clk Q图7-2七、（6分）FF1FF2FF32. ——————————————3分rst clk Q八、图8所示是一个时钟发生电路。

设触发器的初始状态Q =0，二极管为理想二极管。

1．分析该电路中虚线框内为何种电路； 2．画出图中u 1、u 2及u 3的波形； 3．计算u 1、u 2及u 3的时钟频率。

（8分）u 2u 3图8八、1．555构成多谐振荡器；——————————————2分u112345678 u2u33．——————————————3分u1频率为50kHz；u2及u3的频率为25kHz。