下载文档原格式
数字电子技术基础课后答案第一篇：数字电子技术基础1. 什么是布尔代数？布尔代数是一种数学运算，用于解释数字电子技术中的逻辑运算。
它由乔治·布尔发明，以处理逻辑思维，并用于数字电路的设计和分析。
2. 什么是逻辑门？举例说明。
逻辑门是一种数字电路，执行布尔逻辑运算操作。
在逻辑门中，输入和输出都是数字信号。
常见的逻辑门有与门（AND）、或门（OR）和非门（NOT）等。
例如，一个与门的输出只有在所有输入都是 1 的时候才为 1。
3. 什么是触发器？举例说明。
触发器是一种数字电路，用于存储二进制位。
它可以在两个状态之间切换，称为 set（1）和 reset（0）。
触发器通常用于存储数据或构建计数器和时序器。
例如，D 触发器可以用于存储单个比特数据。
4. 什么是计数器？举例说明。
计数器是一种数字电路，用于计数。
它可以用预设值计数或者递增计数。
计数器在时序电路和数字信号处理中应用广泛。
例如，一个简单的四位二进制计数器可能从 0000 开始，递增到 1111。
5. 什么是编码器？举例说明。
编码器是一种数字电路，用于将一个符号编码转换为另一个符号编码。
编码器通常用于数字信号压缩和传输中，并且可以用于键盘编码，控制器设计和其他数字信号处理应用。
例如，使用二进制输入，BCD 编码器可以将四个输入位转换为十进制数字。
6. 什么是译码器？举例说明。
译码器是一种数字电路，用于将一种编码转换为另一种编码。
它可以将数字信号从一种格式（如二进制）转换为另一种格式（如 BCD）。
译码器也可以用于输出数字信号的选择性控制，如一个多路选择器或一个Demux。
例如， 4-16 译码器将 4 个输入线路变为 16 个输出线路。
7. 什么是多路复用器？举例说明。
多路复用器（MUX）是一种数字电路，将多个输入值选择性地转移到一个单独的输出通道。
它通常用于数字信号处理和通信应用中，例如在多路转接和数字电视中。
例如，一个 4 通道 MUX 可以选择 4 个输入通道中的一个在其单个输出通道上输出。
数字电子技术基础试题及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑门是（）。
A. 与门B. 或门C. 非门D. 异或门答案：C2. 下列哪个不是TTL逻辑门的类型？（）A. 与非门B. 或非门C. 同或门D. 非门答案：C3. 一个D触发器的初始状态为1，当输入D=0时，时钟脉冲上升沿到达后，输出Q的状态为（）。
A. 0B. 1C. 不确定D. 无变化答案：A4. 以下哪个逻辑表达式是正确的？（）A. A+A=AB. A·A=AC. A+A=0D. A·A=0答案：B5. 一个4位二进制计数器，从0000开始计数，当计数到1111时，下一个状态是（）。
A. 0000B. 1000C. 10000D. 0111答案：A6. 在数字电路中，若要实现一个逻辑函数，下列哪种方法最为经济？（）A. 使用与非门B. 使用或非门C. 使用与门D. 使用或门答案：A7. 一个三态输出门，当控制端为高电平时，输出状态为（）。
A. 高阻态B. 低电平C. 高电平D. 低阻态答案：C8. 以下哪个是BCD码的特点？（）A. 每个十进制数字对应一个唯一的二进制代码B. 每个二进制数字对应一个唯一的十进制数字C. 每个二进制数字对应一个唯一的十六进制数字D. 每个十进制数字对应多个二进制代码答案：A9. 在数字电路中，一个反相器的逻辑功能是（）。
A. 与B. 或C. 非D. 异或答案：C10. 一个JK触发器在时钟脉冲上升沿到达时，如果J=1，K=0，则触发器的状态（）。
A. 保持不变B. 翻转C. 置0D. 置1答案：D二、填空题（每题2分，共20分）1. 一个2输入的与门，当两个输入都为1时，输出为______。
答案：12. 在数字电路中，一个D触发器的D端输入为0，时钟脉冲上升沿到达后，输出Q的状态为______。
答案：03. 一个4位二进制计数器，如果初始状态为0101，下一个状态为______。
第1章习题与参考答案【题1-1】将下列十进制数转换为二进制数、八进制数、十六进制数。
（1）25；（2）43；（3）56；（4）78解：（1）25=（11001）2=（31）8=（19）16（2）43=（101011）2=（53）8=（2B）16（3）56=（111000）2=（70）8=（38）16（4）（1001110）2、（116）8、（4E）16【题1-2】将下列二进制数转换为十进制数。
（1）10110001；（2）10101010；（3）11110001；（4）10001000 解：（1）10110001=177（2）10101010=170（3）11110001=241（4）10001000=136【题1-3】将下列十六进制数转换为十进制数。
（1）FF；（2）3FF；（3）AB；（4）13FF解：（1）（FF）16=255（2）（3FF）16=1023（3）（AB）16=171（4）（13FF）16=5119【题1-4】将下列十六进制数转换为二进制数。
（1）11；（2）9C；（3）B1；（4）AF解：（1）（11）16=（00010001）2（2）（9C）16=（10011100）2（3）（B1）16=（1011 0001）2（4）（AF）16=（10101111）2【题1-5】将下列二进制数转换为十进制数。
（1）1110.01；（2）1010.11；（3）1100.101；（4）1001.0101解：（1）（1110.01）2=14.25（2）（1010.11）2=10.75（3）（1001.0101）2=9.3125【题1-6】将下列十进制数转换为二进制数。
（1）20.7；（2）10.2；（3）5.8；（4）101.71解：（1）20.7=（10100.1011）2（2）10.2=（1010.0011）2（3）5.8=（101.1100）2（4）101.71=（1100101.1011）2【题1-7】写出下列二进制数的反码与补码（最高位为符号位）。
第一章数字电路基础第一部分基础知识一、选择题1.以下代码中为无权码的为。
A. 8421BCD码B. 5421BCD码C.余三码D.格雷码2.以下代码中为恒权码的为。
A .8421BCD码B. 5421BCD码C.余三码D.格雷码3. 一位十六进制数可以用位二进制数来表示。
A. 1B.2C. 4D.164.十进制数25用8421BCD码表示为。
A .10 101B .0010 0101 C. 100101 D .101015.在一个8位的存储单元中，能够存储的最大无符号整数是。
A. (256) 10B. (127) 10C. (FF) 16D. (255) 106.与十进制数(53.5) 10等值的数或代码为。
A.(0101 0011. 0101)8421BCDB.(35. 8)16C.(110101. 1)2D.(65. 4)87.矩形脉冲信号的参数有。
A.周期B.占空比C.脉宽D.扫描期8.与八进制数(47. 3) 8等值的数为：A. (100111 . 011 )2B. (27. 6)16C. (27. 3 )16D. (1 00111 . 11 )29. 常用的BCD码有。
A.奇偶校验码B.格雷码C. 8421码D.余三码10 .与模拟电路相比，数字电路主要的优点有。
A.容易设计B.通用性强C.保密性好D.抗干扰能力强二、判断题(正确打，，错误的打X)1.方波的占空比为0. 5。
()2. 8421 码1001 比0001 大。
( )3.数字电路中用“ 1”和“ 0”分别表示两种状态，二者无大小之分。
()4.格雷码具有任何相邻码只有一位码元不同的特性。
()5.八进制数(18) 8比十进制数(18) 10小。
()6.当传送十进制数5时，在8421奇校验码的校验位上值应为1。
( )7.在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。
()8.占空比的公式为：q = t w / T,则周期T越大占空比q越小。
第1章习题与参考答案【题1-1】将下列十进制数转换为二进制数、八进制数、十六进制数。
（1）25；（2）43；（3）56；（4）78解：（1）25=（11001）2=（31）8=（19）16（2）43=（101011）2=（53）8=（2B）16（3）56=（111000）2=（70）8=（38）16（4）（1001110）2、（116）8、（4E）16【题1-2】将下列二进制数转换为十进制数。
（1）10110001；（2）10101010；（3）11110001；（4）10001000 解：（1）10110001=177（2）10101010=170（3）11110001=241（4）10001000=136【题1-3】将下列十六进制数转换为十进制数。
（1）FF；（2）3FF；（3）AB；（4）13FF解：（1）（FF）16=255（2）（3FF）16=1023（3）（AB）16=171（4）（13FF）16=5119【题1-4】将下列十六进制数转换为二进制数。
（1）11；（2）9C；（3）B1；（4）AF解：（1）（11）16=（00010001）2（2）（9C）16=（10011100）2（3）（B1）16=（1011 0001）2（4）（AF）16=（10101111）2【题1-5】将下列二进制数转换为十进制数。
（1）1110.01；（2）1010.11；（3）1100.101；（4）1001.0101解：（1）（1110.01）2=14.25（2）（1010.11）2=10.75（3）（1001.0101）2=9.3125【题1-6】将下列十进制数转换为二进制数。
（1）20.7；（2）10.2；（3）5.8；（4）101.71解：（1）20.7=（10100.1011）2（2）10.2=（1010.0011）2（3）5.8=（101.1100）2（4）101.71=（1100101.1011）2【题1-7】写出下列二进制数的反码与补码（最高位为符号位）。
数字电子技术基础课后答案第一章1.1 选择题答案1.C2.D3.A4.B1.2 填空题答案1.二进制2.163.2^n4.霍尔定律1.3 简答题答案1.数字系统的特征：离散性、离散性变量、离散性元件。
2.多位二进制数的表示：每一位上的位权是2的倍数，从右到左依次是1、2、4、8、16，即从低到高位权递增。
3.数字电路中的常用逻辑门：与门、或门、非门、异或门。
4.二进制加法器：用于实现二进制数的加法操作，可以分为半加器和全加器两种。
第二章2.1 选择题答案1.B2.C3.A4.D2.2 填空题答案1.与非门2.非3.低电平4.与非门2.3 简答题答案1.逻辑代数的基本运算：与运算、或运算、非运算。
2.逻辑门的基本类型：与门、或门、非门。
3.逻辑电位表示：用两个不同的电平来表示逻辑0和逻辑1，常用的是低电平表示逻辑0，高电平表示逻辑1。
4.逻辑门的输入输出关系：根据输入的逻辑电平，逻辑门会产生对应的输出电平。
第三章3.1 选择题答案1.C2.B3.D4.A3.2 填空题答案1.或非门2.与非门3.反相器4.同或门3.3 简答题答案1.反相器的功能：将输入信号的逻辑电平反转。
2.与非门和或非门的功能：与非门将与门的输出进行反向，或非门将或门的输出进行反向。
3.同或门的功能：在输入信号相同的情况下，输出逻辑1；在输入信号不同的情况下，输出逻辑0。
4.逻辑门的级联：逻辑门可以通过级联连接，实现复杂的逻辑功能。
第四章4.1 选择题答案1.C2.D3.A4.B4.2 填空题答案1.半加器2.与非门3.非门4.不可用4.3 简答题答案1.半加器的功能：用于实现两个单独的二进制位的相加操作，产生和位和进位位。
2.全加器的功能：用于实现三个二进制位的相加操作，包括输入的两个二进制位和进位位，产生和位和进位位。
3.二进制加法器的级联：通过将多个全加器级联连接，可以实现多位二进制数的相加操作。
4.数字比较器的功能：用于比较两个多位二进制数的大小，根据比较结果输出大于、小于或等于的信号。
第章 触发器【】已知由与非门构成的基本触发器的直接置“”端和直接置“”端的输入波形如图所示，试画出触发器端和Q 端的波形。
R dSdQ Q图 解： 基本触发器端和Q 端的波形可按真值表确定，要注意的是，当d R 和d S 同时为“”时，端和Q 端都等于“”。
d R 和d S 同时撤消，即同时变为“”时，端和Q 端的状态不定。
见图（）所示，图中端和Q 端的最右侧的虚线表示状态不定。
R d S dQQ不定状态图（） 题答案的波形图【】触发器电路如图()所示，在图()中画出电路的输出端波形，设触发器初态为“”。
Q dS dQQ R() ()图解：此题是由或非门构成的触发器，工作原理与由与非门构成的基本触发器一样，只不过此电路对输入触发信号是高电平有效。
参照题的求解方法，即可画出输出端的波形，见图()。
dS dQR 不定状态图()【】试画出图所示的电路，在给定输入时钟作用下的输出波形，设触发器的初态为“”。
“CP Y ZCP图 解：见图()所示，此电路可获得双相时钟。
Q QCPYZ图()【】分析图所示电路，列出真值表，写出特性方程，说明其逻辑功能。
Q图 解：．真值表(时，保持；时，如下表）D n Q n Q n+10 0 00 1 01 0 11 1 1．特性方程．该电路为锁存器（时钟型触发器）。
时，不接收的数据；时，把数据锁存，但该电路有空翻。
【】试画出在图所示输入波形的作用下，上升和下降边沿触发器的输出波形。
设触发器的初态为“”。
CPJK。
第3章逻辑代数及逻辑门【3-3-11】填空1、与模拟信号相比，数字信号的特点是它的离散性。
一个数字信号只有两种取值分别表示为0和1。
2、布尔代数中有三种最基本运算：与、或和非，在此基础上又派生出五种基本运算，分别为与非、或非、异或、同或和与或非。
3、与运算的法则可概述为：有“0”出0，全“1”出1；类似地或运算的法则为有”1”出”1”，全”0”出”0”。
4、摩根定理表示为：A B ⋅=A B +；A B +=A B ⋅。
5、函数表达式Y=AB C D ++，则其对偶式为Y ′=()A B C D +⋅。
6、根据反演规则，若Y=AB C D C +++，则Y =()AB C D C ++⋅。
7、指出下列各式中哪些是四变量A B C D 的最小项和最大项。
在最小项后的（）里填入m i ，在最大项后的（）里填入M i ，其它填×（i 为最小项或最大项的序号）。
(1)A +B +D (×);(2)ABCD (m 7);(3)ABC (×)(4)AB (C +D )(×);(5)A B C D+++(M 9);(6)A+B+CD(×);8、函数式F=AB+BC+CD 写成最小项之和的形式结果应为m ∑(3,6,7,11,12,13,14,15),写成最大项之积的形式结果应为M (∏0,1,2,4,5,8,9,10)9、对逻辑运算判断下述说法是否正确，正确者在其后（）内打对号，反之打×。
（1）若X +Y =X +Z ，则Y=Z ；(×)（2）若XY=XZ ，则Y=Z ；(×)（3）若X ⊕Y=X ⊕Z ，则Y=Z ；(√)【3-3-22】用代数法化简下列各式(1)F 1=1ABC AB +=(2)F 2=ABCD ABD ACD AD++=(3)3F AC ABC ACD CD A CD=+++=+(4)4()()F A B C A B C A B C A BC=++⋅++⋅++=+【3-3-33】用卡诺图化简下列各式(1)1F BC AB ABC AB C=++=+(2)2F AB BC BC A B=++=+(3)3F AC AC BC BC AB AC BC=+++=++(4)4F ABC ABD ACD CD ABC ACDA D=+++++=+或AB AC BC++(5)5F ABC AC ABDAB AC BD =++=++(6)6F AB CD ABC AD ABCA BC CD=++++=++(7)7F AC AB BCD BD ABD ABCDA BD BD=+++++=++(8)8 F AC AC BD BD ABCD ABCD ABCD ABCD=+++=+++(9)9)F A C D BCD ACD ABCD CD CD=⊕+++=+(10)F 10=10F AC AB BCD BEC DEC AB AC BD EC =++++=+++【3-3-44】用卡诺图化简下列各式(1)P 1(A ,B ,C )=(0,1,2,5,6,7)m AB AC BC=++∑(2)P 2(A ,B ,C ,D )=(0,1,2,3,4,6,7,8,9,10,11,14)m AC AD B CD =+++∑(3)P 3(A ,B ,C ,D )=(0,1,,4,6,8,9,10,12,13,14,15)m AB BC AD BD=+++∑(4)P 4(A ,B ,C ,D )=17M M A BC BC D •=+++【3-3-55】用卡诺图化简下列带有约束条件的逻辑函数（1）()1,,,(3,6,8,9,11,12)(0,1,2,13,14,15)()d P A B C D m AC BD BCD ACD =+=++∑∑或(2)P 2(A ,B ,C ,D )=(0,2,3,4,5,6,11,12)(8,9,10,13,14,15)dm BC BC D+=++∑∑(3)P 3=()A C D ABCD ABCD AD ACD BCD ABD ++++=++或AB +AC =0(4)P 4=A BABCD ABCD +=+（A B C D 为互相排斥的一组变量，即在任何情况下它们之中不可能两个同时为1）【3-3-66】已知:Y 1=AB AC BD ++Y 2=ABCD ACD BCD BC+++用卡诺图分别求出Y Y 12⋅，Y Y 12+，Y Y 12⊕。
解：先画出Y 1和Y 2的卡诺图，根据与、或和异或运算规则直接画出Y Y 12⋅，Y Y 12+，Y Y 12⊕的卡诺图，再化简得到它们的逻辑表达式：Y Y 12⋅=ABD ABC CD ++Y Y 12+=AB C BD++Y Y 12⊕=ABCD ABC BCD ACD+++第4章集成门电路【4-1】填空1．在数字电路中，稳态时三极管一般工作在开关（放大，开关）状态。
在图4.1中，若U I <0，则晶体管截止（截止，饱和），此时U O =3.7V （5V ，3.7V ，2.3V ）；欲使晶体管处于饱和状态，U I 需满足的条件为b （a.U I >0；b.c CC b I 7.0R V R U β≥−；I b c0.7V U R R β−<）。
在电路中其他参数不变的条件下，仅R b 减小时，晶体管的饱和程度加深（减轻，加深，不变）；仅R c 减小时，饱和程度减轻（减轻，加深，不变）。
图中C 的作用是加速（去耦，加速，隔直）。
图4.1图4.22．由TTL 门组成的电路如图4.2所示，已知它们的输入短路电流为I S ＝1.6mA ，高电平输入漏电流I R ＝40μA 。
试问：当A =B =1时，G 1的灌（拉，灌）电流为 3.2mA ；A =0时，G 1的拉（拉，灌）电流为160A µ。
3．图4.3中示出了某门电路的特性曲线，试据此确定它的下列参数：输出高电平U OH =3V ；输出低电平U OL =0.3V ；输入短路电流I S = 1.4mA ；高电平输入漏电流I R =0.02mA ；阈值电平U T = 1.5V ；开门电平U ON = 1.5V ；关门电平U OFF =1.5V ；低电平噪声容限U NL = 1.2V ；高电平噪声容限U NH =1.5V ；最大灌电流I OLMax =15mA ；扇出系数N o =10。
UU O OH -1.4I IO LU O m I图4.34．TTL 门电路输入端悬空时，应视为高电平（高电平，低电平，不定）；此时如用万用表测量输入端的电压，读数约为1.4V （3.5V ，0V ，1.4V ）。
5．集电极开路门（OC 门）在使用时须在输出与电源（输出与地，输出与输入，输出与电源）之间接一电阻。
6．CMOS 门电路的特点：静态功耗极低（很大，极低）；而动态功耗随着工作频率的提高而增加（增加，减小，不变）；输入电阻很大（很大，很小）；噪声容限高（高，低，等）于TTL 门【4-2】电路如图4.4(a)～(f)所示，试写出其逻辑函数的表达式。
12F345(a)(b)(c)(e)(d)6图4.4解：(a)1F A=(b)21F=(c)3F A B=+(d)4F A B=⋅(e)51F=(f)6F B=【4-3】图4.5中各电路中凡是能实现非功能的要打对号，否则打×。
图(a)为TTL门电路，图(b)为CMOS门电路。
解：AA√√×(a)AV D×(b)图4.5【4-4】要实现图4.6中各TTL门电路输出端所示的逻辑关系各门电路的接法是否正确？如不正确，请予更正。
解：CBA CF =BC DA B +=(a)(b)A BF =XB X A +=(c)(d)BCC DA B +=××Ω）图4.6【4-5】TTL 三态门电路如图4.7(a)所示，在图(b)所示输入波形的情况下，画出F 端的波形。
FAB C(a)(b)图4.7解：当1=C 时，AB F =；当0=C 时，B A B A F +==。
于是，逻辑表达式C B A C AB F )(++=F【4-6】图4.8所示电路中G1为TTL三态门，G2为TTL与非门，万用表的内阻20kΩ/V，量程5V。
当C=1或C=0以及S通或断等不同情况下，U O1和U O2的电位各是多少？请填入表中，如果G2的悬空的输入端改接至0.3V，上述结果将有何变化？O2图4.8解：C S通S断1 1U O1=1.4VU O2=0.3VU O1=0VU O2=0.3V0 0U O1=3.6VU O2=0.3VU O1=3.6VU O2=0.3V若G2的悬空的输入端接至0.3V，结果如下表C S通S断1 1U O1=0.3VU O2=3.6VU O1=0VU O2=3.6V0 0U O1=3.6VU O2=3.6VU O1=3.6VU O2=3.6V【4-7】已知TTL逻辑门U oH=3V，U oL=0.3V，阈值电平U T=1.4V，试求图4.9电路中各电压表的读数。
解：电压表读数V1=1.4V，V2=1.4V，V3=0.3V，V4=3V，V5=0.3V。
3.【4-8】如图4.10(a)所示CMOS电路，已知各输入波形A、B、C如图(b)所示，R=10kΩ，请画出F端的波形。
A B C(b)图4.10解：当C =0时，输出端逻辑表达式为F =B A +；当C =1时，F =A ，即，F =B A +C +A C 。
答案见下图。
A B CF【4-9】由CMOS传输门和反相器构成的电路如图4.11(a)所示，试画出在图(b)波形作用下的输出U O的波形（U I1=10V U I2=5V ）10(a)(b)图4.11解：输出波形见解图。
tt1010u第5章组合数字电路【5-1】分析图5.1所示电路的逻辑功能，写出输出的逻辑表达式，列出真值表，说明其逻辑功能。
图5.1解：(0,3,5,6)Y ABC ABC ABC ABC m A B C=+++==⊕⊕∑【5-2】逻辑电路如图5.2所示：1．写出S 、C 、P 、L 的函数表达式；2．当取S 和C 作为电路的输出时，此电路的逻辑功能是什么？XY Z图5.2【5-2】解：1.S X Y Z=⊕⊕()C X Y Z YZ XY XZ YZ =⊕+=++P Y Z=⊕L =YZ2.当取S 和C 作为电路的输出时，此电路为全加器。
【5-3】图5.3是由3线/8线译码器74LS138和与非门构成的电路，试写出P 1和P 2的表达式，列出真值表，说明其逻辑功能。
B I N /OC T01201234567B AC 10074L S 813P 1P 2图5.3解：1(0,7)P m ABC ABC==+∑2(1,2,3,4,5,6)P m AB BC AC ==++∑或2P AB BC AC=++【5-4】图5.4是由八选一数据选择器构成的电路，试写出当G 1G 0为各种不同的取值时的输出Y 的表达式。
