下载文档原格式
山东理工大学毕业设计（论文）题目：基于CPLD的频率计设计学院：电气与电子工程学院专业：电子信息工程学生姓名：学号:指导教师：毕业设计（论文）时间：二О一三年 2月 20日～ 6 月8日共 16 周I摘要频率检测是电子领域里最基本的测量，也是最重要的测量。
由于频率信号抗干扰能力强、易于传输，可以得到相对较高的测量精度，因此频率测量方法的研究也受到越来越多的关注。
基于传统测频原理的频率计的测量精度将随被测信号频率的下降而降低，本次设计中共提出了四种设计方案，通过论证最终决定用等精度的测量方法来完成本次频率计的设计。
在本次设计中选择AT89C51单片机和CPLD的结合来实现。
其中单片机完成整个测量电路的测试控制、数据处理和显示输出;CPLD主要完成频率测量功能，频率的测量范围在1HZ—1MHZ之间，其中测量误差在1HZ;键盘信号由AT89C51单片机进行处理，它从CPLD读回计数数据并进行运算，向显示电路输出测量结果;显示器电路采用5段LED动态显示，由1个74HC138译码器和74HC573锁存器驱动5个数码管。
关键词: 频率计，EDA技术，CPLD，单片机，等精度测量IAbstractFrequency detection is the most basic in the electronics field measurement, which is the most important measurement. Due to frequency signal transmission, strong anti-jamming capability, easy can get relatively high measurement precision, so frequency measurement methods of research have also been more and more attention. Based on the traditional principle of frequency meter frequency measurement accuracy will be along with the decline of the measured signal frequency is reduced, the design of the communist party of China puts forward four kinds of design scheme, through the argument finally decided to use equal precision measurement method to complete the design of frequency meter.In this design choose the combination of the AT89C51 single-chip microcomputer and CPLD to implement. The single-chip microcomputer control, the entire measurement circuit test data processing and display output; CPLD main complete frequency measurement function, frequency of measurement range between 1 hz to 1 MHZ, which measurement error in 1 hz; Keyboard signals are processed using single-chip computer AT89C51, it read back from CPLD count data and calculation, the measurement results to display circuit output; 5 LED dynamic display, display circuit used by 1, 74 hc138 decoder and 74 hc573 latch drive five digital tube.Key Words: frequency meter, EDA technologythe, CPLD and single chip microcomputer, such as precision measurementII目录摘要 (I)Abstract (II)第一章概述 ......................................... 错误！未定义书签。
基于STM32和CPLD可编程逻辑的等精度测频原理和系统硬件设计在电子工程、资源勘探、仪器仪表等相关应用中，频率测量是电子测量技术中最基本最常见的测量之一，频率计也是工程技术人员必不可少的测量工具。
但是，传统的频率测量方法在实际应用中有较大的局限性，基于传统测频原理的频率计的测量精度将随被测信号频率的变化而变化，传统的直接测频法其测量精度将随被测信号频率的降低而降低，测周法的测量精度将随被测信号频率的升高而降低。
本文中提出一种基于ARM与CPLD宽频带的数字频率计的设计，以微控器STM32作为核心控制芯片，利用CPLD可编程逻辑器件，实现闸门测量技术的等精度测频。
本设计的技术指标：测频范围：1Hz～200MHz，分辨率为0.1Hz，测频相对误差百万分之一。
周期测量：信号测量范围与精度要求与测频功能相同。
占空比测量：准确度99%。
计数范围：0～1000000000，可手动暂停、复位。
功耗大小：5V250mA= 1.25W。
等精度测频原理常用的直接测频方法主要有测频法和测周期法两种。
测频法就是在确定的闸门时间Tw内，记录被测信号的变化周期数（或脉冲个数）Nx，则被测信号的频率为：fx=Nx/Tw。
测周期法需要有标准信号的频率fs，在待测信号的一个周期Tx内，记录标准频率的周期数Ns，则被测信号的频率为：fx=fs/Ns。
这两种方法的计数值会产生1个字误差，并且测试精度与计数器中记录的数值Nx或Ns有关。
为了保证测试精度，一般对于低频信号采用测周期法，对于高频信号采用测频法。
但由于测试时很不方便，又提出了等精度测频方法。
等精度测频方法是在直接测频方法的基础上发展起来的，它的闸门时间不是固定值，而是被测信号周期的整数倍，即与被测信号同步。
等精度测频系统的控制时序图如图1所示。
摘要本文主要论述了利用CPLD进行测频计数，单片机实施控制实现多功能频率计的设计过程。
该频率计利用等精度的设计方法，克服了基于传统测频原理的频率计的测量精度随被测信号频率的下降而降低的缺点。
等精度的测量方法不但具有较高的测量精度，而且在整个频率区域保持恒定的测试精度。
该频率计利用CPLD来实现频率、周期、脉宽和占空比的测量计数。
利用单片机完成整个测量电路的测试控制、数据处理和显示输出。
并详细论述了硬件电路的组成和单片机的软件控制流程。
其中硬件电路包括键控制模块、显示模块、输入信号整形模块以及单片机和CPLD主控模块。
本文详细论述了系统自上而下的设计方法及各部分硬件电路组成及单片机、CPLD的软件编程设计。
使用以GW48-CK EDA实验开发系统为主的实验环境下进行了仿真和验证，达到了较高的测量精度。
关键词: 频率计，EDA技术，CPLD，单片机IAbstractThis article discusses the use of frequency counts for CPLD, microcontroller control to achieve the implementation of the design process of multi-frequency meter. The use of such precision frequency meter design ways to overcome the traditional frequency measurement based on the principle of the measurement precision frequency meter with a decline in the measured signa l frequency decreases the shortcomings. And other precision measurement method not only has high accuracy, but in the entire frequency region to maintain a constant precision. The frequency meter using CPLD to implement the frequency, period, pulse width and duty cycle measurement count .I used SUM complete the measurement circuit control, data processing and display output. Then I discussed about the composition of hardware and microcontroller software control flow. The hardware circuit includes key control module, display module, the input signal shaping module and MCU and CPLD control module.This paper has particularly described the top-to-bottom design method of the system, the circuit composite of the hardware and the software program device of CPLD and single chip computer. Under the test environment of the system developed by GW48-CK EDA experiment, the precision and velocity of the measurement have been obtained after the simulation and the test of the hardware.KEYWORDS: Frequency meter, EDA technique, CPLD, Single chip computerII目录摘要 (I)Abstract (II)目录 (III)第一章引言 (4)第二章硬件电路设计 (5)3.1 系统顶层电路设计 (5)3.2 测频模块的工作原理及设计........... 错误!未定义书签。
基于51单片机和CPLD的等精度频率计目录摘要 (1)1前言 (2)2 等精度频率测量原理分析 (3)2.1 等精度频率测量原理 (3)2.2 等精度频率测量的误差分析 (4)3 系统方案 (5)3.1 方案提出及比较 (5)3.2系统整体方案 (6)3.3单片机与CPLD连接方案 (7)3.4 单片机定时及数据处理方案 (8)3.5 CPLD计数方案 ...................................................... 错误！未定义书签。
4 方案实现........................................................................... 错误！未定义书签。
4.1 CPLD设计 .............................................................. 错误！未定义书签。
4.2单片机设计.............................................................. 错误！未定义书签。
4.3关键源代码分析...................................................... 错误！未定义书签。
5 仿真及测试....................................................................... 错误！未定义书签。
5.1仿真分析.................................................................. 错误！未定义书签。
5.2 测试结果与分析..................................................... 错误！未定义书签。
基于单片机和ＣＰＬＤ的频率测量研究作者：俞宁邹应全来源：《现代电子技术》2008年第24期摘要：针对单片机进行高频测量存在的响应速度问题，利用CPLD适合精确、高速计数的特点，提出了一种基于单片机和CPLD的频率测量电路，通过CPLD对被测信号分频再与单片机计数值进行比较，实现了高精度、等精度测量，同时又解决了高频测量中存在的问题，满足了系统对响应时间的要求。
该项研究成果已经在所设计信号源产品中得到了应用。
关键词：频率测量；信号源；高频测量；CPLD中图分类号：文献标识码：A文章编号：1004-373X(2008)24-052-02Research of Frequency Measurement Based on Single Chip Computer and CPLDYU Ning1,ZOU Yingquan2(1.Huaian College of Information Technology,Huaian,223003,China;2.Nanjing University of Information Science & Technology,Nanjing,210044,China)Abstract：In order to deal with the problem ofresponse rate of single chip computer while measuring high frequency,a frequency measurement circuit based on single chip computer and CPLD is proposed,which realizes high-accuracy measurement by comparing the frequency division of the measured signals with the counting number of single chip computer,which has been applied in funtion generator.Keywords：frequency measurement;signal source;high frequency measurement;CPLD信号源一般都具有频率测量功能，信号源中大多数的测频电路都是通过单片机实现，低频时采用测周，高频时采用测频。
单片机与FPGA实现等精度频率测量和IDDS技术设计
方案
O.引言
本系统利用单片机和FPGA 有效的结合起来共同实现等精度频率测量和IDDS 技术，发挥各自的优点，使设计变得更加容易和灵活，并具有频率测量
范围宽、产生的波形频率分辨率高及精度大等特点。
系统方便灵活，测量精度和产生的波形分辨率高，能适应当代许多高精度测量和波形产生的要求，可以在各类测量系统和信号发生器中得到很好的利用，频率测量在电路实验、通讯设备、音频视频和科学研究中具有十分广泛的用途。
等精度测量技术具有广阔的应用前景，由于其性能的优越性，在目前各个测量领域中都可以发挥着很好的作用，特别是在海洋勘探，太空探索以及各类实验中都得到了应用。
1.DDS 信号发生器的实现
使用FPGA 与单片机相结合的方式构成DDS 信号发生器的核心部分，这是一种从相位概念出发直接合成所需波形的一种新的全数字频率合成技术。
其中FPGA 完成相位累加、波形地址查找及波形输出等功能，凌阳16 位单片机实现频率控制字的输入和液晶显示部分。
FPGA 与单片机通过串行输入并行输出的方式进行通信。
其总体设计框图如图1 所示。
1.1 DDS 产生原理
图2 是一个基本的DDFS 结构框图。
DDFS 以数控振荡器的方式，产生频率可控制的正弦波、方波、三角波，电路包括了基准时钟源、相位累加器、相位调制器、波形ROM 查找表、D/A 转换器和低通滤波器等。
频率控制字N 和相。
基于CPLD和单片机的等精度数字频率计设计作者：李莉熊晶来源：《现代电子技术》2015年第10期摘要：根据相位重合点理论对等精度数字频率计进行改进，采用该理论可使对标准频率信号和待测频率的计数同时开始，消除了对标准频率信号计数时±1个周期的误差。
系统设计主要包括三部分：待测频率的整形放大部分；计数部分，采用CPLD，相位重合点的检测也在CPLD中完成；频率的计算和显示部分由单片机AT89C51完成。
CPLD部分的仿真使用Max+Plus Ⅱ，单片机部分的仿真使用Protues软件。
测试结果表明，待测频率在1 Hz～10 MHz范围内，频率计测量精度高，稳定性好。
关键词：相位重合点理论； CPLD；等精度数字频率计； Max+Plus Ⅱ中图分类号： TN710⁃34； TM935.13 文献标识码： A 文章编号： 1004⁃373X（2015）10⁃0118⁃03频率计是一种应用在电子、通信、工业生产领域的常用的电子测量仪器。
常用的对频率计的设计方法有直接测量法，模拟内插法，多周期同步法，等精度测量法[1⁃2]等。
在这些测量方法中等精度测量法的精度最高，但是该方法对标准频率信号的计数部分存在±1个周期的误差，本文采用相位重合点理论，可消除±1个周期的误差。
1 系统整体设计方案由于待测频率fx往往是小信号，并且不是方波，所以要先放大和整形，经过处理后的信号和标准频率信号f0送到CPLD，单片机对CPLD发控制命令，CPLD进行相位检测和计数，计得的两组数值（在实际闸门时间内对fx的计数值nx和对f0的计数值n0）送往8051，单片机根据公式[fxnx=f0n0]计算出fx，最后通过液晶显示器LM0 16L 显示出当前频率值。
整体设计方案如图1所示。
图1 系统框图2 系统设计2.1 放大整形电路的设计放大部分采用共射极放大电路，整形部分采用施密特触发器74LS14。
由于共射极放大电路是反向放大，而施密特触发器内部就带有反向器，所以最终可实现放大整形后不会反向。
基于51单片机和CPLD的等精度频率计目录摘要 (1)1前言 (2)2 等精度频率测量原理分析 (3)2.1 等精度频率测量原理 (3)2.2 等精度频率测量的误差分析 (4)3 系统方案 (5)3.1 方案提出及比较 (5)3.2系统整体方案 (6)3.3单片机与CPLD连接方案 (7)3.4 单片机定时及数据处理方案 (8)3.5 CPLD计数方案 ...................................................... 错误！未定义书签。
4 方案实现........................................................................... 错误！未定义书签。
4.1 CPLD设计 .............................................................. 错误！未定义书签。
4.2单片机设计.............................................................. 错误！未定义书签。
4.3关键源代码分析...................................................... 错误！未定义书签。
5 仿真及测试....................................................................... 错误！未定义书签。
5.1仿真分析.................................................................. 错误！未定义书签。
5.2 测试结果与分析..................................................... 错误！未定义书签。
基于单片机和CPLD的同步发电机自动准同期装置中频率测
量
党存禄;张晓英;杨新华
【期刊名称】《电子测量技术》
【年(卷),期】2007(30)12
【摘要】对发电机和电力系统的频率进行精确测量是保证自动准同期装置正确动作的重要条件之一。
本文提出了一种基于单片机和CPLD的同步发电机自动准同期装置中的频率测量方法,介绍了频率测量的基本原理,在该原理的基础上采用单片机和CPLD综合技术实现了频率测量,CPLD进行频率检测,单片机进行数据处理与智能控制,并给出了测频电路的硬件电路图和软件流程图。
实验表明,单片机与CPLD结合进行测频,测量误差小于10-3,使测量精度得到了提高,而且测量装置的集成度也较高,具有一定的实用价值。
【总页数】4页(P122-125)
【关键词】单片机;CPLD;频率测量;准同期装置
【作者】党存禄;张晓英;杨新华
【作者单位】兰州理工大学电信学院
【正文语种】中文
【中图分类】TM93
【相关文献】
1.基于单片机和CPLD的同步发电机自动准同期装置设计 [J], 张晓英;党存禄;王树东
2.基于PIC16F877和FPGA的同步发电机自动准同期装置设计 [J], 张晓英;党存禄;姜崇鹏;柴荔
3.基于AVR单片机的自动准同期装置频率测量方法 [J], 彭道林
4.基于STM32单片机的微机自动准同期装置设计与应用 [J], 刘东文;王导;何平
5.农用电网同步发电机自动准同期并网装置设计 [J], 潘多
因版权原因，仅展示原文概要，查看原文内容请购买。
