当前位置：文档之家 › 微机原理与接口课件-第5章第6章存储器IO接口资料

微机原理与接口课件-第5章第6章存储器IO接口资料

  • 格式：ppt
  • 大小：1.54 MB
  • 文档页数：88

下载文档原格式

  / 88

合集下载

微机原理与接口技术精品PPT课件

微机原理与接口技术精品PPT课件
存储器芯片容量＝单元数×存储器接收到从CPU给出的有效地址到完成一次读出和写 入数据所需要的时间。
3.功耗
MOS型存储器的功耗小于相同容量的双极性存储器， CMOS器件功耗低，速度慢；HMOS的存储器件在速度、 功耗、容量方面进行了折衷。
11:42
12
4.可靠性
11:42
8
二、存储器组织
16位微机系统配置两个存储体，分别连接数据总线 D7～D0和D15～D8，一次数据总线传送16位数据；
32位微机系统配置4个存储体，分别连接数据总线 D7～D0，D15～D8， D23～D16及D31～D24，一次数 据总线传送32位数据；
Pentium以上微机系统配置8个存储体，分别连接64 位数据总线。
容量大小：受到地址总线位数的限制。8086系统，20条地址 总线，可以寻址内存空间为1M字节；80386系统，32条地址总 线，可以寻址4G字节。
存放内容：系统软件（系统引导程序、监控程序或者操作系
统中的ROM BIOS等）以及当前要运行的应用软件。
11:42
2
（1）RAM随机存取存储器（Random Access Memory）
指存储器对电磁场和温度变化等的抗干扰能力，以及高速使 用时的正确存取能力。
5.寿命
Flash Memory寿命大于EEPROM，EEPROM寿命大于 EPROM。
6.价格
存储器本身的价格、附加电路的价格。SRAM的价格高， 但速度快；DRAM相对廉价，但是速度较慢。
11:42
13
§5-2 随机存取存储器RAM
DRAM运行速度较慢，SRAM比DRAM要快2~5倍，一般， PC机的标准存储器都采用DRAM组成。
11:42

微机原理与接口技术第6章PPT课件

微机原理与接口技术第6章PPT课件

习题6
6.1 利用全地址译码将6264芯片接在8088的系统总线上， 其所占地址范围为BE000H～BFFFFH，试画连接图。
6.2 试利用6264芯片，在8088系统总线上实现 00000H～03FFFH的内存区域，试画连接电路图。
6.3 叙述EPROM的编程过程。说明EEPROM的编程过 程。
译码器74LS138的工作条件是G1=1，G2A=0，G2B=0，译码 输入端为C、B、A，故输出有八种状态，因规定CS低电平选中 存储器，故译码器输出也是低电平有效。
A1
B2
C3
G2A
4
G2B
5
G1
6
Y7
7
GND 8
16
VCC
15 Y0
14
Y1
13
Y2
12
Y3
11 10
Y4 Y5
9
Y6
G1 G2A G2B
1) 读方式 读方式是2764A通常使用的方式，此时两个电源 引脚VCC和VPP都接至+5 V。 PGM＝1，CE＝0、OE＝0。
2) 备用方式 CE为高电平，没有选中芯片，输出端为高阻态。 3) 编程方式 这时，VPP接+12.5 V，VCC仍接+5 V。 CE＝0，输出允许信号OE＝1。每写一个地址单 元，都必须在PGM引脚端给一个低电平。
第6章 主 存 储 器
6.1 概 述
存储器芯片在标定存储器容量时，经常同时标出 存储单元的数目和每个存储单元的位数，因此有
存储器芯片容量=单元数×位数
如Intel 2114芯片容量为1 K×4位/片，Intel 6264为8 K×8位/片。
单元数＝ 2地址线数量 位数＝数据线数量

微机原理与接口技术课件第五章

微机原理与接口技术课件第五章
微机原理与接口技术 课件第五章
目录
• 微机原理概述 • 接口技术基础 • 微机中的常见接口 • 微机中的总线技术 • 微机原理与接口技术的应用
01
微机原理概述
微机的基本概念
01
02
03
微机
微型计算机的简称，是一 种体积小、结构紧凑、性 能接近于大型计算机的计 算机。
特点
具有高性能、低价格、易 扩展、易维护等特点，广 泛应用于工业控制、自动 化、办公自动化等领域。
接口的分类方式多样，常见的有按数据传 输方式、按连接方式等分类，不同类型的 接口结构也不同。
并行接口和串行接口。并行接口传输速度 快，但线路复杂；串行接口传输速度较慢 ，但线路简单。
按连接方式分类
按功能分类
内置接口和外设接口。内置接口直接集成 在主板上，如IDE接口；外设接口则需要通 过电缆连接，如USB接口。
总线的定义
总线是计算机各功能部件之间传输信息的公共通信干线，它 由一组传输线组成，负责传输地址、数据和控制信号。
总线的分类
根据功能和传输速率的不同，总线可以分为地址总线、数据 总线和控制总线。地址总线用于传输地址信号，数据总线用 于传输数据信号，控制总线用于传输控制信号。
总线的通信协议
总线通信协议的定义
串行接口通常用于连接低速外 设，如鼠标、调制解调器等。
串行接口的数据传输速率较低 ，但只需要一条数据线，因此
Hale Waihona Puke 成本较低。串行接口的常见标准包括RS232和USB。
中断控制器接口
中断控制器接口是微机中用于管理中断的接口。
输标02入题
中断是指微机在执行程序过程中遇到突发事件时，暂 时停止当前程序的执行，转去处理突发事件，处理完 毕后再返回原程序继续执行的过程。

微机原理及接口技术第五章存储器精品PPT课件

微机原理及接口技术第五章存储器精品PPT课件

200mW6，2典12型8存: 取1时6K间×8位D1(14根12 地址线17) D5
为 装2。00n6s2，2双56列:直3插2式K 封×8G位NDD2
(151根3 地址线16 )
14
15
D4 D3
6264或6164引脚图
二. 存储器的地址选择及连接 （续）
1. 线性选择方式（法简称线选法）(续)
一. CPU与半导体存储器连接中的几个要点 二. 存储器的地址选择及连接 小结 三. EPR0M与CPU的连接方法
第一节 概 述
一、存储器的分类 二、存储器的主要性能指标 三、存储系统的层次结构—速度,容量,成本的统一
一、存储器的分类
1. 按用途分
内部存储器（主存储器）：
用途：存放当前运行所需信息。 特点：速度快，容量小，价格高。
刷新地址
计数器 地址总线
地址多路器 地址
C P U
刷新定时器
仲裁
RAS
定时 CAS
提D供RAS， CARS，WE信号
A M
读/写
电路
发生器 WR
确定存储器请求和 刷新信号的优先权
数据缓冲器
三、随机存取存储器RAM （续）
4. 动态RAM接口特性
Intel 2164是64K*1的DRAM芯片，内部有4个128*128基本存储
外部存储器（辅助存储器）：
用途：存放当前暂不参与运行的文件、数据。 特点：容量大、价格低、速度慢。
一、存储器的分类 （续）
激光光盘存储器
2. 按存储介质分 半导体存储器
磁芯
磁泡
磁存储器
磁鼓
磁带
磁盘
一、存储器的分类 （续）
3.内部存储器 按性质分

微机原理与接口技术PPT课件

微机原理与接口技术PPT课件

（2）如果要对其他段寄存器所指出的存储区 进行直接寻址，则本条指令前必须用前缀指出 段寄存器名。
21018H 21019H
AA 数 BB 据
段
8
三、直接寻址
• 操作数的存储区是在DS段以外的段中，则应 在指令中指定段跨越前缀：
• MOV BX, ES:[2000H] 设ES＝3000H，则指令执行后是将32000H
• 操作数的寻址方式有以下几种：
•
立即数寻址
寄存器寻址
直接寻址
寄存器间接寻址
寄存器相对寻址
基址加变址寻址
相对的基址加变址寻址
• 例：指令形式：
MOV AX， 0000H； AX← 0000H
助记符 目的操作数 源操作数
4
一、立即数寻址
• 操作数紧跟在操作码的后面，与操作码一起放在码段
区域，立即数可以为8位，也可以为16位。
设SS＝3000H，BP＝2000H， COUNT＝1050H
有效地址为： EA＝2000H＋1050H＝3050H
物理地址： 堆栈段＝30000H＋3050H＝33050H
存储器
M
10000H 8B 代
10001H 86 码
10002H
段
AH AL BB AA
33050H 33051H
AA 堆 BB 栈
代码：8B 07
设 DS＝2000H，BX＝5000H CS＝1000H，IP＝0000H
物理地址： 代码段：CS000H 8B 代
10001H 07 码
10002H
段
数据段：DS ×16＋BX＝25000H
AH AL
BB AA
25000H 25001H

微机原理和接口技术-6 IO接口 62页PPT文档

微机原理和接口技术-6 IO接口 62页PPT文档
设
硬件结构
Zuo 华中科技大学计算机学院
微机原理与接口技术---Chapter6 I/O接口
硬件结构
数据输入
暂存输入的数据,必须具有三态输出能力，以便与总线 挂接
外设有数据保持能力时—可用三态门实现 外设无数据保持能力时—用三态输出的锁存器实
现 输出寄存器
暂存输出的数据,常用锁存器实现
第6章 输入输出接口
微机原理与接口技术 2019.10
本章目录
微机原理与接口技术---Chapter6 I/O接口
6.1 I/O接口基本概念 6.2 I/O端口及其寻址方式 6.3 CPU与外设间的数据传输方式
Zuo 华中科技大学计算机学院
6.1 I/O接口基本概念
微机原理与接口技术---Chapter6 I/O接口
定义：接口是CPU与“外部世界”的连接电路，负 责“中转”各种信息。
图6-1微机系统各类接口框图
Zuo 华中科技大学计算机学院
为什么需要I/O接口
微机原理与接口技术---Chapter6 I/O接口
微机的外部设备多种多样。
工作原理、驱动方式、信息格式和类型、时序方面彼此 差别很大。
微机和I/O设备信号传输处理的速度可能不匹配。 不用接口， I/O直接接CPU，随着外设增加，会大大降
为增加通用性，I/O接口电路一般均具有可编程功能
微机的应用离不开外部设备接口的设计、选用和连
接。
可能是单向的
数据
数据
CPU
控制信号 状态信号
接口
控制信号 状态信号
外设
Zuo 华中科技大学计算机学院
微机原理与接口技术---Chapter6 I/O接口

微机原理与接口技术_第6章 IO接口


三、I/O端口编址 （续） 2.I/O独立编址(续)
缺点： 专用I/O指令增加指令系统复杂性，且I/O指 令类型少，程序设计灵活性较差； 要求处理器提供MEMR#/MEMW#和IOR#/IOW#两 组控制信号，增加了控制逻辑的复杂性。

三、I/O端口编址 （续）
PC系列微机I/O端口访问 1.I/O端口地址空间
程序控制方式
程序控制方式是指CPU与外设之间的数据传送由程序 控制完成。 程序控制方式又分为无条件传送和条件传送两种 1.无条件传送方式（同步传送） 特点：输入时假设外设已准备好，输出时假设外设 空闲。 要求：输入接口加缓冲器，输出接口加锁存器。 应用：对简单外设的操作。
1. 无条件传送方式（同步传送） 输入接口的设计要求:
寻 址 确定输入端口地址 AB、M/ IO、ALE、DT/R 等待数据输入 等待数据输入 输入缓冲器 读入数据 输入缓冲器 DB CPU
一、 I/O 接口的功能 （续）
3. I/O接口应具有的功能（解决的方案）
1） 设置数据缓冲器以解决两者速度差异所带来的 不协调问题； 输出时： CPU DB 锁存器 输出设备数据线
以上三类信息分别通过各自的寄存器和相应的控制逻辑 来完成信息的传送。通常将这类寄存器和相应的控制逻辑称 为I/O端口。CPU与一个外设之间通常有三个端口。数据端口 (输入/输出)；状态端口；控制端口。
二、I/O接口的一般结构 （续） I/O接口组成：接口由接口硬件和接口软件组成。 1.接口硬件
接口

这类接口面对总线，因此要使用三态输出器件； 对于输入信号有记忆功能的一般使用三态门； 对于输入信号无记忆功能的一般还要增加锁存功能；
1. 无条件传送方式（同步传送）

微机原理与接口技术课件PPT


9
CPU
A0~~A9 CS A0~~A9 CS A0~~A9 CS A0~~A9 CS
1KX4
WR D0~~D3 D4~~D7 D0~~D3 WE
1KX4
WE D4~~D7
1KX4
WE D0~~D3
1KX4
WE D4~~D7
第6章 存储器
按存取方式分类
随机存取存储器 （RAM） 半导体存储器 静态RAM（SRAM）
动态RAM（DRAM）
掩膜式ROM
可编程ROM（PROM）
只读存储器 （ROM）
可擦除PROM（EPROM） 电可擦除PROM（E2PROM）
说明
（1）随机存取存储器RAM 信息可以随时写入或读出 关闭电源后所存信息将全部丢失 静态RAM采用双稳电路存储信息，而动态RAM是以 电容上的电荷存储信息。 静态RAM速度更快，而动态RAM的集成度更高、功 耗和价格更低，动态RAM必须定时刷新。
3．存储芯片的选用和地址分配
存储芯片类型和芯片型号的选择因素 存放对象 存储容量 存取速度 结构 价格
6.4.2 存储器与地址总线的连接
存储器与地址总线的连接，本质上就是在地址分配的 基础上实现地址译码，保证 CPU 能对存储器中所有单 元正确寻址。 它包括两方面内容：一是高位地址线译码，用以选择 存储芯片；二是低位地址线连接，用以通过片内地址 译码器选择存储单元。
存储器与CPU接口的一般问题
–CPU总线的负载能力 –存储器与CPU之间的时序配合
–存储芯片的选用和地址分配
1．CPU总线的负载能力
通常 CPU 总线的负载能力是一个 TTL 器件或 20 个 MOS器件。 一般小型系统中， CPU 可直接与存储器芯片相连。 而在较大系统中，当总线负载数超过限定时应当 加接驱动器。 地址线、控制线时是单向的，故采用单向驱动器， 如74LS244，Intel8282等，而数据线是双向传动 的 ， 故 采 用 双 向 驱 动 器 ， 如 7 4 LS245、 Intel8286/8287等。

微机原理与接口课件第六章IO接口和总线


AB
DB 控制 逻辑
CB
控制线
三、接口部件的结构及功能
微机原理与接口 6.1 I/O接口
数据输入/输出寄存器——暂存输入/输出的数据 命令寄存器——存放控制命令，用来设定接口功能、 工作参数和工作方式。 状态寄存器——保存外设当前状态，以供CPU读取。 数据输入接口 必须具有三态输出能力，以便与总线挂接。 外设有数据保持能力时—可用三态门实现 外设无数据保持能力时—用三态输出的锁存器实现 数据输出接口 常用锁存器实现
(2) I/O 端口单独编址 这种编址方式不占用存储地址空间，所有的I/O端 口单独构成一个I/O地址空间，靠专门的I/O指令进行端 口访问。 8086将I/O端口单独编址，从0000H~FFFFH 64K空间。
微机原理与接口 I/O接口 四、接口设计的基本方法 2. I/O接口的译码方法 可编程I/O接口电路芯片一般都占有两个以上的端 口地址。因此，要寻找某个端口除了要找到该接口芯 片，还要区分该接口芯片的不同端口.也就是说，即要 对接口芯片外部译码，也要进行芯片内部端口地址译 码。 常用来作为芯片外部译码地址选片的译码器有: 2:4译码器74LS139, 3:8 译码器74LS138等。 3. 分析和设计接口两侧的情况 CPU一侧: 弄清CPU管脚的含义,数据总线宽度、地址总 线宽度、控制总线的逻辑定义等。 数据总线高8位？低8位? 地址总线参与译码方式? 外设一侧: 应重点考虑外设与接口之间数据线、控制线、 和状态信号线的连接。
微机原理与接口 I/O接口 四、接口设计的基本方法 由于大规模集成电路的飞速发展，目前微机系统 所采用的接口电路芯片都是可编程的，也就是说CPU 通过向接口芯片输出不同的控制字，就可以改变接口 的工作方式，这样就可以使同一接口芯片尽量适应尽 可能多的工作环境。 因此在使用接口芯片设计微机系统时，应熟练掌 握并深入了解每一种芯片的工作原理以及外部特性， 特别是它的使用方法和编程技巧，只有这样，才能设 计出合理、实用的接口电路。

微机原理与接口技术课件微接5

5.1 பைடு நூலகம்储器概述
存储器的主要技术指标有： ➢ 存储容量 ➢ 存取速度 ➢ 体积和功耗 ➢ 可靠性
5.1.2存储器的分类
按照存储介质，可分为半导体存储器、磁介质存储器和 光存储器。
按照存储器与CPU的耦合程度，可分为内存和外存。 按存储器的读写功能，分为读写存储器和只读存储器。 按掉电后存储的信息可否保持，分为易失性存储器和非
3) 固态盘应用。
5.3 动 态 RAM 存 储 器
T CS
字选线X
Cd
（寄生 电容）
D（数据线）
图5.10 单管动态RAM的基本存储单元
5.3.2 DRAM的管脚信号与读写操作
A0～A9
RAS CAS
WE DI DO
1M×1 DRAM
图5.11 DRAM的管脚信号
地址线 RAS
行地址 列地址
FFFFFFFC FFFFFFF8
存储体3
(最高字节)
存储体2
(次高字节)
存储体1
(次低字节)
存储体0
(最低字节)
7
6
5
4
3
2
1
0
D31～D24 BE3
D23～D16 BE2
D15～D8 BE1
D7～D0 BE0
5.4 存 储 器 的 接 口 设 计
5.4.1 存储器的接口信号
存储器通过总线与CPU连接。
5.6.2 虚存的地址变换
目前应用的地址变换方法有页式、段式和段页 式虚存地址变换。
5.6.3虚存的替换算法
虚拟存储器的替换算法与cache的替换算法类似，有 FIFO算法、LRU算法、LFU算法等。不同的是虚拟存储的 替换是由操作系统的软件实现的，cache替换是用硬件 实现的，并且虚存缺页对系统性能的影响比cache未命 中要大得多，因为需要访问外存，并且要进行任务切换。
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第五章 存储器及其与CPU接口
▪ 存储器分类及性能指标 ▪ 随机读写存储器 ▪ 只读存储器 ▪ 存储器与CPU接口的基本技术
存储器是微型计算机系统中的重要组成部分。任何CPU构 成的微机系统必须配备一定存储容量的存储器。存储器的主
要功能是用来存放系统工作时的信息，即程序和数据。存储
器容量愈大，能存放的信息就愈多，计算机的能力就愈强。
4. 可靠性：可靠性要求是指对电磁场及温度变化的抗干扰性。 存储器的可靠性用平均无故障时间MTBF（Mean Time Between Failures）来表征。MTBF表示两次故障之间的平均 时间间隔。MTBF越长，意味着存储器可靠性越高，保持正 确运行的能力越强。
5. 性能/价格比：“性能”主要包括存储容量、存取周期和可 靠性等。性能价格比是一项综合性指标，对不同用途的存储 器有不同的要求。选用芯片时，在满足性能要求的条件下， 尽量选择价格便宜的芯片。
存储器作为计算机系统的重要组成部分，随着更好的存
储载体材料的发现及生产工艺的不断改进，争取更大的存储 容量、获得更快的存取速度、减小存储器载体的体积以及降 低单位存储容量性价比等方面都获得快速的发展。
5.1 存储器分类及性能指标
5.1.1 半导体存储器的分类
简单的二级结构
主存
一般为半导体存 储器，也称为短 期存储器。解决 读写速度问题。
2. 行选择线有效时，数据通过T1送 至B处；
3. 列选择线有效时，数据通过T2送 至芯片的数据引脚I/O；
4. 为防止存储电容C放电导致数据 丢失，必须定时进行刷新；
5. 动态刷新时行选择线有效，而列 选择线无效。（刷新是逐行进行 的。）
二、动态RAM集成芯片2164
一种典型的DRAM如Intel 2164。2164是64K×1位的 DRAM芯片，片内含有64K个存储单元，所以，需要16位 地址线寻址。为了减少地址线引脚数目，采用行和列两 部分地址线各8条，内部设有行、列地址锁存器。利用外 接多路开关，先由行选通信号RAS选通8位行地址并锁存。 随后由列选通信号CAS选通8位列地址并锁存，16位地址 可选中64K存储单元中的任何一个单元。2164芯片的引脚 和内部结构示意如图所示。
EPROM（Erasable Programmable ROM ）：可擦除可编 程存储器。EPROM可由用户自行写入程序，写入后的内容 可用紫外线灯照射来擦除，然后可重新写入内容。EPROM 可多次改写。
E2PROM（Electrically Erasable Programmable ROM ）：
VPP
1
28
VCC
A0～A12 地址输入，213=8192=8K A12
2
A7
3
27
PGE
26
NC
D0～D7 双向数据线
A6
4
A5
5
25
A8
24
A9
A4
6
23
A11
CE 片选信号
A3
7 2764 22
OE
A2
8
21
A10
OE 输出允许信号
A1
9
A0
10
20
CE
19
D7
D0
11
18
D6
由于存储器芯片是MOS器件，直流负载很小，它的输入电容 为5－10PF。所以： 小系统中，CPU与存储器可直连。 大系统常加驱动器。
A14
A13 A12 A11 A10 A9 A8 A7 A6 A5
D7
D6 D5 D4 D3 D2 D1 D0
A4
A3
A2
A1 A0 CS OE WE
62256工作表
（二）3-8译码器74LS138
1、74LS138引脚图 2、74LS138原理图
A 1 16 VCC B 2 15 Y0 C 3 14 Y1 G2A 4 13 Y2 G2B 5 12 Y3 G1 6 11 Y4 Y7 7 10 Y5 GND 8 9 Y6
5.1.2 半导体存储器的主要技术指标
1. 容量：指一个存储器芯片能存储的二进制信息。
存储器芯片容量=存储单元数×每单元的数据位数
例：6264
8KB = 8K × 8bit
6116
2KB = 2K × 8bit
1字节=8 bit；1KB=210字节=1024字节；1MB=210KB=1024KB；
PGE 编程脉冲输入端，读PGE=1 D1
12
17
D5
D2
13
16
D4
VPP 编程电压输入端
GND
14
15
D3
2764封装图
2764操作方式
操作方式 读 输出禁止 备用(功率下降) 编程禁止 编程 Intel 编程 校验 Intel 标识符
CE OE PGM A9 0 01X 0 11X
Vpp Vcc 输出 Vcc Vcc DOUT Vcc Vcc 高阻
图为SRAM 6264芯片的引脚图，其容量为8K×8位，即 共有8K（213）个单元，每单元8位。因此，共需地址线13条， 即A12~A0；数据线8条即I/O8~I/O1、WE、OE、CE1、CE2的 共同作用决定了SRAM 6264的操作方式。
Hale Waihona Puke NCA4 A5 A6 A7 A8 A9 A10 A11 A12 I/O1 I/O2 I/O3
高阻
I/O8 I/O7
1 01 0
读
OUT
I/O6 I/O5
0 01 1
写
IN
I/O4
0 01 0
写
IN
SRAM 6264引脚图
三、SRAM存储器与CPU连接
8086CPU WR RD
6264 WE OE
补充：典型存储器芯片和译码器芯片
（一）62256
62256是32K*8的CMOS静态RAM
1、62256引脚图
G1
G2A G2B
Y0 Y1 Y2 Y3
C B A
Y4 Y5 Y6 Y7
74LS138引脚功能 （1）片选信号：G1•G2A•G2B
（2）CBA译码Y0到Y7有效
5.2.2 动态读写存储器DRAM
一、基本存储元素
行选择线
B 刷新放大器
T1 A
存储 电容
C
列选
T2
择线
I/O
1. 设 T1导通时（行选线＝1），将 A＝1 写入，则C上有电荷。
+
辅存
包括磁盘（中期 存储器）、磁带、 光盘（长期存储） 等。解决存储容 量问题。
一、按存储器制造工艺分类
双极型存储器 ——TTL型、ECL型、I2L型等。存取速率高， 但集成度低，功耗大，成本高。主要用于高速的微型计算机 和大型计算机中。 MOS型存储器—— CMOS型、NMOS型、HMOS型等。制 造工艺简单，集成度高，功耗低，价格便宜。但在速率上比 TTL型存储器要低。
GND
1
28
2
27
3
26
4
25
5
24
6
23
7 6264 22
8
21
9
20
10
19
11
18
12
17
13
16
14
15
VCC
6264的操作方式
WE
CE2 A3 A2
WE CE1 CE2 OE × 1 ××
方式
I/O1~
II//OO1~8 I/O8
未选中
高阻
A1 OE
× × 0 × 未选中
高阻
A0 CE1
1 0 1 1 输出禁止
电可擦除可编程ROM。可用电信号进行清除和重写的存储器。
E2PROM使用方便，但存取速度较慢，价格较贵。
半导体
存储器 按 （按读 存 写功能
读写 存储器
RAM
双极型：存取速度快，但集成度低，一般用于大
型计算机或高速微机中；
静态 MOS型 SRAM
Multi-SRAM NV-SRAM FIFO Cache
NC Din WE
RAS A0 A1 A2
GND
2164
1 16
8
9
VCC
CAS Dout A6 A3 A4 A5
A7
A0~A7：地址输入
8条地址线采用分时复用的 方法获得存储单元寻址所需的 16条地址线的高8位和低8位地 址线。
CAS：列地址选通
RAS：行地址选通 WE：写允许 Din：数据输入 Dout：数据输出 Vcc：电源 GND：地
Intel 2164 DRAM芯片引脚图
5.3 只读存储器ROM
5.3.1 掩膜ROM和PROM
一、掩膜ROM（Read Only Memory）
掩膜ROM芯片所存储的信息由芯片制造厂家完成，用户不 能修改。掩膜ROM以有/无跨接管子来区分0/1信息：有为0，无 （被光刻而去掉）为1。
位线 D3 D2 D1 D0
5.2 随机读写存储器
5.2.1 静态读写存储器SRAM 一、静态RAM基本存储电路
行选择线
+5V
1. T1和T2组成一个双稳态 触发器，用于保存数据。 T3和T4为负载管。
2. 如A点为数据D，则B点 为数据/D。
T5
T3
C
A T1
T4
T6 3. 行选择线有效（高电 平）
时，A 、B处的数据信息
DRAM：动态RAM。利用MOS管的栅极对其衬底间的分 布电容保存信息，DRAM的每个存储单元所需MOS管较少， 因此集成度高，功耗小，价格便宜。DRAM中的信息会因电 容漏电而逐渐消失，需配置专门的动态刷新电路。