电子科大微电子工艺(第四章)淀积wg3-4-4

2). SiH4 (气态) ＋ SiH2 (气态) → Si2H6 (气态) －膜先驱物形 成、并向衬底表面输运、吸附、扩散 3). Si2H6 (气态) → 2Si (固态) + 3H2 (气态) －表面反应、释 放副产物（成核→岛生长→桥联→成膜 ）
4.2 化学气相淀积原理

硅烷（SiH4）的自燃特性
第四章
淀 积

本章主要内容
§4.1 引言
§4.2 化学气相淀积原理
§4.3 化学气相淀积工艺
§4.4 介质及其性能 §4.5 外 延
4.1 引 言
1. 集成电路中的各种薄膜 高低温氧化硅（SiO2）薄膜、氮化硅(Si3N4) 薄膜、多晶硅(poly－Si)薄膜、各种金属薄膜。
4.1 引 言
MSI时代集成电路中的各层薄膜
（a）回流前
（b）回流后
4.3 化学气相淀积工艺
2. 低压CVD (LPCVD)淀积工艺
4.3 化学气相淀积工艺
LPCVD特点：


反应速度限制； 硅片可以以很小的间隔垂直放置，生产效率高；
硅片垂直放置后，可避免管壁上掉下的颗粒对硅 片的影响； 热壁方式加热，温度均匀性好；


对温度的控制较之对气流的控制要容易得多，有 利于改善膜厚和组分的均匀性； 良好台阶覆盖和间隙填充能力。
④ 应力很大，硅衬底与 Si3N4 间用 SiO2 作为缓冲层；
⑤ 掩蔽 Na+ 离子能力强 ；对各种气体 、水汽以及 P、
B、As、O2、Ga、In 等有较强的掩蔽能力，为极 好的钝化材料。
4.3 化学气相淀积工艺

LPCVD Si3N4的用途：
① ② ③ ④
做硬掩膜用于浅槽隔离； 用于局部氧化（LOCOS）屏蔽氧化层； 用做钝化层； 用做电容介质，但不能用做ILD（大电容）。
4.2 化学气相淀积原理
8. CVD过程中的掺杂（原位掺杂） 1). 生长BPSG（做ILD－1） SiH4 ＋PH3＋B2H6＋O2 → SiO2 ＋P＋B＋H2 P2O5和B2O3的含量分别控制≤4％ 、2～6％ 2). 生长掺磷的Poly－Si SiH4 ＋PH3→ Si＋P＋H2
4.3 化学气相淀积工艺
4.3 化学气相淀积工艺
APCVD 和 LPCVD TEOS SiO2的比较
工艺 优点 缺点 APCVD 淀积温度低 致密性差、表面 颗粒多 SiO2 淀积速率高 （用TEOS） 台阶覆盖和间隙填充 用气量大成本高 较好 薄膜应力大 LPCVD 膜致密、颗粒少、均 匀性好 SiO2 成本低 （用TEOS） 台阶覆盖和间隙填充 很好 淀积速率低 淀积温度偏高
4.1 引 言
6). 高度的结构完整性和低的应力
晶粒尺寸变化→膜的电学和机械特性变化
膜应力大→硅片衬底变形，膜分层、开裂
7). 好的电学特性
介质膜（电绝缘性能、介电常数）
金属膜（电导率、可靠性）
8). 对衬底材料或下层膜好的粘附性
避免分层、开裂
4.2 化学气相淀积原理
1. 化学气相淀积CVD（Chemical Vapor Deposition）： 利用电阻加热、等离子体、光辐射等能源使某些气态物 质发生化学反应，生成固态物质并淀积在衬底表面上的
硅片表面的淀积区域 2). 膜先驱物形成：气相反应导致膜先驱物（将组成膜最 初的原子和分子）和副产物的形成 3). 膜先驱物输运：大量的膜先驱物输运到硅片表面 4). 膜先驱物粘附：膜先驱物粘附在硅片表面
4.2 化学气相淀积原理
5). 膜先驱物扩散：膜先驱物向膜生长区域的表面扩散
6). 表面反应：表面化学反应导致膜淀积和副产物的生成
工艺过程。
4.2 化学气相淀积原理
2. 化学气相淀积CVD技术分类



反应激活方式：有热激活、等离子激活 ( PECVD ) 和紫外光激活等。 温度：低温 ( 200 ~ 500oC)、中温 ( 500 ~ 1000oC) 和 高温 ( 1000 ~ 1300oC) CVD。 压力：有常压 ( APCVD ) 和低压 ( LPCVD ) CVD。 反应室壁温度：热壁 CVD 和冷壁 CVD 。 气流方向：有卧式 CVD 和立式 CVD。
Dielectric）
4.1 引 言
金属层：
材料：铝(Al) 、铜(Cu) 名称：M1、 M2 关键层：线条宽度为关键尺寸，如0.18um（底层金属M1） 非关键层：上部金属层，有更大线宽，如0.5um 设计：金属层寄生参数（电阻、电容）影响电路速度与功耗。 成本：增加一金属层，芯片成本增加：15%。
1. 常压CVD (APCVD)淀积工艺
4.3 化学气相淀积工艺
APCVD工艺： APCVD通常用于淀积SiO2和掺杂的SiO2（PSG、BPSG、 FSG等），这些薄膜主要用于层间介质ILD和槽介质填 充。 1).用2～10％的SiH4淀积SiO2： SiH4＋O2 →SiO2＋H2 温度：450℃～500℃ 压力：760Torr 优点：可在金属铝连线上淀积SiO2作为ILD 缺点：台阶覆盖能力和间隙填充能力都很差。
4.2 化学气相淀积原理
通 常 使 用 的 化 学 气 相 淀 积 气 源
4.2 化学气相淀积原理
4. 规薄膜生长过程
4.2 化学气相淀积原理
成核
聚焦成束/岛生长
连续成膜
4.2 化学气相淀积原理
5. CVD薄膜淀积反应步骤
4.2 化学气相淀积原理
1). 气体传输至淀积区域：反应气体从反应腔入口区域到

金属和金属化合物薄膜将在后续章节中介绍。
4.1 引 言
4. 薄膜的概念：在衬底上生长的薄固体物质，在三维结构 中厚度远远小于长和宽。 5.集成电路对薄膜的要求（薄膜特性）： 1). 好的台阶覆盖能力 2). 填充高的深宽比间隙的能力 3). 好的厚度均匀性 4). 高纯度和高密度 5). 受控制的化学剂量 6). 高度的结构完整性和低的应力 7). 好的电学特性 8). 对衬底材料或下层膜好的粘附性
4.3 化学气相淀积工艺
3). 掺杂氧化硅： ① 在APCVD SiO2时掺杂PH3就能形成磷硅璃（PSG） PSG的优点： a. 吸附可动离子电荷改善器件表面 b. 降低玻璃的软化点温度易于平坦化 PSG的缺点： 易吸潮，一般控制P2O5的含量在4％以下
4.3 化学气相淀积工艺
② 在APCVD SiO2时掺杂PH3、B2H6就能形成硼磷硅玻 璃（BPSG ），弥补PSG的不足，通常BPSG做为第 一层间介质ILD－1，回流温度：900 ℃ ～980 ℃
7). 副产物从表面解吸附：移除表面反应的副产物
8). 副产物从反应腔排出：反应的副产物从沉积区域随气
流流动到反应腔出口并排出
4.2 化学气相淀积原理

CVD 淀积的例子：多晶硅薄膜的CVD 淀积过程
1). SiH4 (气态) → SiH2 (气态) ＋ H2 (气态) －气体传输、高 温分解形成膜先驱物之中间反应物SiH2
4.3 化学气相淀积工艺
低压CVD（LPCVD）工艺： 使用LPCVD工艺可以用来淀积氧化硅、氮化硅和多 晶硅。 1). LPCVD SiO2： 主要用做ILD、浅槽介质填充和侧墙等。 ① 用SiH4淀积SiO2： SiH4＋O2 →SiO2＋H2 温度：450℃ 压力：0.1～5.0Torr 缺点：台阶覆盖能力和间隙填充能力都差。
4.2 化学气相淀积原理
6. CVD气流动力学
停 滞 层
4.2 化学气相淀积原理
7. CVD薄膜淀积速率限制因素 1). 反应速率限制（低压CVD）
淀积速率受反应速度限制，这是由于反应温度或压力过 低(传输速率快)，提供驱动反应的能量不足，反应速率 低于反应物传输速度，有过量的反应物滞留在衬底表面， 淀积速率对温度敏感。 2). 传输速率限制（常压CVD） 淀积速率受反应物传输速度限制，即不能提供足够的反 应物到衬底表面，速率对温度不敏感。
4.1 引 言
介质层（层间介质ILD）：
材料：SiO2或者玻璃
金属层与金属层之间
器件与金属层之间
ILD1作用：电学方面－隔离晶体管器件和互连金属层 物理方面－隔离晶体管器件和可移动粒子等杂质源
4.1 引 言
3. 薄膜 淀积 工艺
4.1 引 言

本章重点介绍氧化硅（SiO2）、氮化硅（Si3N4）等绝缘 薄膜以及多晶硅（poly－Si）薄膜的淀积。主要介绍化 学气相淀积CVD（Chemical Vapor Deposition）工艺。

LPCVD Si3N4工艺：
3 SiH2Cl2＋ 4 NH3→ Si3N4 ＋ 6 HCl ＋ 6 H2 温度： 700℃～800℃ 压力： 0.1～5.0Torr
4.3 化学气相淀积工艺

影响LPCVD Si3N4薄膜质量的主要因素：
① 总反应压力 ② 反应物浓度 ③ 淀积温度和温度梯度
4.3 化学气相淀积工艺
4.3 化学气相淀积工艺
2).用TEOS（正硅酸乙酯）－臭氧方法淀积SiO2： Si（C2H5O4）＋ 8 O3 → SiO2 ＋ 10 H2O ＋ 8 CO2 温度：400℃ 压力：760Torr 淀积速率：100nm/分 优点：温度低、淀积速率快、台阶覆盖能力和间隙 填充能力都较好 缺点： 淀积的SiO2膜多孔，致密性差，颗粒多
4.3 化学气相淀积工艺
TEOS工艺系统—1
TEOS室温下为液态， 沸点168 ℃
4.3 化学气相淀积工艺
TEOS工艺系统—2
4.3 化学气相淀积工艺
TEOS工艺系统—3
4.3 化学气相淀积工艺
CVD SiO2和热氧化SiO2的比较



CVD 法 SiO2 膜中的硅来自外加的反应气体；而热氧化 法 SiO2 膜中的硅来自硅衬底本身，氧化过程中要消耗 掉一部分衬底中的硅。 CVD 法的反应发生在 SiO2 的表面，膜厚与时间始终成 线性关系；而热氧化法时，一旦 SiO2 膜形成以后，反 应剂必须穿过 SiO2 膜，反应发生在 SiO2/Si 界面上，淀 积速率变慢。 CVD 法温度较低，可减轻杂质再分布和硅片的热形变， 但膜的质量较差，通常需经增密处理；而热氧化法的温 度高，SiO2 结构致密，膜的质量较好，其界面态、固定 电荷、可动电荷等表面电荷密度都比沉积的低。