4-存储器详解
- 格式：ppt
- 大小：231.00 KB
- 文档页数：36
下载文档原格式
合集下载
4存储器-1概论-罗克露计算机组成原理课件(绝对与网上视频教程同步)
外存
2.按存储介质分类
（1）半导体存储器 RAM 静态RAM(SRAM) 动态RAM(DRAM) 集成RAM(IRAM) 掩膜ROM 可编程ROM(PROM) 紫外线擦出可编程ROM(EPROM) 电擦出可编程ROM(EEPROM) 闪速存储器(Flash Memory)
半导体 存储器
ROM
作主存、高速缓存。
速度指标： 存取周期或读/写周期 作主存、高速缓存。
（2）只读存储器ROM 正常工作时只读不写 （3）顺序存取存储器（SAM） 访问时读/写部件按顺序查找目标地址，访问 时间与数据位置有关。 磁带存储器 等待操作 两步操作 读/写操作 平均等待时间 （ms） 速度指标 数据传输率 （字节/秒）
（4）直接存取存储器（DAM） 访问时读/写部件先直接指向一个小区域，再在 该区域内顺序查找。访问时间与数据位置有关 例如，磁盘存储器 定位（寻道）操作 三步操作 等待（旋转）操作 读/写操作 平均定位（平均寻道）时间 （ms） 速度指标 平均等待（平均旋转）时间 （ms） 数据传输率 （位/秒）
ቤተ መጻሕፍቲ ባይዱ
（2）磁表面存储器 利用磁层上不同方向的磁化区域表示信息。 容量大， 非破坏性读出， 长期保存信息， 速度慢。 作外存。 （3）光盘存储器 利用光斑的有无表示信息。 容量很大，非破坏性读出， 长期保存信息， 速度慢。 作外存。
3.按存取方式分类
（1）随机存取存储器RAM 随机存取： 可按地址访问存储器中的任一单元 访问时间与单元地址无关。
第四章
存储子系统
本章需解决的主要问题： （1）存储器如何存储信息？ （2）在实际应用中如何用存储芯片组成具 有一定容量的存储器？
第一节
概述
存储器的分类情况 1.按存储器在系统中的作用分类
第四章-存储器04-高速缓冲存储器
Cache 000 001 010 011 100 101 110 111 000 001 010 011 100 101 110 111
调入
4.1、地址映象——直接映像
例2：设一个Cache中有8块，访问主存进行读操作的块地址依次为： 10110、11010、10110、11010、10000、00100、10010， 求每次访问时Cache的内容。
硬件完成功能： 访存地址 转成 Cache地址 辅助存储器
Cache 的全部功能都是 由硬件完成的， 对程序员来说是透明的。
4.1、地址映象
映象：其物理意义就是位置的对应关系，将主存地址变成Cache地址。
常见的映象方式主要有三种： 1）直接映象 2）全相联映象 3）组相联映象
CPU Cache 字 数据总线 字
2位 主存区号标记 00 主存块号 比较 3位 区内块号 100 Cache块号 未命中 访问内存 000 001 010 011 100 101 110 111 块内地址 块内地址
Cache
000 001 010 011 100 101 110 111
调入
块表 000 001 010 011 100 101 110 111
4、高速缓冲存储器（Cache）
考研试题精选：
假设：CPU执行某段程序时，共访问Cache 3800 次，访问主存200 次，已知Cache存取周期为50ns，主存存取周期为250ns。
求：Cache—主存系统的平均存取时间和效率。 解： 系统命中率 h = 3800 / 3800 + 200 = 0.95
Cache
000 001 010 011 100 101 110 111 调入
块表 000 10 001 010 11 011 100 101 110 10 111
计算机组成原理 第 4 章 存储器系统
2013-11-4 22
• 存储单元的编址
• 编址单位：存储器中可寻址的最小单位。 • ① 按字节编址：相邻的两个单元是两个字节。 • ② 按字编址：相邻的两个单元是两个字。
• 例如一个32位字长的按字节寻址计算机，一个 存储器字中包含四个可单独寻址的字节单元。 当需要访问一个字，即同时访问4个字节时，可 以按地址的整数边界进行存取。即每个字的编 址中最低2位的二进制数必须是“00” ，这样可 以由地址的低两位来区分不同的字节。
• 主存储器用于存放CPU正在运行的程序和数据。 主存与CPU之间通过总线进行连接。
地址总线 MAR CPU MDR (k 位) 数据总线 (n 位) R/W MFC
2013-11-4 27
主 存 2k×n 位
主存的操作过程
• MAR：地址寄存器 MDR：数据寄存器
读操作（取操作） 地址 （MAR） AB
2013-11-4
5
(3) 高速缓冲存储器（Cache）
• Cache是一种介于主存与CPU之间用于解 决CPU与主存间速度匹配问题的高速小 容量的存储器。 • Cache用于存放CPU立即要运行或刚使用 过的程序和数据。
2013-11-4
6
2．按存取方式分类
• (1) 随机存取存储器(RAM) • RAM存储器中任何单元的内容均可按其地址随机地 读取或写入，且存取时间与单元的物理位置无关。 • RAM主要用于组成主存。
主存储器的组成和基本操作
地 址 译 码 驱 动 电 路 存 储 阵 列 读 写 电 路 数 据 寄 存 器 数 据 总 线
时序控制电路 R/W
2013-11-4
MFC
图 4-1
主存储器的基本组成 18
• 存储单元的编址
• 编址单位：存储器中可寻址的最小单位。 • ① 按字节编址：相邻的两个单元是两个字节。 • ② 按字编址：相邻的两个单元是两个字。
• 例如一个32位字长的按字节寻址计算机，一个 存储器字中包含四个可单独寻址的字节单元。 当需要访问一个字，即同时访问4个字节时，可 以按地址的整数边界进行存取。即每个字的编 址中最低2位的二进制数必须是“00” ，这样可 以由地址的低两位来区分不同的字节。
• 主存储器用于存放CPU正在运行的程序和数据。 主存与CPU之间通过总线进行连接。
地址总线 MAR CPU MDR (k 位) 数据总线 (n 位) R/W MFC
2013-11-4 27
主 存 2k×n 位
主存的操作过程
• MAR：地址寄存器 MDR：数据寄存器
读操作（取操作） 地址 （MAR） AB
2013-11-4
5
(3) 高速缓冲存储器（Cache）
• Cache是一种介于主存与CPU之间用于解 决CPU与主存间速度匹配问题的高速小 容量的存储器。 • Cache用于存放CPU立即要运行或刚使用 过的程序和数据。
2013-11-4
6
2．按存取方式分类
• (1) 随机存取存储器(RAM) • RAM存储器中任何单元的内容均可按其地址随机地 读取或写入，且存取时间与单元的物理位置无关。 • RAM主要用于组成主存。
主存储器的组成和基本操作
地 址 译 码 驱 动 电 路 存 储 阵 列 读 写 电 路 数 据 寄 存 器 数 据 总 线
时序控制电路 R/W
2013-11-4
MFC
图 4-1
主存储器的基本组成 18
存储器的工作原理
存储器的工作原理引言概述：存储器是计算机系统中至关重要的组成部份，它用于存储和检索数据。
了解存储器的工作原理对于理解计算机系统的运行机制至关重要。
本文将详细介绍存储器的工作原理，包括存储器的分类、存储单元的结构和存储器的操作原理。
一、存储器的分类1.1 主存储器主存储器是计算机系统中最重要的存储器之一。
它用于存储当前正在执行的程序和数据。
主存储器通常是由一系列存储单元组成的，每一个存储单元都有一个惟一的地址。
主存储器可以按字节、字、块等不同的粒度进行访问。
1.2 辅助存储器辅助存储器是主存储器之外的存储器，用于长期存储程序和数据。
辅助存储器的容量通常比主存储器大得多，但其访问速度较慢。
常见的辅助存储器包括硬盘驱动器、光盘和闪存等。
1.3 高速缓存高速缓存是位于主存储器和中央处理器（CPU）之间的存储器层次结构中的一层。
它用于存储最近被访问的数据和指令，以提高计算机系统的性能。
高速缓存的容量较小，但其访问速度非常快。
二、存储单元的结构2.1 存储单元的基本组成存储单元是存储器中的最小单元，用于存储一个二进制位（0或者1）。
它通常由一个触发器或者闪存电路组成。
触发器是一种能够存储和保持数据的电路，而闪存电路是一种非易失性存储器，能够在断电后保持数据。
2.2 存储单元的编址方式存储单元可以通过地址进行访问。
常见的编址方式包括直接编址、间接编址和相对编址。
直接编址是指通过存储单元的惟一地址直接访问数据。
间接编址是指通过一个地址指针来访问数据。
相对编址是指通过相对于当前指令地址的偏移量来访问数据。
2.3 存储单元的组织方式存储单元可以按照不同的组织方式进行罗列。
常见的组织方式包括线性组织、矩阵组织和多维组织。
线性组织是指存储单元按照线性序列进行罗列。
矩阵组织是指存储单元按矩阵形式进行罗列。
多维组织是指存储单元按多维数组进行罗列。
三、存储器的操作原理3.1 存储器的读取操作存储器的读取操作是指从存储单元中检索数据。
计算机组成原理第4章主存储器(00001)资料讲解
CS
WE
DOUT
片选读时间 taCS
CPU必须在这段时 间内取走数据
片禁止到输出的传 输延迟tPLH CS→DOUT
15
1. 静态存储器（SRAM）（6）
(2) 开关特性
写周期时序 地址对写允许WE的保持时间 th Adr
地址对写允许WE的建立时间 tsu
Adr
Adr
CS
WE
最小写允许宽度tWWE
保持1，0 的双稳态 电路
存储单元
9
1. 静态存储器（SRAM）
MOS管是金属(Metal)—氧化物(Oxid)—半导体(Semiconductor) 场效应晶体管，或者称S管有三个极：源极S（Source）、漏极D（Drian）和栅极G（Gate）.
器
控制电路
0 … 31
读/写电路 Y地址译码
CS WE DIN H ×× LLL LLH L H×
DOUT H H H DOUT
操作方式
未选 写“0” 写“1”
读
WE CS
A5 … A9
14
1. 静态存储器（SRAM）（5）
(2) 开关特性
读周期时序
Adr
地址对片选的建立时间 tsu Adr→CS
27
4.6 非易失性半导体存储器（4）
3．可擦可编程序的只读存储器（EPROM） 为了能修改ROM中的内容，出现了EPROM。其原理：
VPP(+12V)
控制栅 浮置栅
5～7V
源n+
漏n+
P型基片
28
4.6 非易失性半导体存储器（5）
3．可擦可编程序的只读存储器（EPROM） 存储1，0的原理：
计算机组成原理——主存储器4
第4 章
主存储器
4.1 主存储器的全机中心地位 主存与CPU 主存与I/O设备 主存与多处理机
存储器分类
1. 按存储介质分类
(1) 半导体存储器 (2) 磁表面存储器 (3) 磁芯存储器 (4) 光盘存储器 TTL 、MOS 磁头、 磁头、载磁体 硬磁材料、 硬磁材料、环状元件 激光、 激光、磁光材料
4.6
非易失型半导体存储器（ROM） 非易失型半导体存储器（ROM）
存储器名 ROM PROM EPROM 功能 只读不能写 一次性写入 可多次写入、读出 存储原理 以元件有无表 示0、1 以熔丝接通、 断开表示0、1 写:以漏源极间 有无导电沟道 存储0、1 擦:紫外线使浮 置栅电荷泄漏 写：同EPROM 擦：电擦除 写：同EPROM 擦：电一次性 整体或分区擦 除（幻灯） 存储单元元件 二极管或晶体 管 熔丝 幻灯上所示的 管子
3. 按在计算机中的作用分类
RAM 静态 RAM 动态 RAM MROM PROM EPROM EEPROM
主存储器
ROM
存 储 器
Flash Memory
高速缓冲存储器（ 高速缓冲存储器（Cache） ） 辅助存储器 磁盘 磁带 光盘
二、存储器的层次结构
1. 存储器三个主要特性的关系
／ 速度 容量 价格 位 CPU 寄存器 存 主存 CPU 机 主 快 小 高
举例 画出用16K*8位的芯片组成64K*8 16K*8位的芯片组成64K*8位存储器的连接图 画出用16K*8位的芯片组成64K*8位存储器的连接图
A15 A14 A13 A0 WE
译 码 器
CS R/W
CS R/W
CS R/W
CS R/W D0-D7
字扩展的几点结论
主存储器
4.1 主存储器的全机中心地位 主存与CPU 主存与I/O设备 主存与多处理机
存储器分类
1. 按存储介质分类
(1) 半导体存储器 (2) 磁表面存储器 (3) 磁芯存储器 (4) 光盘存储器 TTL 、MOS 磁头、 磁头、载磁体 硬磁材料、 硬磁材料、环状元件 激光、 激光、磁光材料
4.6
非易失型半导体存储器（ROM） 非易失型半导体存储器（ROM）
存储器名 ROM PROM EPROM 功能 只读不能写 一次性写入 可多次写入、读出 存储原理 以元件有无表 示0、1 以熔丝接通、 断开表示0、1 写:以漏源极间 有无导电沟道 存储0、1 擦:紫外线使浮 置栅电荷泄漏 写：同EPROM 擦：电擦除 写：同EPROM 擦：电一次性 整体或分区擦 除（幻灯） 存储单元元件 二极管或晶体 管 熔丝 幻灯上所示的 管子
3. 按在计算机中的作用分类
RAM 静态 RAM 动态 RAM MROM PROM EPROM EEPROM
主存储器
ROM
存 储 器
Flash Memory
高速缓冲存储器（ 高速缓冲存储器（Cache） ） 辅助存储器 磁盘 磁带 光盘
二、存储器的层次结构
1. 存储器三个主要特性的关系
／ 速度 容量 价格 位 CPU 寄存器 存 主存 CPU 机 主 快 小 高
举例 画出用16K*8位的芯片组成64K*8 16K*8位的芯片组成64K*8位存储器的连接图 画出用16K*8位的芯片组成64K*8位存储器的连接图
A15 A14 A13 A0 WE
译 码 器
CS R/W
CS R/W
CS R/W
CS R/W D0-D7
字扩展的几点结论
实验报告4_存储器
实 验 _＿四＿＿【实验名称】存储器【目的与要求】1. 计数器2. 存放器的使用3. 掌握ROM 和RAM 的工作原理4. 学会对ROM 和RAM 存取数据【实验容】1. 顺序地址修改器741612. 八D 触发器74273b3. ROM4. RAM5. 将74161作为读ram 低4位的地址来用【操作步骤】1、计数器〔顺序地址修改器〕74161，实际上是一个为可预置的4位二进制同步计数器计数器，74161的去除端是异步的。
当去除端CLRN 为低电平时，不管姓 名成 绩实验日期任课教师时钟端CLK状态如何，即可完成去除功能。
74161的预置是同步的。
当置入控制器LDN为低电平时，在CLOCK上升沿作用下，输出端QA－QD与数据输入端A －D相一致。
对于54/74161，当CLK由低至高跳变或跳变前，如果计数控制端ENP、ENT为高电平，那么LOAD应防止由低至高电平的跳变，而54/74LS161无此种限制。
74161的计数是同步的，靠CLK同时加在四个触发器上而实现的。
当ENP、ENT均为高电平时，在CLK上升沿作用下QA－QD同时变化，从而消除了异步计数器中出现的计数尖峰。
对于54/74161，只有当CLK为高电平时，ENP、ENT才允许由高至低电平的跳变，而54/74LS161的ENP、ENT跳变与CLK无关。
74161有超前进位功能。
当计数溢出时，进位输出端〔RCO〕输出一个高电平脉冲，其宽度为QA的高电平局部。
在不外加门电路的情况下，可级联成N位同步计数器。
对于54/74LS161，在CLK出现前，即使ENP、ENT、CLRN发生变化，电路的功能也不受影响。
管脚图：功能表：1 1 1 1 ↑××××计数CO2 CO2=QD·QC·QB·QA1 1 0 ××××××保持CO3 CO3=ENT·QD·QC·QB·QA1 1 ×0 ×××××保持0仿真电路图如下：仿真结果如下：由仿真结果可以看出：CLK每来一个上升沿，计一次数。
存储器概述
EEPROM芯片2864A
N13根地址线A12～A0 8 根 数 据 线 I/O7 ～
I/O0 片选CE*
读写OE*、WE*
A12 2 A7 3 A6 4 A5 5 A4 6 A3 7 A2 8 A1 9 A0 10 I/O0 11 I/O1 12 I/O2 13 GND 14
动态RAM DRAM 4116 DRAM 2164
1 静态RAM
SRAM的基本存储单元是触发器电路 每个基本存储单元存储二进制数一位 许多个基本存储单元形成行列存储矩阵
SRAM芯片6264 NC 1 A12 2
A7 3
存储容量为8K×8
A6 4 A5 5
28个引脚：
A4 6
13根地址线A12～A0 8根数据线D7～D0
Infineon(英飞菱)的内存条结构剖析
1、PCB板 下图是Infineon原装256MB DDR266，采用单面8颗粒TSOP封装。
2、金手指 这一根根黄色的接触点是内存与主板内存槽接触的部分，数据就是靠它们来传输的，通
常称为金手指。
3、内存芯片（颗粒）内存的芯片就是内存的灵魂所在，内存的性能、速度、容量都是由内 存芯片决定的。
只读存储器ROM
掩膜ROM：信息制作在芯片中，不可更改 PROM：允许一次编程，此后不可更改 EPROM：用紫外光擦除，擦除后可编程；
并允许用户多次擦除和编程 EEPROM（E2PROM）：采用加电方法在
线进行擦除和编程，也可多次擦写 Flash Memory（闪存）：能够快速擦写的
EEPROM，但只能按块（Block）擦除
28 Vcc 27 A14 26 A13 25 A8
24 A9 23 A11 22 OE 21 A10 20 CE 19 D7 18 D6 17 D5 16 D4 15 D3
计算机组成原理4第四章存储器PPT课件精选全文
4.2
11
4.2
请问： 主机存储容量为4GB，按字节寻址，其地址线 位数应为多少位？数据线位数多少位？ 按字寻址（16位为一个字）,则地址线和数据线 各是多少根呢？
12
数据在主存中的存放
设存储字长为64位（8个字节），即一个存 取周期最多能够从主存读或写64位数据。
读写的数据有4种不同长度:
字节 半字 单字 双字
34
3. 动态 RAM 和静态 RAM 的比较
主存
DRAM
SRAM
存储原理
电容
触发器
集成度
高
低
芯片引脚
少
多
功耗
小
大
价格
低
高
速度
慢
快
刷新
有
无
4.2
缓存
35
内容回顾: 半导体存储芯片的基本结构 4.2
…… ……
地
译
存
读
数
址
码
储
写
据
线
驱
矩
电
线
动
阵
路
片选线
读/写控制线
地址线（单向） 数据线（双向） 芯片容量
D0
…… D 7
22
(2) 重合法（1K*1位重合法存储器芯片）
0 A4
0,00
…
0,31
0 A3
X 地
X0
32×32
… …
0址
矩阵
A2
译
0码
31,0
…
31,31
A1
器 X 31
0 A0
Y0 Y 地址译码器 Y31 A 9 0A 8 0A 7 0A 6 0A 5 0
实验四-存储器管理
实验四存储器管理1、目的与要求本实验的目的是让学生熟悉存储器管理的方法,加深对所学各种存储器管理方案的了解；要求采用一些常用的存储器分配算法,设计一个存储器管理模拟系统,模拟内存空间的分配和释放。
2、实验内容①设计一个存放空闲块的自由链和一个内存作业分配表，存放内存中已经存在的作业。
②编制一个按照首次适应法分配内存的算法，进行内存分配。
③同时设计内存的回收以及内存清理(如果要分配的作业块大于任何一个空闲块，但小于总的空闲分区，则需要进行内存的清理,空出大块的空闲分区）的算法。
3．实验环境①PC兼容机②Windows、DOS系统、Turbo c 2。
0③C语言4．实验提示一、数据结构1、自由链内存空区采用自由链结构，链首由指针freep指向,链中各空区按地址递增次序排列.初启动时整个用户内存区为一个大空区,每个空区首部设置一个区头(freearea）结构,区头信息包括：Size 空区大小Next 前向指针，指向下一个空区Back 反向指针,指向上一个空区Adderss 本空区首地址2、内存分配表JOBMA T系统设置一个MA T，每个运行的作业都在MAT中占有一个表目，回收分区时清除相应表目，表目信息包括：Name 用户作业名Length 作业区大小Addr 作业区首地址二、算法存储分配算法采用首次适应法,根据指针freep查找自由链,当找到第一块可满足分配请求的空区便分配,当某空区被分配后的剩余空闲空间大于所规定的碎片最小量mini时,则形成一个较小的空区留在自由链中。
回收时,根据MAT将制定分区链入自由链,若该分区有前邻或后邻分区，则将他们拼成一个较大的空区。
当某个分配请求不能被满足,但此时系统中所有碎片总容量满足分配请求的容量时，系统立即进行内存搬家，消除碎片.即将各作业占用区集中下移到用户内存区的下部（高地址部分)，形成一片连续的作业区,而在用户内存区的上部形成一块较大的空闲，然后再进行分配。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
RAS, CAS, WE CE, OE/VPP, PGM CE, OE, WE, RDY/BUSY
数据线、地址线的连接
◆数据线的连接： 存 储 器 芯 片 的 数 据端 Dn-1~D0 ， 直接和系统数据 总线 （DB）相应的数据位挂接起来。 ◆地址线的连接： 存储器芯片的地址端 Am-1~A0 ，直接和系统地址总线 （AB），从A0开始的低位地址部分相应的地址线挂接 起来。
半导体存储器的分类
随机存取存储器 （RAM） 双极型RAM MOS型RAM 静态RAM（SRAM） 动态RAM（DRAM）
半导体存储器 (Memory)
只读存储器 （ROM）
掩膜ROM 可编程ROM(PROM) 紫外线擦除可编程ROM(EPROM) 电擦除可编程ROM(E2PROM) 快擦写存储器（Flash Memory）
◆存储器芯片组成存储器的芯片数计算：
存储器字节数 芯片单元数
例如，设计一个64KB的RAM存储器:
若用静态RAM 6116（2K×8）芯片组成，则 64/2×1=32 片; 若用动态RAM 2116（16K×1）芯片组成，则 64/16×8=32片， 32片分成4组，每组8片。
常用存储器芯片的组成特性
A15 ~A0 D7 ~D0
11
◆扩充存储器容量的连接方法：
位扩充——扩充存储单元（字节）的数据位数。 （芯片的单元位数为1位或4位时，需做位扩充。） 字节扩充——扩充存储单元的字节个数。 （芯片的单元数小于存储器字节数时，需做字节扩充。）
位扩充连接示意图
MEMW A19 ~A10 译码器 A9~A0 CS WE A9~A0 2114 (1K×4) D3~D0 CS WE A9~A0 2114 (1K×4) D3~D0
基本存储电路
◆半导体存储器芯片是把成千上万个基本存储电路以矩阵阵列的组织形式 （称为存储体）集成在数平方厘米上的大规模集成电路。 ◆基本存储电路是存储一位二进制信息的电路，由一个具有两个稳定状态 （“0”和“1”）的电子元件组成。
字线 Vcc
T3 位线1 (数据线) T5 A T1 T4 T B T6 T2 位线2 (数据线) Cg Cd 字线
微机原理与接口技术
第 4 章 微机存储器
教案
第 4 章 微机存储器
4.1 半导体存储器
4.2 存储器与系统的连接
4.3* 现代存储器体系结构
习题例
半导体存储器的性能指标
由于半导体存储器具有集成度高、功耗低、可靠性好、存取速度快、 成本低等优点，是构成存储器的最主要的器件。 ◆存储容量：存储器容量是数据存储能力的指标，以字节为单位编址，存 储器容量用最大字节数描述。 ◆ 存取速度：存储器存取速度用最大存取时间或存取周期描述。存储器 存取时间定义为从接收到存储单元的地址码开始，到它取出或存入数 据为止所需时间（单位为纳秒, ns）。 ◆ 功耗：功耗用存储单元功耗（μW/单元），或存储芯片功耗（mW/芯片） 描述。功耗指标也涉及到到芯片集成度。 ◆ 可靠性：可靠性是指存储器对电磁场、温度等外界变化因素的抗干扰 能力，一般用平均无故障时间描述。
常用半导体存储器件的特点
◆双极型RAM：存取速度快，与MOS型RAM相比集成度低、功耗大、成 本高。 ◆MOS型RAM：制造工艺简单、集成度高、功耗低、价格便宜，存取速 度不及双极型RAM。静态RAM（SRAM）以双稳态触发器做基本存储 电路，集成度较高。动态RAM （DRAM）利用电容电荷存储信息，需 附加刷新电路，采用的元件比静态RAM少，集成度更高，功耗更小。 DRAM优于SRAM。 ◆ EPROM ：是可用紫外线进行 （脱线）擦除，用编程器固化信息的 ROM。EPROM可以多次改写，但编程速度较慢。 ◆ E2PROM ： 是 可 用 特 定 电 信 号 进 行 （ 在 线 ） 擦 除 和 编 程 的 ROM 。 E2PROM比EPROM使用方便，但存取速度较慢，价格也较高。 ◆快擦写存储器：在E2PROM基础上发展的，比E2PROM擦除和改写速度 快得多。
D7~D4
D3~D0
字节扩充连接示意图
MEMW MEMR 2-4 译 码 器
A19 A18
8088
16
CS OE 27512(1) 16
CS OE 27512(2) 11
CS OE WE 6116(1)
A10~A0D7~D0
CS OE WE 6116(2)
A10~A0D7~D0
A15~A0D7~D0 A15~A0D7~D0
A0 A1 Am-1 . . .
地 址 译 码 器
基本存储电路
. . . . 存储矩阵（体） . .
组成的
数 据 缓 冲 器
D0 . . . D1 Dn-1
读/写控制逻辑 片选通 读/写选通
存储器芯片的容量表示位数 例如，1 K×4 8 K× 1 16K×8 8 芯片位数
位线 （数据线）
六管静态基本存储电路
单管动态基本存储电路
存储芯片的基本组成
（以静态存储器为例）
◆半导体存储器芯片通常由存储矩阵、单元地址译码、数据缓冲/驱动和 读/写控制逻辑四部分组成。 ◆存储器芯片的引脚主要有存储单元地址线Am-1~A0 、数据线Dn-1~D0 、片 选通线CS（CE）、读/写控制线OE和WE等。
芯片型号 M× N 地址线 A10～A0 数据线 D7～ D 0 Din Dout O7~O0 I/O7~ I/O0 控制线 CS, OE, WE SRAM6116 2K×8 （静态RAM）
DRAM2164 A7～ A0 64K×1 （动态RAM） (行列地址复用) EPROM 2764 E2PROM 2817 8K×8 2K×8 A12～A0 A10～A0
读/写控制线的连接
◆CPU 读 / 写操作控制信号 (M/IO ， RD 和 WR) 进行逻辑组合， 产生存储器读 MEMR 和存储器写 MEMW 信号，分别接存
储器芯片的读允许OE信号和写允许WE信号 。
RD M/IO WR
与 与
MEMR
MEMW
存储器容量的扩充
◆当单个存储器芯片的容量不能满足存储器容量要求时，需要 用多个存储器芯片组合，以扩充存储器的容量。