5.1时序逻辑电路概述

5.1时序逻辑电路的特点及描述方法5.1.1时序逻辑电路的特点第三章在分析组合逻辑电路时，我们看到无论何种逻辑电路形式，都可以表示成输入输出间函数关系式。

对组合逻辑电路来说，任一时刻的输出信号仅与当时的输入信号有关。

通过前面的介绍我们知道，触发器有记忆能力，如果将触发器与组合电路组合在一起，电路会有什么特点呢?图5-1-l给出了简单的时序电路图。

由图中所示，当二进制信号从X端串行输入时，前一个X码值在CP触发后，存于D触发器而被记亿下来，接着下一个X码值来到，使前后两个X值相与，得到输出值。

只有当前X值与前一个X值相同时，输出Z才为1。

这说明由于过去的输入值存于D触发器的状态(Q n) 中，而输出又由当前的输入(X)和电路状态共同决定，所以其输出与过去的输入有关。

上述电路完全不同于组合逻辑电路，我们将这种电路形式称为时序逻辑电路。

其特点为：①逻辑电路通常包括组合电路和记忆电路两部分，记忆电路是必不可少的；②电路的输出不仅决定于当时的输入，而且与过去的输入有关，有记忆能力。

5.1.2时序逻辑电路的描述方法1．逻辑函数图5-1-2所示是时序逻辑电路的通用方框图。

如果以X(t n)代表tn时刻各输入变量，Q(t n)代表t n 时刻各触发器的现态，W(t n )代表t n时刻各触发器的输入函数，Q(t n+1)代表各触发器次态，Z(t n )是t n 时刻时序电路的输出。

为了全面地描述时序逻辑电路输入信号和输出信号的关系，一般需用三组逻辑函数表示：输出函数 Z(t n )＝f[X(t n )，Q(t n )]激励函数(驱动函数) W(tn)＝g[X(t n )，Q(t n)]状态方程(特性方程) Q(t n+1)＝h[W(t n )，Q(t n )]2．状态转换表在第四章中所讲到的特性表通常只分析单一触发器输出和输入信号的逻辑关系。

如果将输入信号、各触发器的现态、次态与输出信号的关系用表格形式表示，即称为状态转换表。

5 . 1 异步时序逻辑电路模型（一）异步时序逻辑电路的分类异步时序电路可以从不同的角度进行分类。

1•冲异步时序电路和电平异步时序电路输入信号有脉冲信号和电平信号两种。

所谓电平信号是以电平的高低来表示信号；而脉冲信号是以脉冲的有无来表示信号。

根据输入信号的不同，异步时序电路又分脉脉冲时序电路和电平异步时序电路两种。

如果加到异步时序电路的输入为脉冲，则称为脉冲异步时序电路；反之，如果输入信号为电平.则称为电平异步时序电路。

2.米勒电路和莫尔电路根据输出与输入的不同关系，异步时序电路有米勒电路和莫尔电路两种类型。

假如电路的输出状态不仅与输入状态有关，还与二次状态有关，这样的异步时序电路称米勒电路；如果电路的输出状态仅与二次状态有关，而与输入状态无关，这样的异步时序电路称为莫尔电路。

（二）异步时序逻辑电路的一般结构异步时序电路由组合电路和存储电路两部分组成。

脉冲异步时序电路的存储电路常采用触发器，它可以是时钟控制触发器，也可以是基本R-S触发器。

在使用时钟控制触发器时，触发器不被统一的时钟脉冲同步，每个触发器的时钟端作为一个独立的输入端。

电平异步时序电路的存储电路采用延迟元件，它可以是外加的延迟元件，也可以利用反馈回路的附加延迟。

脉冲异步时序电路与同步时序电路的主要差别是电路的状态改变方式不同，前者在输入信号的控制下改变状态，而后者却在同一时钟脉冲控制下改变状态。

这一差别导致了脉冲异步时序电路和同步时序电路在分析和设计方法上都有若干差别。

一、5 . 2 脉冲异步时序逻辑电路脉冲异步时序电路状态的改变直接依赖于输入脉冲，即每来一个输入脉冲，电路状态发生一次变化。

由于触发器没有公共的时钟脉冲来同步，电路状态的转换将不可预测。

为了使脉冲异步时序电路可靠工作，对脉冲异步时序电路的输入信号应作如下规定：（1）不允许在两个（或两个以上）输入端同时加输入脉冲；（2）第二个输入脉冲的到来，必须在第一个输入脉冲所引起的整个电路的响应完全结束之后。

时序逻辑电路的概念及特点
时序逻辑电路是指在电路中添加了存储功能的一种电路，它能够根据输入信号的时序变化来决定输出信号的状态。

时序逻辑电路的特点包括以下几点：
1. 存储功能：时序逻辑电路具有存储功能，可以存储先前的输入信号和输出信号状态。

这些状态会影响电路的后续运算和输出。

2. 时序依赖：时序逻辑电路的输出状态取决于输入信号的时序变化。

不同的输入信号序列会导致不同的输出结果。

3. 时钟信号：时序逻辑电路通常需要一个时钟信号来控制存储功能的读写操作。

时钟信号会规定电路的工作时序和节拍。

4. 时序逻辑电路常见的元件包括锁存器、触发器和计数器等。

这些元件都是基于存储功能的设计，能够存储和处理输入信号的时序信息。

5. 时序逻辑电路的输出结果不仅仅取决于当前的输入信号，还和之前的输入信号以及存储的状态有关。

因此，时序逻辑电路通常需要通过状态转移函数或计数器等实现具体的逻辑运算。

总的来说，时序逻辑电路通过添加存储功能，能够根据输入信号的时序变化来决定输出信号的状态。

它是在组合逻辑电路的基础上进一步发展而来的，可以实现更加复杂的逻辑功能和处理能力。

教学过程一、教学内容：1 时序逻辑电路的分析方法1.根据给定的时序逻辑电路图写下列各逻辑表达式：(1)各触发器的时钟信号CP 的逻辑表达式；(2)时序电路的输出方程；(3)各触发器的驱动方程。

2.将驱动方程代入相应触发器的特征方程，求得各触发器的次态方程，也就是时序逻辑电路的状态方程。

3.根据状态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图。

4.用文字描述给定时序逻辑电路的逻辑功能。

需要说明的是，上述步骤不是必须执行的固定程序，实际应用中可根据具体情况加以取舍。

2同步时序逻辑电路的分析举例例5.1试分析图5.1所示时序逻辑电路解：分析过程如下：1.写出各逻辑方程式(1)这是一个同步时序电路，各触发器CP信号的逻辑表达式可以不写。

(2)输出方程 Z =Q1n Q0n(3)驱动方程J0=1 K0=12.将驱动方程代入相应的JK触发器的特征方程，求得各触发器的次态方程为：图5.1 例5.1的逻辑电路图3. 列状态表，画状态图和时序图例5.2分析图5.2所示逻辑电路。

解：在此电路中，CP1未与时钟脉冲源CP 相连，属异步时序电路。

1.写出各逻辑方程式(1)各触发器的时钟信号的逻辑方程CP0=CP（时钟脉冲源），上升沿触发。

CP1=Q0仅当Q0由0→1时，Q1才可能改变状态，否则Q1将保持原有状态不变。

(2)输出方程Z=Q1n Q0n(3)驱动方程2.各触发器的次态方程（CP由0→1时此式有效）图5.2例5.2的逻辑电路图（Q0由0→1时此式有效）3.列状态表，画状态图和时序图列状态表的方法与同步时序电路基本相似，只是还应注意各触发器CP端的状况（是否有上升沿作用）,因此，可在状态表中增加各触发器CP端的状况,无上升沿作用时的CP 用0表示。

该例题的状态表如表5.3.1所示：表5.2 例5.2的状态表Q 1n Qn CPCP1Q1n+1Qn+1/Z00↑↑11/001↑000/010↑↑01/011↑010/1由状态表可以画出状态图，如图5.2所示。