下载文档原格式
电子eda课程设计一、课程目标知识目标：1. 让学生掌握电子设计自动化（EDA）的基本概念，理解EDA工具在电子设计中的应用。
2. 学习并掌握EDA软件的使用方法，包括原理图设计、PCB布线、仿真等基本操作。
3. 了解电子元件的封装和电路板的生产工艺，理解电子产品的设计流程。
技能目标：1. 能够使用EDA软件完成简单的原理图设计和PCB布线。
2. 能够进行基本的电路仿真，分析电路性能。
3. 能够根据设计需求选择合适的电子元件，并进行正确的封装。
情感态度价值观目标：1. 培养学生对电子设计的兴趣，激发创新意识，提高实践能力。
2. 培养学生严谨的科学态度，注重细节，提高问题解决能力。
3. 培养学生团队合作精神，学会分享和交流，提高沟通能力。
课程性质：本课程为实践性较强的电子设计课程，旨在让学生通过实际操作，掌握电子设计的基本技能。
学生特点：学生具备基本的电子知识，对电子产品设计有一定兴趣，但实际操作能力较弱。
教学要求：结合学生特点，注重理论与实践相结合，强化操作训练，提高学生的实际设计能力。
通过课程学习，使学生在知识、技能和情感态度价值观方面得到全面提升。
教学过程中，注重分解课程目标为具体的学习成果，以便进行有效的教学设计和评估。
二、教学内容1. 电子设计自动化（EDA）基本概念介绍：包括EDA的定义、发展历程、应用领域等。
- 教材章节：第一章 电子设计自动化概述2. EDA软件安装与使用：学习EDA软件的安装、界面认识、基本操作方法。
- 教材章节：第二章 EDA软件及其使用3. 原理图设计：掌握原理图设计的基本流程、元件调用、连线操作、原理图检查等。
- 教材章节：第三章 原理图设计4. PCB布线设计：学习PCB布线的基本原则、布局、布线、敷铜等操作。
- 教材章节：第四章 PCB布线设计5. 电路仿真：了解仿真软件的使用，进行基本的电路性能分析。
- 教材章节：第五章 电路仿真6. 电子元件封装与生产工艺：学习电子元件的封装类型、选择及电路板的生产工艺。
EDA序列检测器设计课程设计一、课程目标知识目标：1. 让学生掌握EDA（电子设计自动化）序列检测器的基本原理与设计流程；2. 使学生了解并掌握数字逻辑设计的基本方法，以及Verilog HDL硬件描述语言；3. 帮助学生理解同步时序电路的工作原理，掌握序列检测器的功能与实现。
技能目标：1. 培养学生运用Verilog HDL进行数字电路设计与仿真能力；2. 培养学生运用EDA工具（如ModelSim、Quartus II等）进行电路仿真、调试的能力；3. 提高学生分析问题、解决问题的能力。
情感态度价值观目标：1. 培养学生积极探究、主动学习的兴趣和热情，增强学生的自主学习能力；2. 培养学生的团队合作意识，提高沟通与协作能力；3. 增强学生的创新意识，鼓励学生勇于尝试、善于实践。
本课程针对电子工程及相关专业高年级学生，结合课程性质、学生特点和教学要求，将课程目标分解为具体的学习成果。
在教学过程中，注重理论与实践相结合，以实际工程项目为背景，引导学生通过自主学习、团队合作、实践创新等方式，达到本课程的教学目标。
通过本课程的学习，使学生具备一定的EDA 技术基础，为未来从事电子设计及相关领域工作打下坚实基础。
二、教学内容1. 序列检测器原理：介绍序列检测器的基本概念、功能、分类及其在数字系统中的应用。
- 教材章节：第三章第二节- 内容：同步时序电路原理，序列检测器设计方法。
2. Verilog HDL基础：讲解Verilog HDL硬件描述语言的基本语法、数据类型、运算符和建模方法。
- 教材章节：第四章- 内容：模块化设计，行为描述与结构描述，组合逻辑与时序逻辑描述。
3. 序列检测器设计：结合实例，分析序列检测器的设计方法与步骤。
- 教材章节：第五章第三节- 内容：Mealy型与Moore型序列检测器设计，状态编码，状态转移图。
4. EDA工具应用：介绍ModelSim、Quartus II等EDA工具的使用，进行电路仿真与调试。
74LS548Eda课程设计一、课程目标知识目标：1. 掌握74LS548芯片的基本结构、功能及其在数字电路中的应用；2. 理解EDA（电子设计自动化）工具的使用方法，能够利用相关软件进行74LS548电路的设计与仿真；3. 了解数字电路中芯片选型的重要性，掌握根据实际需求选择合适芯片的方法。
技能目标：1. 能够运用所学知识，使用EDA工具设计并搭建简单的74LS548应用电路；2. 培养学生动手实践能力，提高学生分析问题和解决问题的能力；3. 培养学生团队协作能力，学会在项目中分工与协作。
情感态度价值观目标：1. 培养学生对电子科学的兴趣，激发学生学习热情，提高学生的自信心；2. 培养学生严谨、负责的学习态度，注重实验操作的规范性和安全性；3. 培养学生面对挑战和困难时，保持积极的心态，勇于尝试和探索。
课程性质：本课程为电子技术实践课程，结合理论教学，以培养学生的实际操作能力和创新能力为主。
学生特点：学生具备一定的电子技术基础知识，但对EDA工具的使用相对陌生，需要引导和培养。
教学要求：注重理论与实践相结合，强调实际操作，充分调动学生的主观能动性，提高学生的综合能力。
将课程目标分解为具体的学习成果，以便在教学设计和评估中实现课程目标的有效达成。
二、教学内容1. 74LS548芯片基本原理：讲解74LS548芯片的结构、功能和工作原理，结合教材第二章“数字电路基础”相关内容，让学生理解其在数字电路中的应用。
2. EDA工具介绍：介绍EDA工具的种类、功能及使用方法，以教材第四章“电子设计自动化工具”为基础，结合实践案例，让学生掌握EDA工具在电路设计中的应用。
3. 电路设计与仿真：根据教材第五章“数字电路设计与仿真”，教授学生如何利用EDA工具进行74LS548电路的设计与仿真，使学生能够实际操作并验证电路功能。
4. 芯片选型与应用：分析实际项目中芯片选型的依据，结合教材第三章“数字电路芯片选型与应用”，让学生学会根据需求选择合适的芯片。
EDA 交通灯课程设计一、课程目标知识目标：1. 学生能理解EDA（电子设计自动化）的基本概念，掌握交通灯系统的原理与设计流程。
2. 学生能够运用所学知识，设计并实现一个具备基本功能的交通灯控制系统。
3. 学生了解交通灯控制系统在实际应用中的重要性，理解不同颜色灯亮灭的时间间隔及其意义。
技能目标：1. 学生能够运用EDA软件进行电路设计，完成交通灯控制系统的原理图与PCB布线图绘制。
2. 学生能够通过编程实现对交通灯控制系统的仿真与调试，解决简单问题。
3. 学生能够运用团队协作、沟通技巧，共同完成课程设计任务，提高实践操作能力。
情感态度价值观目标：1. 学生培养对电子设计自动化技术的兴趣，激发创新意识和探索精神。
2. 学生通过实践操作，培养动手能力、问题解决能力和自主学习能力。
3. 学生认识到遵守交通规则的重要性，增强社会责任感和安全意识。
课程性质：本课程设计为实践性课程，注重培养学生的动手能力和团队协作能力。
学生特点：初三学生，具有一定电子基础知识，好奇心强，喜欢动手实践。
教学要求：结合学生特点，课程设计应注重理论与实践相结合，鼓励学生自主探究和团队协作，提高学生的综合能力。
通过分解课程目标为具体学习成果，使学生在完成课程设计的过程中达到预期目标。
二、教学内容1. 电子设计自动化（EDA）基本原理介绍：包括EDA的概念、发展历程、应用领域。
2. 交通灯控制系统原理：讲解交通灯的工作原理、控制逻辑、信号灯颜色时间设置。
3. EDA软件操作：学习并掌握EDA软件的使用，如原理图绘制、PCB布线图设计。
4. 交通灯控制系统设计：根据实际需求，设计具备基本功能的交通灯控制系统。
- 知识点：数字电路、逻辑门、时序逻辑、微控制器应用。
- 教材章节：第四章 电子设计自动化，第三节 数字电路设计。
5. 编程与仿真：学习编程实现对交通灯控制系统的仿真与调试。
- 知识点：基础编程知识、仿真软件使用。
- 教材章节：第五章 嵌入式系统设计，第一节 嵌入式编程基础。
电子设计自动化教案第一章：电子设计自动化概述1.1 电子设计自动化的定义与意义1.2 电子设计自动化的发展历程1.3 电子设计自动化的应用领域1.4 电子设计自动化的发展趋势第二章：电子设计自动化工具2.1 电子设计自动化工具的分类2.2 电子设计自动化工具的选择2.3 电子设计自动化工具的使用方法2.4 电子设计自动化工具的案例分析第三章：电子设计自动化流程3.1 电子设计自动化的基本流程3.2 电子设计自动化流程的优化3.3 电子设计自动化流程的实施步骤3.4 电子设计自动化流程的案例分析第四章：电子设计自动化关键技术4.1 数字逻辑设计4.2 模拟电路设计4.3 微电子设计4.4 硬件描述语言第五章：电子设计自动化实践项目5.1 项目选择与分析5.2 项目实施步骤5.3 项目成果评价5.4 项目案例分析第六章：电子设计自动化软件工具6.1 主流电子设计自动化软件介绍6.2 电子设计自动化软件的使用技巧6.3 电子设计自动化软件的协同设计6.4 电子设计自动化软件案例分析第七章：硬件描述语言与synthesis 7.1 硬件描述语言的基本概念与语法7.2 硬件描述语言的编写技巧7.3 synthesis的基本原理与流程7.4 synthesis案例分析第八章：模拟与数字电路验证8.1 模拟电路验证方法与工具8.2 数字电路验证方法与工具8.3 混合信号电路验证方法与工具8.4 电路验证案例分析第九章：FPGA与ASIC设计流程9.1 FPGA与ASIC设计的基本概念9.2 FPGA与ASIC设计的流程9.3 FPGA与ASIC设计的注意事项9.4 FPGA与ASIC设计案例分析第十章：电子设计自动化未来发展趋势10.1 新兴技术对电子设计自动化影响10.2 电子设计自动化在物联网应用10.3 电子设计自动化在应用10.4 电子设计自动化未来发展趋势探讨重点和难点解析重点环节一：电子设计自动化的定义与意义解析：理解电子设计自动化的基本概念是学习后续内容的基础，需要重点关注。
电子设计自动化(EDA)—数字时钟LED数码管显示二、实验内容和实验目的1. 6个数码管动态扫描显示驱动2. 按键模式选择(时\分\秒)与闹钟(时\分)调整控制,3. 用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、闹钟模块、按键控制状态机模块、动态扫描显示驱动模块、顶层模块。
要求使用实验箱左下角的6个动态数码管(DS6 A~DS1A)显示时、分、秒；要求模式按键和调整按键信号都取自经过防抖处理后的按键跳线插孔。
实验目的: 1）学会看硬件原理图, 2）掌握FPGA硬件开发的基本技能3）培养EDA综合分析、综合设计的能力三、实验步骤、实现方法(或设计思想)及实验结果主要设备: 1）PC机, 2）硬件实验箱, 3）Quartus II软件开发平台。
1．打开Quartus II , 连接实验箱上的相关硬件资源, 如下图1所示。
2．建立新文件, 选择文本类型或原理图类型。
3. 编写程序。
4．编译5. 仿真, 加载程序到芯片, 观察硬件输出结果(数码管显示)6．结果正确则完成。
若结果不正确, 则修改程序, 再编译, 直到正确。
模24计数器模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY count24 ISPORT(clk,en:IN STD_LOGIC;cout:OUT STD_LOGIC;hh,hl:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));END count24;ARCHITECTURE arc OF count24 ISSIGNAL a,b:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINPROCESS(clk,en)BEGINhh<=a;hl<=b;IF(clk'EVENT AND clk='1') THENIF(en='1') THENIF(a="0010" AND b="0011") THENa<="0000";b<="0000";ELSE IF(b="1001") THENa<=a+'1';b<="0000";ELSE b<=b+'1';END IF;END IF;IF(a="0010" AND b="0010") THENcout<='1';ELSE cout<='0';END IF;END IF;END IF;END PROCESS;END arc;模60计数器模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY count60 ISPORT(clk,en:IN STD_LOGIC;cout:OUT STD_LOGIC;hh,hl:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));END count60;ARCHITECTURE arc OF count60 ISSIGNAL a,b:STD_LOGIC_VECTOR(3 DOWNTO 0);SIGNAL sout:STD_LOGIC;BEGINPROCESS(clk)BEGINhh<=a; hl<=b;IF(clk'EVENT AND clk='1') THENIF(en='1') THENIF(a="0101" AND b="1001") THENa<="0000";b<="0000";ELSE IF(b="1001") THENa<=a+'1';b<="0000";ELSE b<=b+'1';END IF;END IF;END IF;END IF;END PROCESS;sout<='1' WHEN a="0101" AND b="1001" ELSE '0';cout<=sout AND en;END arc;4-7显示译码模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY segment4to7 ISPORT(s:IN STD_LOGIC_VECTOR(3 DOWNTO 0);a,b,c,d,e,f,g:OUT STD_LOGIC);END segment4to7;ARCHITECTURE arc OF segment4to7 IS SIGNAL y:STD_LOGIC_VECTOR(6 DOWNTO 0); BEGINa<= y(6);b<= y(5);c<= y(4);d<= y(3);e<= y(2); f<= y(1);g<= y(0);PROCESS(s)BEGINCASE s ISWHEN "0000"=>y<="1111110"; WHEN "0001"=>y<="0110000"; WHEN "0010"=>y<="1101101"; WHEN "0011"=>y<="1111001"; WHEN "0100"=>y<="0110011"; WHEN "0101"=>y<="1011011"; WHEN "0110"=>y<="1011111"; WHEN "0111"=>y<="1110000"; WHEN "1000"=>y<="1111111"; WHEN "1001"=>y<="1111011"; WHEN OTHERS=>y<="0000000"; END CASE;END PROCESS;END arc;带闹钟控制模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY mode_adjust_with_alarm ISPORT (adjust,mode,clk1hz: IN STD_LOGIC;clkh,enh,clkm,enm,clks,enha: OUT STD_LOGIC;clkh_a,clkm_a:OUT STD_LOGIC;mode_ss: OUT STD_LOGIC_VECTOR(2 DOWNTO 0));END mode_adjust_with_alarm;ARCHITECTURE arc OF mode_adjust_with_alarm ISTYPE mystate IS (s0,s1,s2,s3,s4,s5);SIGNAL c_state,next_state: mystate;BEGINPROCESS (c_state)BEGINCASE c_state ISWHEN s0=> next_state <= s1; clkh<=clk1hz; clkm<=clk1hz; clks<=clk1hz;enh<='0'; enm<='0'; enha<='0'; clkh_a<= '0'; clkm_a<= '0'; mode_ss <="000";WHEN s1=> next_state <= s2; clkh<=adjust; clkm<= '0'; clks<='0';enh<='1'; enm<='0';enha<='0'; clkh_a<= '0';clkm_a<= '0'; mode_ss <="001";WHEN s2=> next_state <= s3; clkh<= '0'; clkm<=adjust; clks <= '0';enh<='0';enm<='1';enha<='0'; clkh_a<= '0'; clkm_a<= '0'; mode_ss <="010";WHEN s3=> next_state <= s4; clkh<= '0'; clkm<= '0'; clks<=adjust;enh<='0'; enm<='0';enha<='0'; clkh_a<= '0'; clkm_a<= '0'; mode_ss <="011";WHEN s4=> next_state <= s5; clkh<= clk1hz; clkm<= clk1hz; clks<=clk1hz;enh<='0';enm<='0';enha<='1'; clkh_a<=adjust; clkm_a<= '0'; mode_ss <="100";WHEN s5=> next_state <= s0; clkh<= clk1hz; clkm<= clk1hz; clks<=clk1hz;enh<='0'; enm<='0'; enha<='0'; clkh_a<= '0'; clkm_a<=adjust; mode_ss <="101";END CASE;END PROCESS;PROCESS (mode)BEGINIF (mode'EVENT AND mode='1') THENc_state<=next_state ;END IF;END PROCESS;END arc;扫描模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY scan ISPORT(clk256hz:IN STD_LOGIC;ss:OUT STD_LOGIC_VECTOR(2 DOWNTO 0));END scan;ARCHITECTURE arc OF scan ISTYPE mystate IS (s0, s1,s2,s3,s4,s5);SIGNAL c_state,next_state: mystate;BEGINPROCESS ( c_state )BEGINCASE c_state ISWHEN s0=> next_state <=s1; ss<="010";WHEN s1=> next_state <=s2; ss<="011";WHEN s2=> next_state <=s3; ss<="100";WHEN s3=> next_state <=s4; ss<="101";WHEN s4=> next_state <=s5; ss<="110";WHEN s5=> next_state <=s0; ss<="111";END CASE;END PROCESS;PROCESS (clk256hz)BEGINIF (clk256hz'EVENT AND clk256hz='1') THENc_state<=next_state ;END IF;END PROCESS;END arc;复用模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY mux ISPORT(hh,hl,mh,ml,sh,sl,hha,hla,mha,mla:IN STD_LOGIC_VECTOR(3 DOWNTO 0);ss,mode_ss:IN STD_LOGIC_VECTOR(2 DOWNTO 0);y:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);alarm:OUT STD_LOGIC);END mux;ARCHITECTURE arc OF mux ISSIGNAL a,hhtmp,hltmp,mhtmp,mltmp,shtmp,sltmp:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINPROCESS(mode_ss)BEGINCASE mode_ss ISWHEN "000"=>hhtmp<=hh; hltmp<=hl; mhtmp<=mh; mltmp<=ml; shtmp<=sh; sltmp<=sl;WHEN "001"=>hhtmp<=hh; hltmp<=hl; mhtmp<=mh; mltmp<=ml; shtmp<=sh; sltmp<=sl;WHEN "010"=>hhtmp<=hh; hltmp<=hl; mhtmp<=mh; mltmp<=ml; shtmp<=sh; sltmp<=sl;WHEN "011"=>hhtmp<=hh; hltmp<=hl; mhtmp<=mh; mltmp<=ml; shtmp<=sh; sltmp<=sl;WHEN "100"=> hhtmp<=hha; hltmp<=hla; mhtmp<=mha; mltmp<=mla; shtmp<=sh; sltmp<=sl;WHEN "101"=> hhtmp<=hha; hltmp<=hla; mhtmp<=mha; mltmp<=mla; shtmp<=sh; sltmp<=sl;WHEN OTHERS=>hhtmp<="0000";hltmp<="0000";mhtmp<="0000";mltmp<="0000";shtmp<="0000";sltmp<="0000"; END CASE;END PROCESS;PROCESS(ss)BEGINCASE ss ISWHEN "010"=> a <=hhtmp;WHEN "011"=> a <=hltmp;WHEN "100"=> a <=mhtmp;WHEN "101"=> a <=mltmp;WHEN "110"=> a <=shtmp;WHEN "111"=> a <=sltmp;WHEN OTHERS => a <="0000";END CASE;y<=a;END PROCESS;alarm<='1' WHEN ((hh=hha)AND(hl=hla)AND(mh=mha)AND(ml=mla)) ELSE '0';END arc;闪烁模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY blink_control ISPORT(ss,mode_ss:IN STD_LOGIC_VECTOR(2 DOWNTO 0);blink_en:OUT STD_LOGIC);END blink_control;ARCHITECTURE arc OF blink_control ISBEGINPROCESS (ss,mode_ss)BEGINIF(ss="010" AND mode_ss="001") THEN blink_en<='1';ELSIF(ss="011" AND mode_ss="001") THEN blink_en<='1';ELSIF(ss="100" AND mode_ss="010") THEN blink_en<='1';ELSIF(ss="101" AND mode_ss="010") THEN blink_en<='1';ELSIF(ss="110" AND mode_ss="011") THEN blink_en<='1';ELSIF(ss="111" AND mode_ss="011") THEN blink_en<='1';ELSIF(ss="010" AND mode_ss="100") THEN blink_en<='1';ELSIF(ss="011" AND mode_ss="100") THEN blink_en<='1';ELSIF(ss="100" AND mode_ss="101") THEN blink_en<='1';ELSIF(ss="101" AND mode_ss="101") THEN blink_en<='1';ELSE blink_en<='0';END IF;END PROCESS;END arc;Top文件LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY design3 ISPORT (mode,adjust,clk1hz,clk2hz,clk256hz,clk1khz:IN STD_LOGIC;alarm,a,b,c,d,e,f,g:OUT STD_LOGIC;ss:OUT STD_LOGIC_VECTOR(2 DOWNTO 0));END design3;ARCHITECTURE arc OF design3 ISCOMPONENT mode_adjust_with_alarm PORT (adjust,mode,clk1hz: IN STD_LOGIC;clkh,enh,clkm,enm,clks,enha: OUT STD_LOGIC;clkh_a,clkm_a:OUT STD_LOGIC;mode_ss: OUT STD_LOGIC_VECTOR(2 DOWNTO 0));END COMPONENT;COMPONENT scan PORT (clk256hz:IN STD_LOGIC;ss:OUT STD_LOGIC_VECTOR(2 DOWNTO 0));END COMPONENT;COMPONENT segment4to7 PORT (s: IN STD_LOGIC_VECTOR(3 DOWNTO 0);a,b,c,d,e,f,g: OUT STD_LOGIC);END COMPONENT;COMPONENT mux PORT(hh,hl,mh,ml,sh,sl,hha,hla,mha,mla:IN STD_LOGIC_VECTOR(3 DOWNTO 0);ss,mode_ss:IN STD_LOGIC_VECTOR(2 DOWNTO 0);y:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);alarm:OUT STD_LOGIC);END COMPONENT;COMPONENT blink_control PORT(ss,mode_ss:IN STD_LOGIC_VECTOR(2 DOWNTO 0);blink_en:OUT STD_LOGIC);END COMPONENT;COMPONENT count24 PORT (clk,en:IN STD_LOGIC;cout:OUT STD_LOGIC;hh,hl:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));END COMPONENT;COMPONENT count60 PORT (clk ,en:IN STD_LOGIC;cout:OUT STD_LOGIC;hh,hl:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));END COMPONENT;SIGNALclkh,enh,clkm,enm,clks,clkh_a,clkm_a,coutm,couts,coutm_en,couts_en,cout,vcc,coutma_en,coutma,alarm1,bli nk_en,blink_tmp,enha: STD_LOGIC;SIGNAL mode_ss,ss1:STD_LOGIC_VECTOR(2 DOWNTO 0);SIGNAL hh,hl,mh,ml,sh,sl,hha,hla,mha,mla,y,i:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINvcc<='1';coutm_en <= enh OR coutm;couts_en <= enm OR couts;coutma_en<= enha OR coutma;blink_tmp<=blink_en and clk2hz;i(3)<=y(3) OR blink_tmp;i(2)<=y(2) OR blink_tmp;i(1)<=y(1) OR blink_tmp;i(0)<=y(0) OR blink_tmp;ss<=ss1;alarm<=alarm1 AND clk1khz;u1:mode_adjust_with_alarmPORT MAP( adjust,mode,clk1hz,clkh,enh,clkm,enm,clks,enha,clkh_a,clkm_a,mode_ss);u2:count24 PORT MAP(clkh,coutm_en,cout,hh,hl);u3:count60 PORT MAP(clkm,couts_en,coutm,mh,ml);u4:count60 PORT MAP(clks,vcc,couts,sh,sl);u5:count24 PORT MAP(clkh_a,coutma_en,cout,hha,hla);u6:count60 PORT MAP(clkm_a,vcc,coutma,mha,mla);u7:mux PORT MAP(hh,hl,mh,ml,sh,sl,hha,hla,mha,mla,ss1,mode_ss,y,alarm1);u8:scan PORT MAP(clk256hz,ss1);u9:blink_control PORT MAP(ss1,mode_ss,blink_en);u10:segment4to7 PORT MAP(i,a,b,c,d,e,f,g);END arc;实验结果:数字钟包括正常的时分秒计时, 实验箱左下角的6个动态数码管(DS6 A~DS1A)显示时、分、秒。
电子设计自动化课程设计一、课程目标知识目标：1. 理解电子设计自动化（EDA）的基本概念，掌握EDA工具的使用方法。
2. 学习并掌握基本的硬件描述语言（如Verilog HDL）。
3. 了解数字电路设计的基本流程，掌握从电路设计、仿真到布局布线的全过程。
技能目标：1. 能够运用EDA工具进行简单的数字电路设计和仿真。
2. 能够使用Verilog HDL编写简单的数字电路模块，并进行功能验证。
3. 能够分析电路设计中的问题，并进行相应的优化。
情感态度价值观目标：1. 培养学生对电子设计的兴趣，激发学生的创新意识。
2. 培养学生严谨、细致的科学态度，提高学生的团队协作能力。
3. 强化学生的工程伦理观念，使学生在设计和实践中遵循可持续发展原则。
分析课程性质、学生特点和教学要求：本课程为电子设计自动化课程设计，旨在让学生掌握现代电子设计的基本方法和技术。
结合学生年级特点和知识背景，课程以实践操作为主，注重培养学生的实际操作能力。
教学要求理论与实践相结合，以学生为主体，充分发挥学生的主观能动性。
二、教学内容1. EDA概述- 了解EDA的发展历程、现状和未来趋势。
- 熟悉常见的EDA工具及其功能特点。
2. 硬件描述语言Verilog HDL- 学习Verilog HDL的基本语法和数据类型。
- 掌握Verilog HDL的模块化设计方法，编写简单的数字电路模块。
3. 数字电路设计流程- 学习数字电路设计的基本流程，包括设计、仿真、布局布线等。
- 掌握EDA工具中的相关操作，如原理图绘制、仿真参数设置等。
4. 实践项目- 设计并实现一个简单的数字电路系统，如加法器、计数器等。
- 进行功能仿真和时序仿真，优化电路设计。
5. 教学内容安排与进度- EDA概述（1课时）- Verilog HDL基础（4课时）- 数字电路设计流程（2课时）- 实践项目（6课时）6. 教材章节及内容- 教材第1章：电子设计自动化概述- 教材第2章：硬件描述语言Verilog HDL- 教材第3章：数字电路设计流程- 教材第4章：实践项目及案例分析教学内容确保科学性和系统性，注重理论与实践相结合，使学生能够循序渐进地掌握电子设计自动化的基本知识和技能。
电子设计自动化EDA教程课程设计简介电子设计自动化(EDA)是一种利用计算机软件工具来设计、模拟和验证电子设备的过程。
近年来，EDA成为了电子工程师不可或缺的工具，通过EDA工具可以在电子产品开发过程中提高效率和质量。
因此，学习电子设计自动化至关重要。
本文档是针对大学电子工程专业学生的EDA课程设计，内容涵盖了EDA的基础知识、常见EDA工具和实践操作等方面。
通过本课程的学习，学生们可以掌握EDA 的基本理论知识和实践技能，为日后的电子产品开发和设计提供基础支持。
课程目标•掌握EDA基础理论，了解EDA工具的概念和分类•熟悉常用EDA工具的使用，了解其特点和优缺点•学习EDA设计工作流程，包括原理图绘制、电路仿真、PCB设计、芯片验证等•实践操作，掌握EDA工具的使用技巧和项目管理方法•提高团队合作意识和沟通能力，增强解决问题的能力课程内容第一章：EDA概述1.1 EDA的定义和发展历史1.2 EDA软件的分类和应用领域第二章：EDA基础理论2.1 电路分析和设计基础知识2.2 数字电路和模拟电路的差异和联系2.3 动态系统建模和仿真理论第三章：EDA工具及其使用3.1 常用EDA工具的介绍和应用场景3.2 原理图绘制和电路仿真工具的使用3.3 PCB设计工具的使用和项目管理3.4 芯片验证和测试工具的使用和应用第四章：项目实践4.1 团队合作和角色分工4.2 项目规划和需求分析4.3 项目实现和测试4.4 项目总结和展示课程评估平时成绩•课堂出勤情况（10分）•课堂表现和互动（10分）•实验报告和作业（20分）期末考核•设计报告和项目演示（60分）教学方法本课程采用理论讲解、实践操作和项目实践相结合的教学方法。
•理论授课：交互式课堂教学，学生自主思考和讨论。
•实验操作：以工程项目为背景，学生可以动手操作和跟随实验教材。
•项目应用：学生可以独立或组队自行选择EDA工具进行电子产品开发，并撰写设计报告和演示项目。
