下载文档原格式
《电子设计自动化》第四次作业班级：学号：姓名：一、选择题1.在Altium Designer中创建并添加现有文件到工程项目的操作路径是：A. 文件→新建→原理图B. 工程→新建→文件C. 文件→打开→添加现有文件到工程D. 文件→新建→PCB2.在PCB设计中，IPC标准对于封装设计的主要作用是：A. 确定设计文件的版权B. 规范焊盘图形和组装要求C. 优化电子元件的成本D. 增强电路信号的传输速率3.PCB中用于电气连接的导线在Altium Designer中可以通过哪种布线模式快速完成转角布线？A. 45°布线B. 自动布线C. 直角布线D. 任意角度布线4.在PCB布局中，如果存在高电压和低电压元器件，为了避免放电或击穿事故，应采取的做法是：A. 增加其之间的距离B. 使用更厚的导线C. 调整电路板的尺寸D. 让高压元件尽可能靠近输出端5.以下关于多层PCB设计的描述正确的是：A. 多层PCB中不需要设置地层B. 电源层和信号层应该尽量避免交叉C. 地层只在双层PCB中使用D. 电源层与地层之间的距离无关紧要6.在Altium Designer中，编辑环境中的“Navigator”面板的主要作用是：A. 显示当前所有文件B. 查看元件属性C. 检查和分析原理图信息D. 进行图纸的颜色设置7.在PCB布线过程中，为了降低高频信号干扰，布线时常用的方法包括：A. 串接电阻B. 加大信号线间距C. 减少电容使用D. 将信号线交错布置8.在PCB设计中，阻焊层的主要作用是：A. 提供电气隔离B. 避免焊接时不必要的锡连接C. 提高电路的导电性D. 标识元件位置二、填空题1、在AD原理图设计中，常用的布线模式有______、______和自动布线。
2、PCB设计中的“机械层”用于定义电路板的______和______信息，不涉及实际电气连接。
3、PCB设计中，______层用于电源和地的连接，能够显著减少外部导线的连线长度。
绪论单元测试1.电子设计自动化的英文缩写是EDA。
A:错B:对答案:B2.EDA课程学习要求的五个一是指A:一种技术——EDAB:一种语言——HDLC:一套软件——QuartusIID:一套实验系统E:一个设计目标——数字系统F:一种器件——FPGA/CPLD答案:ABCEF3.学好EDA技术课程的标志是最后可以利用EDA方法设计出一个复杂的数字电子系统。
A:对B:错答案:A4.小组合作学习的目的包括A:相互激励克服困难B:通过交流锻炼表达能力C:分工协作以完成复杂任务D:独立工作展现个人魅力E:互帮互学答案:ABCE5.混合式学习的内涵包括A:独立学习与合作学习的混合B:线上线下学习的混合C:老师讲授与学生自学的混合D:理论学习与实践学习的混合答案:ABCD第一章测试1.基于硬件描述语言的数字系统设计目前不太常用的设计方法是（）设计法。
A:自顶向下B:层次化C:自底向上D:顶层设计答案:C2.综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程。
下面关于综合的描述错误的是A:综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的网表文件；B:为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束；C:综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系是不唯一的。
D:综合是纯软件的转换过程，与器件硬件结构无关。
答案:D3.所列哪个流程是基于EDA软件的正确的FPGA / CPLD设计流程A:原理图/HDL文本输入→功能仿真→适配→编程下载→综合→硬件测试B:原理图/HDL文本输入→适配→综合→功能仿真→编程下载→硬件测试C:原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试D:原理图/HDL文本输入→功能仿真→综合→编程下载→→适配硬件测试答案:C4.IP核在EDA技术和开发中具有十分重要的地位，以版图文件方式提供的IP被称为（）。
EDA习题第一章1。
1 EDA的英文全称是什么？EDA的中文含义是什么？答：EDA即Electronic Design Automation的缩写，直译为：电子设计自动化。
1.2 什么叫EDA技术？答：EDA技术有狭义和广义之分，狭义EDA技术就是以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式,以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件的方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至完成对于特定目标芯片的适配编译、逻辑映射、编程下载等工作,最终形成集成电子系统或专用集成芯片的一门新技术，或称为IES/ASIC自动设计技术.1。
3 利用EDA技术进行电子系统的设计有什么特点?答：①用软件的方式设计硬件;②用软件方式设计的系统到硬件系统的转换是由有关的开发软件自动完成的；③设计过程中可用有关软件进行各种仿真;④系统可现场编程,在线升级；⑤整个系统可集成在一个芯片上,体积小、功耗低、可靠性高。
1。
4 从使用的角度来讲,EDA技术主要包括几个方面的内容？这几个方面在整个电子系统的设计中分别起什么作用?答：EDA技术的学习主要应掌握四个方面的内容：①大规模可编程逻辑器件;②硬件描述语言;③软件开发工具；④实验开发系统.其中，硬件描述语言是重点。
对于大规模可编程逻辑器件，主要是了解其分类、基本结构、工作原理、各厂家产品的系列、性能指标以及如何选用，而对于各个产品的具体结构不必研究过细。
对于硬件描述语言,除了掌握基本语法规定外，更重要的是要理解VHDL的三个“精髓”:软件的强数据类型与硬件电路的惟一性、硬件行为的并行性决定了VHDL语言的并行性、软件仿真的顺序性与实际硬件行为的并行性;要掌握系统的分析与建模方法，能够将各种基本语法规定熟练地运用于自己的设计中。
对于软件开发工具，应熟练掌握从源程序的编辑、逻辑综合、逻辑适配以及各种仿真、硬件验证各步骤的使用.对于实验开发系统,主要能够根据自己所拥有的设备，熟练地进行硬件验证或变通地进行硬件验证。
电子设计自动化技术一、选择题：（每题2分，共30分）1. 不符合1987VHDL标准的标识符是（）。
A. a2b2B. a1b1C. ad12D. %502. VHDL语言中变量定义的位置是（）。
A. 实体中中任何位置B. 实体中特定位置C. 结构体中任何位置D. 结构体中特定位置3. VHDL语言中信号定义的位置是（）。
A. 实体中任何位置B. 实体中特定位置C. 结构体中任何位置D. 结构体中特定位置4. 变量是局部量可以写在（）。
A. 实体中B. 进程中C. 线粒体D. 种子体中5. 变量和信号的描述正确的是（）。
A. 变量赋值号是:=B. 信号赋值号是:=C. 变量赋值号是<=D. 二者没有区别6. 变量和信号的描述正确的是（）。
A. 变量可以带出进程B. 信号可以带出进程C. 信号不能带出进程D. 二者没有区别7. 关于VHDL数据类型，正确的是（）。
A. 数据类型不同不能进行运算B. 数据类型相同才能进行运算C. 数据类型相同或相符就可以运算D. 运算与数据类型无关8. 下面数据中属于实数的是（）。
A. 4.2B. 3C. ‘1’D. “11011”9. 下面数据中属于位矢量的是（）。
A. 4.2B. 3C. ‘1’D. “11011”10. 正确给变量X赋值的语句是（）。
A. X<=A+B;B. X:=A+b;C. X=A+B;D. 前面的都不正确11. 可以不必声11.明而直接引用的数据类型是（）。
A. STD_LOGICB. STD_LOGIC_VECTORC. BITD. 前面三个答案都是错误的12. STD_LOGIG_1164中定义的高阻是字符（）。
A. XB. xC. zD. Z13. STD_LOGIG_1164中字符H定义的是（）。
A. 弱信号1B. 弱信号0C. 没有这个定义D. 初始值14. 使用STD_LOGIG_1164使用的数据类型时（）。
A.可以直接调用B.必须在库和包集合中声明C.必须在实体中声明D. 必须在结构体中声明15. MAX+PLUSII的设计文件不能直接保存在（）。
作业提交 31. EAB 中 RAM 的大小可灵活配置，Altera FLEX 10K 系列器件中的 EAB 作 RAM 用时， 有哪几种配置模式512x8， 1024x4， (A) 2048x2， 4096x1 [参考答案：D] 分值：5256x4， (B) 512x2，1024x1256x16， 512x8， (C) 1024x4， 2048x2256x8， 512x4， (D) 1024x2， 2048x10得分：分系统自动批改于 2018 年 11 月 22 日 17 点 28 分2. 现代 EDA 设计思想是______________。
(A) 自下而上 (B) 自外而里 (C) 自里而外 (D) 自上而下[参考答案：D] 分值：50得分：分系统自动批改于 2018 年 11 月 22 日 17 点 28 分3. 值为“1110”的标准逻辑矢量，进行 sll 运算后值为____________ 。
(A) 1100 (B) 1110 (C) 1010 (D) 111[参考答案：A] 分值：50得分：分系统自动批改于 2018 年 11 月 22 日 17 点 28 分4. Altera FLEX 10K 系列器件主要由以下哪几部分组成GLB\ 全局 布线 区\输 (A) 出布 线区\ 加密 单元CLB\IOB\ 配置存储 (B) 单元\可编 程互连[参考答案：C] 分值：5EAB\LAB\ (C) 快速通道互连\I/O(D) EAB\LAB\GLB\IOB0得分：分系统自动批改于 2018 年 11 月 22 日 17 点 28 分5. 字符串型文字 O“1234”的长度为___________。
(A) 16 (B) 4 (C) 12 (D) 8[参考答案：C] 分值：50得分：分系统自动批改于 2018 年 11 月 22 日 17 点 28 分6. Altera 公司开发的开发软件为(A) ispDesignEXPERT (B) MaxplusⅡ (C) Foundation (D) ISE[参考答案：B] 分值：50得分：分系统自动批改于 2018 年 11 月 22 日 17 点 28 分7. 根据 VHDL 语法规则，下面哪个标识符是非法的标识符(A) not—Ack (B) constant (C) FFT_1024_1 (D) state0[参考答案：B] 分值：50得分：分系统自动批改于 2018 年 11 月 22 日 17 点 28 分8. MAX+PLUS 的文本文件类型是（后缀名）是(A) *.scf (B) *.sof (C) *.gdf (D) *.vhd[参考答案：D] 分值：50得分：分系统自动批改于 2018 年 11 月 22 日 17 点 28 分9. 下面哪种语句不是顺序语句(A) wait 语句 (B) case 语句 (C) if 语句 (D) component 语句[参考答案：D] 分值：50得分：分系统自动批改于 2018 年 11 月 22 日 17 点 28 分10. 国际上生产 FPGA/CPLD 的三家主流公司为Altera、 (A) Marax、Lattice 公司IBM、 Xilinx、 (B) Lattice 公 司[参考答案：C] 分值：5Altera、 (C) Xilinx、Lattice 公司Altera、 (D) Xilinx、AD公司0得分：分系统自动批改于 2018 年 11 月 22 日 17 点 28 分11. 关于数组 A 的定义如下：signal A：bit_vector(7 downto 0);那么，A=“00110101”， A(7 downto 5)＝_____________。
《EDA技术》项目答辩—问答题参考答案1、什么是EDA技术？EDA技术主要包含哪三个方面的内容？答：（1）电子设计自动化EDA（Electronic Design Automation）技术是以大规模可编程逻辑器件为设计载体，通过硬件描述语言设计，EDA软件编译、仿真，最终下载到设计载体中，从而完成系统电路设计任务的新一代设计技术。
（2）EDA技术主要包含大规模可编程逻辑器件（PLD）、硬件描述语言和EDA 开发软件三个方面的内容。
2、请简述利用EDA技术设计项目二“多功能电子钟的设计”的开发流程？？答：（1）设计准备本次项目设计的是多功能电子钟系统，经过小组讨论，选择的方案为EDA 设计方案，并采用自顶而下的设计方法。
考虑到该系统具备的功能有计时和报时的基本功能，因此该系统电路结构简单，所占资源少，采用了Altera公司推出的CycloneIII FPGA（EP3C10E144）作为项目目标器件。
（2）设计输入本小组采用了硬件描述语言文本输入方式，用V erilogHDL对电路进行逻辑功能描述。
（3）设计处理当系统中的电路用V erilog描述后，写出了源程序代码，采用Altera公司的EDA开发软件——QuartusII9.0 对源程序进行综合、优化、适配、分割等，再经过功能仿真进行功能验证，最后引脚锁定后全程编译生成下载文件（sof文件）。
（4）器件编程与测试将下载文件（sof文件），通过USB-Blater编程器下载到型号为KX-7C5E+的开发板中，在开发板中对设计的电路进行硬件测试。
3、在EDA技术中，顶层电路和底层电路的含义是什么？答：（1）顶层电路：用于描述所设计的整个电路系统功能的电路，既可以用硬件描述语言方式来设计，也可以将所有的底层电路连接在一起，搭建成一个原理图的方式来设计。
（2）底层电路：用于描述整个电路系统中的某个单一功能的电路，一般用硬件描述语言方式来设计，也可以用IP核来描述。
第一章1-1 EDA技术与ASIC设计与FPGA开发有什么关系? P3~4答:利用EDA技术进行电子系统设计的最后目标就是完成专用集成电路ASIC的设计与实现;FPGA与CPLD就是实现这一途径的主流器件。
FPGA与CPLD通常也被称为可编程专用IC,或可编程ASIC。
FPGA与CPLD的应用就是EDA技术有机融合软硬件电子设计技术、SoC(片上系统)与ASIC设计,以及对自动设计与自动实现最典型的诠释。
1-2与软件描述语言相比,VHDL有什么特点? P6答:编译器将软件程序翻译成基于某种特定CPU的机器代码,这种代码仅限于这种CPU而不能移植,并且机器代码不代表硬件结构,更不能改变CPU的硬件结构,只能被动地为其特定的硬件电路结构所利用。
综合器将VHDL程序转化的目标就是底层的电路结构网表文件,这种满足VHDL设计程序功能描述的电路结构,不依赖于任何特定硬件环境;具有相对独立性。
综合器在将VHDL(硬件描述语言)表达的电路功能转化成具体的电路结构网表过程中,具有明显的能动性与创造性,它不就是机械的一一对应式的“翻译”,而就是根据设计库、工艺库以及预先设置的各类约束条件,选择最优的方式完成电路结构的设计。
l-3什么就是综合?有哪些类型?综合在电子设计自动化中的地位就是什么? P5什么就是综合? 答:在电子设计领域中综合的概念可以表示为:将用行为与功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程。
有哪些类型? 答:(1)从自然语言转换到VHDL语言算法表示,即自然语言综合。
(2)从算法表示转换到寄存器传输级(RegisterTransport Level,RTL),即从行为域到结构域的综合,即行为综合。
(3)从RTL级表示转换到逻辑门(包括触发器)的表示,即逻辑综合。
(4)从逻辑门表示转换到版图表示(ASIC设计),或转换到FPGA的配置网表文件,可称为版图综合或结构综合。
综合在电子设计自动化中的地位就是什么? 答:就是核心地位(见图1-3)。
Programmable Logic Device 可编程逻辑器件7. JTAGJTAG Joint Test Action Group 联合测试行动小组8. IPIntellectual Property 知识产权9. ASICApplication Specific Integrated Circuits 专用集成电路10.VHDLVery-High-Speed Integrated Circuit Hardware Description Language超高速集成电路硬件描述语言每小题写出英文全称2分，中文含义1分三、VHDL程序填空1 SEG7DEC "1101101" "1111111"2 '1' WHEN A='0' AND B='1' ELSE3 0 ENA='1' outy+14 0000000000000000 D sreg(15 downto 1)<=sreg(14 downto 0)每空3分四、1.时序电路的初始状态常常由复位信号来设置。
根据复位信号复位时机的不同，可将复位分为同步复位和异步复位两种(4分)。
所谓同步复位，就是当复位信号有效且在给定的时钟边沿到来时，电路才被复位(3分)，此时复位的状态与时钟同步，有助于信号的稳定和系统毛刺的消除；异步复位状态与时钟状态不要求同步，一旦复位信号有效，电路就被复位(3分)。
2.主要PLD厂商:1)Altera：Altera公司在20世纪90年代以后发展很快，是最大的可编程逻辑器件供应商之一。
(2分)2)Xilinx: FPGA的发明者，老牌PLD公司，是最大的可编程逻辑器件供应商之一。
(2分)3)Lattice (2分)CPLD/FPGA器件的开发设计一般可以分为设计输入(1分)、设计实现(1分)、设计校验(1分)和下载编程(1分)四个步骤。
第一章1-1 EDA技术与ASIC设计和FPGA开发有什么关系? P3~4答：利用EDA技术进行电子系统设计的最后目标是完成专用集成电路ASIC的设计和实现；FPGA和CPLD是实现这一途径的主流器件。
FPGA和CPLD通常也被称为可编程专用IC，或可编程ASIC。
FPGA和CPLD的应用是EDA技术有机融合软硬件电子设计技术、SoC（片上系统）和ASIC设计，以及对自动设计与自动实现最典型的诠释。
1-2与软件描述语言相比，VHDL有什么特点? P6答：编译器将软件程序翻译成基于某种特定CPU的机器代码，这种代码仅限于这种CPU而不能移植，并且机器代码不代表硬件结构，更不能改变CPU的硬件结构，只能被动地为其特定的硬件电路结构所利用。
综合器将VHDL程序转化的目标是底层的电路结构网表文件，这种满足VHDL设计程序功能描述的电路结构，不依赖于任何特定硬件环境；具有相对独立性。
综合器在将VHDL(硬件描述语言)表达的电路功能转化成具体的电路结构网表过程中，具有明显的能动性和创造性，它不是机械的一一对应式的“翻译”，而是根据设计库、工艺库以及预先设置的各类约束条件，选择最优的方式完成电路结构的设计。
l-3什么是综合?有哪些类型?综合在电子设计自动化中的地位是什么? P5什么是综合? 答：在电子设计领域中综合的概念可以表示为：将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程。
有哪些类型? 答：(1)从自然语言转换到VHDL语言算法表示，即自然语言综合。
(2)从算法表示转换到寄存器传输级(RegisterTransport Level，RTL)，即从行为域到结构域的综合，即行为综合。
(3)从RTL级表示转换到逻辑门(包括触发器)的表示，即逻辑综合。
(4)从逻辑门表示转换到版图表示(ASIC设计)，或转换到FPGA的配置网表文件，可称为版图综合或结构综合。
综合在电子设计自动化中的地位是什么? 答：是核心地位（见图1-3）。
综合器具有更复杂的工作环境，综合器在接受VHDL程序并准备对其综合前，必须获得与最终实现设计电路硬件特征相关的工艺库信息，以及获得优化综合的诸多约束条件信息；根据工艺库和约束条件信息，将VHDL程序转化成电路实现的相关信息。
1-4在EDA技术中，自顶向下的设计方法的重要意义是什么? P7~10答：在EDA技术应用中，自顶向下的设计方法，就是在整个设计流程中各设计环节逐步求精的过程。
1-5 IP在EDA技术的应用和发展中的意义是什么? P11~12答：IP核具有规范的接口协议，良好的可移植与可测试性，为系统开发提供了可靠的保证。
第二章2-1 叙述EDA的FPGA/CPLD设计流程。
P13~16答：1.设计输入(原理图/HDL文本编辑)；2.综合；3.适配；4.时序仿真与功能仿真；5.编程下载；6.硬件测试。
2-2 IP是什么?IP与EDA技术的关系是什么? P24~26IP是什么? 答：IP是知识产权核或知识产权模块，用于ASIC或FPGA/CPLD中的预先设计好的电路功能模块。
IP与EDA技术的关系是什么? 答：IP在EDA技术开发中具有十分重要的地位；与EDA技术的关系分有软IP、固IP、硬IP：软IP是用VHDL等硬件描述语言描述的功能块，并不涉及用什么具体电路元件实现这些功能；软IP通常是以硬件描述语言HDL源文件的形式出现。
固IP是完成了综合的功能块，具有较大的设计深度，以网表文件的形式提交客户使用。
硬IP提供设计的最终阶段产品：掩模。
2-3 叙述ASIC的设计方法。
P18~19答：ASIC设计方法,按版图结构及制造方法分有半定制(Semi-custom)和全定制(Full-custom)两种实现方法。
全定制方法是一种基于晶体管级的，手工设计版图的制造方法。
半定制法是一种约束性设计方式，约束的目的是简化设计，缩短设计周期，降低设计成本，提高设计正确率。
半定制法按逻辑实现的方式不同，可再分为门阵列法、标准单元法和可编程逻辑器件法。
2-4 FPGA/CPLD在ASIC设计中有什么用途? P16,18答：FPGA/CPLD在ASIC设计中，属于可编程ASIC的逻辑器件；使设计效率大为提高，上市的时间大为缩短。
2-5 简述在基于FPGA/CPLD的EDA设计流程中所涉及的EDA工具，及其在整个流程中的作用。
P19~23答：基于FPGA/CPLD的EDA设计流程中所涉及的EDA工具有：设计输入编辑器（作用：接受不同的设计输入表达方式，如原理图输入方式、状态图输入方式、波形输入方式以及HDL的文本输入方式。
）；HDL综合器（作用：HDL综合器根据工艺库和约束条件信息，将设计输入编辑器提供的信息转化为目标器件硬件结构细节的信息，并在数字电路设计技术、化简优化算法以及计算机软件等复杂结体进行优化处理）；仿真器（作用：行为模型的表达、电子系统的建模、逻辑电路的验证及门级系统的测试）；适配器（作用：完成目标系统在器件上的布局和布线）；下载器（作用：把设计结果信息下载到对应的实际器件，实现硬件设计）。
第三章3-1 OLMC（输出逻辑宏单元）有何功能?说明GAL是怎样实现可编程组合电路与时序电路的。
P34~36OLMC有何功能? 答：OLMC单元设有多种组态，可配置成专用组合输出、专用输入、组合输出双向口、寄存器输出、寄存器输出双向口等。
说明GAL是怎样实现可编程组合电路与时序电路的? 答：GAL（通用阵列逻辑器件）是通过对其中的OLMC（输出逻辑宏单元）的编程和三种模式配置（寄存器模式、复合模式、简单模式），实现组合电路与时序电路设计的。
3-2 什么是基于乘积项的可编程逻辑结构? P33~34，40答：GAL、CPLD之类都是基于乘积项的可编程结构；即包含有可编程与阵列和固定的或阵列的PAL（可编程阵列逻辑）器件构成。
3-3 什么是基于查找表的可编程逻辑结构? P40~41答：FPGA（现场可编程门阵列）是基于查找表的可编程逻辑结构。
3-4 FPGA系列器件中的LAB有何作用? P43~45答：FPGA（Cyclone/Cyclone II）系列器件主要由逻辑阵列块LAB、嵌入式存储器块（EAB）、I/O单元、嵌入式硬件乘法器和PLL等模块构成；其中LAB（逻辑阵列块）由一系列相邻的LE（逻辑单元）构成的；FPGA可编程资源主要来自逻辑阵列块LAB。
3-5 与传统的测试技术相比，边界扫描技术有何优点? P47~50答：使用BST（边界扫描测试）规范测试，不必使用物理探针，可在器件正常工作时在系统捕获测量的功能数据。
克服传统的外探针测试法和“针床”夹具测试法来无法对IC内部节点无法测试的难题。
3-6 解释编程与配置这两个概念。
P58答：编程：基于电可擦除存储单元的EEPROM或Flash技术。
CPLD一股使用此技术进行编程。
CPLD被编程后改变了电可擦除存储单元中的信息，掉电后可保存。
电可擦除编程工艺的优点是编程后信息不会因掉电而丢失，但编程次数有限，编程的速度不快。
配置：基于SRAM查找表的编程单元。
编程信息是保存在SRAM中的，SRAM在掉电后编程信息立即丢失，在下次上电后，还需要重新载入编程信息。
大部分FPGA 采用该种编程工艺。
该类器件的编程一般称为配置。
对于SRAM型FPGA来说，配置次数无限，且速度快；在加电时可随时更改逻辑；下载信息的保密性也不如电可擦除的编程。
3-7 请参阅相关资料，并回答问题：按本章给出的归类方式，将基于乘积项的可编程逻辑结构的PLD器件归类为CPLD；将基于查找表的可编程逻辑结构的PLD 器什归类为FPGA，那么，APEX系列属于什么类型PLD器件? MAX II系列又属于什么类型的PLD器件?为什么? P54~56答：APEX(Advanced Logic Element Matrix)系列属于FPGA类型PLD器件；编程信息存于SRAM中。
MAX II系列属于CPLD类型的PLD器件；编程信息存于EEPROM 中。
第四章4-1：画出与下例实体描述对应的原理图符号元件：ENTITY buf3s IS -- 实体1：三态缓冲器PORT (input : IN STD_LOGIC ; -- 输入端enable : IN STD_LOGIC ; -- 使能端output : OUT STD_LOGIC ) ; -- 输出端END buf3x ;ENTITY mux21 IS --实体2： 2选1多路选择器PORT (in0, in1, sel : IN STD_LOGIC;output : OUT STD_LOGIC);4-1.答案4-2. 图3-30所示的是4选1多路选择器，试分别用IF_THEN语句和CASE语句的表达方式写出此电路的VHDL程序。
选择控制的信号s1和s0的数据类型为STD_LOGIC_VECTOR；当s1='0'，s0='0'；s1='0'，s0='1'；s1='1'，s0='0'和s1='1'，s0='1'分别执行y<=a、y<=b、y<=c、y<=d。
4-2.答案LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY MUX41 ISPORT(s:IN STD_LOGIC_VECTOR(1 DOWNTO 0); --输入选择信号a,b,c,d:IN STD_LOGIC; --输入信号y:OUT STD_LOGIC);--输出端END ENTITY;ARCHITECTURE ART OF MUX41 ISBEGINPROCESS(s)BEGINIF (S="00") THEN y<=a;ELSIF (S="01") TH EN y<=b;ELSIF (S="10") TH EN y<=c;ELSIF (S="11") TH EN y<=d;ELSE y<=NULL;END IF;EDN PROCESS;END ART;LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;PORT(s:IN STD_LOGIC_VECTOR(1 DOWNTO 0); --输入选择信号a,b,c,d:IN STD_LOGIC; --输入信号y:OUT STD_LOGIC);--输出端END MUX41;ARCHITECTURE ART OF MUX41 ISBEGINPROCESS(s)BEGINCASE s ISWHEN “00” => y<=a;WHEN “01” => y<=b;WHEN “10” => y<=c;WHEN “11” => y<=d;WHEN OTHERS =>NULL;END CASE;END PROCESS;END ART;4-3. 图3-31所示的是双2选1多路选择器构成的电路MUXK，对于其中MUX21A，当s='0'和'1'时，分别有y<='a'和y<='b'。
