下载文档原格式
1、在数字系统中，下列哪种不是数的小数点表示法？A.定点整数表示法B.记阶表示法C.浮点表示法D.定点小数表示法正确答案：B2、下列哪种代码是自补码？A.格雷码B.步进码C.8421码D.2421码正确答案：D3、下列哪种不是可靠性编码？A.8421海明码B.余三码C.格雷码D.奇偶校验码正确答案：B4、下列哪个不是逻辑代数的基本运算？A.与B.与非C.或D.非5、下列逻辑函数的表示方法中哪种不是唯一的？A.卡诺图B.最小项标准式C.逻辑表达式D.真值表正确答案：C6、下列哪个不是逻辑门的符号标准？A.长方形符号B.数字符号C.等效符号D.变形符号正确答案：B7、下列哪个叙述是正确的？A.竞争是同一个信号或同时变化的某些信号经过不同路径到达某一点有时差的这种现象B.产生错误输出的竞争是非临界竞争C.竞争一定是同一个信号经过不同路径到达某一点有时差的这种现象D.竞争一定是同时变化的某些信号经过不同路径到达某一点有时差的这种现象正确答案：B8、下列哪个叙述是正确的？A.险象分为静态险象和动态险象B.险象分为功能险象和静态险象C.险象分为功能险象和逻辑险象D.险象不一定是竞争的结果正确答案：A9、下列叙述哪个是正确的？A.RC延迟电路不能用于消除险象B.RC延迟电路在实际运行的数字电路中起到了很重要的作用C.RC延迟电路在电路中很少存在D.RC延迟电路在电路的使用中不会起到好的作用正确答案：B10、在广义上，组合电路可以看作是下列哪个器件？A.译码器B.选择器C.分配器D.编码器正确答案：A11、下列逻辑电路中为时序逻辑电路的是（）。
A.译码器B.寄存器C.数据选择器D.加法器正确答案：B12、对于D触发器，欲使=，应使输入D=（）。
A.0B.QC.D.1正确答案：B13、有一T触发器，在T=1时加上时钟脉冲，则触发器（）。
A.状态反转B.保持原态C.置0D.置1正确答案：A14、现欲将一个数据串延时4个CP（时钟周期）的时间，则最简单的办法采用（）。
数字逻辑第四版课后练习题含答案1. 第一章1.1 课后习题1. 将十进制数22转换为二进制数。
答：22 = 101102. 将二进制数1101.11转换为十进制数。
答：1101.11 = 1 x 2^3 + 1 x 2^2 + 0 x 2^1 + 1 x 2^0 + 1 x 2^(-1) + 1 x 2^(-2) = 13.753. 将二进制数1101.01101转换为十进制数。
答：1101.01101 = 1 x 2^3 + 1 x 2^2 + 0 x 2^1 + 1 x 2^0 + 0 x 2^(-1)+ 1 x 2^(-2) + 1 x 2^(-4) + 0 x 2^(-5) + 1 x 2^(-6) = 13.406251.2 实验习题1. 合成与门电路设计一个合成与门电路，使得它的输入A,B和C，只有当A=B=C=1时输出为1，其他情况输出为0。
答：下面是一个合成与门电路的示意图。
合成与门电路示意图其中，S1和S2是两个开关，当它们都被打开时，电路才会输出1。
2. 第二章2.1 课后习题1. 将十进制数168转换为八进制数和二进制数。
答：168 = 2 x 8^3 + 1 x 8^2 + 0 x 8^1 + 0 x 8^0 = 250(八进制)。
168 = 10101000(二进制)。
2. 将八进制数237转换为十进制数和二进制数。
答：237 = 2 x 8^2 + 3 x 8^1 + 7 x 8^0 = 159(十进制)。
237 = 010111111(二进制)。
2.2 实验习题1. 全加器电路设计一个全加器电路，它有三个输入A,B和C_in，两个输出S和C_out。
答：下面是一个全加器电路的示意图。
C_in|/ \\/ \\/ \\/ \\/ \\A|________ \\| | AND Gate______| |B|__| XOR |_| S\\\\ /\\ /\\ /\\ /| | OR Gate| ||_| C_out其中，AND Gate表示与门，XOR Gate表示异或门，OR Gate表示或门。
数字逻辑复习题有答案1. 什么是数字逻辑中的“与”操作？答案：在数字逻辑中，“与”操作是一种基本的逻辑运算，它只有当所有输入信号都为高电平（1）时，输出信号才为高电平（1）。
如果任何一个输入信号为低电平（0），则输出信号为低电平（0）。
2. 描述数字逻辑中的“或”操作。
答案：在数字逻辑中，“或”操作是另一种基本的逻辑运算，它只要至少有一个输入信号为高电平（1），输出信号就为高电平（1）。
只有当所有输入信号都为低电平（0）时，输出信号才为低电平（0）。
3. 如何理解数字逻辑中的“非”操作？答案：“非”操作是数字逻辑中最基本的逻辑运算之一，它将输入信号的电平状态取反。
如果输入信号为高电平（1），输出信号则为低电平（0）；反之，如果输入信号为低电平（0），输出信号则为高电平（1）。
4. 解释数字逻辑中的“异或”操作。
答案：数字逻辑中的“异或”操作是一种逻辑运算，它只有在输入信号中有一个为高电平（1）而另一个为低电平（0）时，输出信号才为高电平（1）。
如果输入信号相同，即都是高电平或都是低电平，输出信号则为低电平（0）。
5. 什么是数字逻辑中的“同或”操作？答案：“同或”操作是数字逻辑中的一种逻辑运算，它只有在输入信号都为高电平（1）或都为低电平（0）时，输出信号才为高电平（1）。
如果输入信号不同，即一个为高电平一个为低电平，输出信号则为低电平（0）。
6. 什么是触发器，它在数字逻辑中的作用是什么？答案：触发器是一种具有记忆功能的数字逻辑电路，它可以存储一位二进制信息。
在数字逻辑中，触发器用于存储数据、实现计数、寄存器和移位寄存器等功能。
7. 简述D触发器的工作原理。
答案：D触发器是一种常见的触发器类型，它的输出状态由输入端D的电平决定。
当触发器的时钟信号上升沿到来时，D触发器会将输入端D的电平状态锁存到输出端Q，从而实现数据的存储和传递。
8. 什么是二进制计数器，它的功能是什么？答案：二进制计数器是一种数字逻辑电路，它能够按照二进制数的顺序进行计数。
数字逻辑期末考试题及答案一、选择题（每题2分，共20分）1. 以下哪个是数字逻辑中的基本逻辑门？A. 与门B. 或门C. 非门D. 所有选项都是答案：D2. 一个三输入的与门，当输入全为1时，输出为：A. 0B. 1C. 随机D. 无法确定答案：B3. 一个异或门的真值表中，当输入相同时，输出为：A. 1B. 0C. 随机D. 无法确定答案：B4. 下列哪个不是触发器的类型？A. SR触发器B. JK触发器C. D触发器D. AND触发器答案：D5. 在数字电路中，同步计数器和异步计数器的主要区别在于：A. 计数范围B. 计数速度C. 计数精度D. 计数方式答案：B6. 一个4位二进制计数器，其最大计数值为：A. 15B. 16C. 32D. 64答案：A7. 以下哪个不是数字逻辑设计中常用的简化方法？A. 布尔代数简化B. 卡诺图简化C. 逻辑门替换D. 逻辑表简化答案：C8. 在数字电路中，一个信号的上升沿指的是：A. 信号从0变为1的瞬间B. 信号从1变为0的瞬间C. 信号保持不变D. 信号在变化答案：A9. 一个D触发器的Q输出端在时钟信号上升沿时：A. 保持不变B. 翻转状态C. 跟随D输入端D. 随机变化答案：C10. 以下哪个不是数字逻辑中的状态机？A. Moore机B. Mealy机C. 有限状态机D. 无限状态机答案：D二、填空题（每空2分，共20分）11. 在布尔代数中，逻辑与操作用符号______表示。
答案：∧12. 一个布尔函数F(A,B,C)=A∨B∧C的最小项为______。
答案：(1,1,1)13. 在数字电路设计中，卡诺图是一种用于______的工具。
答案：布尔函数简化14. 一个4位二进制加法器的输出端最多有______位。
答案：515. 一个同步计数器在计数时，所有的触发器都______时钟信号。
答案：接收16. 一个JK触发器在J=K=1时，其状态会发生______。
数字逻辑试题1答案一、填空：（每空1分，共20分）1、（20.57）8=（10.BC）162、(63.25)10=(111111.01)23、（FF）16=(255)104、[X]原=1.1101，真值X=-0.1101，[X]补=1.0011。
5、[X]反=0.1111，[X]补=0.1111。
6、-9/16的补码为1.0111，反码为1.0110。
7、已知葛莱码1000，其二进制码为1111，已知十进制数为92，余三码为110001018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态。
9、逻辑代数的基本运算有三种，它们是_与_、_或__、_非_。
10、FAB1，其最小项之和形式为_。
FA B AB11、RS触发器的状态方程为_Q n1SRQ n_，约束条件为SR0。
12、已知F1AB、F2ABAB，则两式之间的逻辑关系相等。
13、将触发器的CP时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路。
二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。
（5分）答：（1）、由实际问题列状态图（2）、状态化简、编码（3）、状态转换真值表、驱动表求驱动方程、输出方程（4）、画逻辑图（5）、检查自起动2、化简FABABCA(BAB)（5分）答：F03、分析以下电路，其中RCO为进位输出。
（5分）答：7进制计数器。
4、下图为PLD电路，在正确的位置添*，设计出FAB函数。
（5分）15分注：答案之一。
三、分析题（30分）1、分析以下电路，说明电路功能。
（10分）解：XY m(3,5,6,7)m(1,2,4,7)2分ABCiXY0000000101010010111010001101101101011111该组合逻辑电路是全加器。
以上8分2、分析以下电路，其中X为控制端，说明电路功能。
（10分）解：FXA B C XABCXABCXABCXABCXABC4分FX(ABC)X(A B C ABC)4分所以：X=0完成判奇功能。
第一部分：1.在二进制系统中，下列哪种运算符表示逻辑与操作？A) amp;B) |C) ^D) ~解析：正确答案是 A。
在二进制系统中，amp; 表示逻辑与操作，它仅在两个位都为1时返回1。
2.在数字逻辑中，Karnaugh 地图通常用于简化哪种类型的逻辑表达式？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是B。
Karnaugh 地图通常用于简化或门的逻辑表达式，以减少门电路的复杂性。
3.一个全加器有多少个输入？A) 1B) 2C) 3D) 4解析：正确答案是 C。
一个全加器有三个输入：两个加数位和一个进位位。
4.下列哪种逻辑门可以实现 NOT 操作？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是 D。
与非门可以实现 NOT 操作，当且仅当输入为0时输出为1，输入为1时输出为0。
5.在数字逻辑中，Mux 是指什么？A) 多路复用器B) 解码器C) 编码器D) 多路分配器解析：正确答案是 A。
Mux 是指多路复用器，它可以选择输入中的一个，并将其发送到输出。
6.在二进制加法中，下列哪个条件表示进位？A) 0 + 0B) 0 + 1C) 1 + 0D) 1 + 1解析：正确答案是 D。
在二进制加法中，当两个位都为1时，会产生进位。
7.在数字逻辑中，一个 JK 触发器有多少个输入？A) 1B) 2C) 3D) 4解析：正确答案是 B。
一个 JK 触发器有两个输入：J 和 K。
8.下列哪种逻辑门具有两个输入，且输出为两个输入的逻辑与？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是 A。
与门具有两个输入，只有当两个输入都为1时，输出才为1。
9.在数字逻辑中，下列哪种元件可用于存储单个位？A) 寄存器B) 计数器C) 锁存器D) 可编程逻辑门阵列解析：正确答案是 C。
锁存器可用于存储单个位，它可以保持输入信号的状态。
10.一个带有三个输入的逻辑门，每个输入可以是0或1，一共有多少种可能的输入组合？A) 3B) 6C) 8D) 12解析：正确答案是 C。
数字逻辑试题及答案# 数字逻辑试题及答案一、选择题（每题2分，共20分）1. 在数字逻辑中，逻辑“与”操作的特点是：- A. 只要有一个输入为0，输出就为0- B. 所有输入为1时，输出才为1- C. 至少有一个输入为1，输出就为1- D. 所有选项都不正确答案：A2. 下列哪个不是组合逻辑电路的特点？- A. 输出只依赖于当前的输入- B. 输出可以延迟- C. 没有记忆功能- D. 具有固定的输出响应时间答案：B3. 触发器的主要用途是：- A. 存储一位二进制信息- B. 作为逻辑门使用- C. 进行算术运算- D. 以上都不是答案：A4. 以下哪个不是数字逻辑中的布尔代数基本运算？- A. 与（AND）- B. 或（OR）- C. 非（NOT）- D. 加（ADD）答案：D5. 一个4位二进制计数器在计数到15后，下一个状态是：- A. 0- B. 1- C. 16- D. 不确定答案：A...（此处省略其他选择题，以保持总字数约1000字）二、简答题（每题10分，共30分）1. 解释什么是“异或”（XOR）逻辑门，并给出其真值表。
答案：“异或”（XOR）逻辑门是一种二输入逻辑门，其输出仅当输入不相等时为1。
如果两个输入相同，输出为0。
其真值表如下：```A |B | Y--0 | 0 | 00 | 1 | 11 | 0 | 11 | 1 | 02. 什么是同步时序逻辑电路，与异步时序逻辑电路有何不同？答案：同步时序逻辑电路是指电路中的所有触发器都由同一个时钟信号控制，状态转换是同步进行的。
而异步时序逻辑电路中，触发器的状态转换不是由统一的时钟信号控制，可能存在不同的延迟，导致状态转换可能不同步。
3. 描述一个简单的数字逻辑电路设计，实现2位二进制加法器的功能。
答案：一个2位二进制加法器可以由两个全加器和一个进位逻辑构成。
每个全加器接收两个输入位和一个进位输入，产生一个和位和一个进位输出。
习题五5.1 分析图5.35所示的脉冲异步时序电路。
解：各触发器的激励方程和时钟方程为:；；1K J 11==1K ,Q J 232==1K ,Q Q J 3323==；CP CP 1=132Q CP CP == ∴各触发器的状态方程为：（CP 的下降沿触发）；11n 1Q Q =+ （Q 1的下降沿触发）；321n 2Q Q Q =+ （Q 1的下降沿触发）321n 3Q Q Q =+该电路是一能自启动的六进制计数器。
5.2 已知某脉冲异步时序电路的状态表如表5.29所示，试用D 触发器和适当的逻辑门实现该状态表描述的逻辑功能。
解：表5.29所示为最小化状态表。
根据状态分配原则，无“列”相邻（行相邻在脉冲异步时序电路中不适用。
），在“输出” 相邻中，应给AD 、AC 分配相邻代码。
取A 为逻辑0，如下卡诺图所示，状态赋值为：A=00，B=11；C=01；D=10。
于是，二进制状态表如下，根据D 触发器的激励表可画出CP 2、D 2、CP 1、D 1、Z 的卡诺图，得到激励函数和输出函数，以及画出所设计的脉冲异步时序电路。
得激励方程和输出方程：；22x CP =；32212x x Q x D ++=；3221x x Q CP +=；31211x Q x Q D +=。
)Q Q (x Q x Q x Z 2132313+=+=5.3 设计一个脉冲异步时序电路，该电路有三个输入端x 1、x 2和x 3，一个输出端Z 。
仅当输入序列x 1-x 2-x 3出现时，输出Z 产输出脉冲，并且与输入序列的最后一个脉冲重叠。
试作出该电路的原始状态图和状态表。
解：5.4 分析图5.36所示的电平异步时序电路。
解：（一）写出激励函数和输出函数表达式：；1112122y x y y x x Y ++=；1221121y x y x x x Y ++=12y x Z = （二）作状态流程表。
(三) 作时间图。
设输入状态的变化序列为00→01→11→10→00→10→11→01，初始总态为（12x x 12x x ，12y y ）=（00，00）。
13．一个4位移位寄存器，现态为0111，经右移1位后其次态为( A )
A．0011或1011 B.1101或1110
C.1011或1110
D.0011或1111
19．逻辑函数F=A⊕B和G=A⊙B满足关系（ABD ）。
A.
G
F= B. G
F=
' C. G
F=
' D. 1
G
F⊕
=
22．组合逻辑电路的输出与输入的关系可用（AB）描述。
A．真值表 B. 流程表C．逻辑表达式 D. 状态图
根据需要选择一路信号送到公共数据线上的电路叫___数据选择器_____。
7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。
.TTL电路的电源是__5__V，高电平1对应的电压范围是__2.4-5____V。
.N个输入端的二进制译码器，共有___N2____个输出端。
对于每一组输入代码，有____1____个输出端是有效电平。
13.给36个字符编码，至少需要____6______位二进制数。
14.存储12位二进制信息需要___12____个触发器。
写出描述触发器逻辑功能的几种方式___特性表、特性方程、状态图、波形图
24．（本题满分16分）今有A、B、C三人可以进入某秘密档案室，但条件是A、B、C三人在场或有两人在场，但其中一人必须是A，否则报警系统就发出警报信号。
试：
（1）列出真值表；（2）写出逻辑表达式并化简；（3）画出逻辑图。
解：设变量A、B、C表示三个人，逻辑1表示某人在场，0表示不在场。
F表示警报信号，F=1表示报警，F=0表示不报警。
根据题意义，列出真值表
由出真值表写出逻辑函数表达式，并化简
B
A
C
A
F⊕
+
B
=
+
+
=
+
BC
C
A
(B
)
C
C
A
A
A
B
C
画出逻辑电路图
26．下图是由三个D触发器构成的寄存器，试问它是完成什么功能的寄存器？设它初始状态Q2 Q1 Q0 =110，在加入1个CP脉冲后，Q2 Q1 Q0等于多少？此后再加入一个CP脉冲后，Q2 Q1 Q0等于多少？
解: 时钟方程
CP
CP CP CP ===210
激励方程
n Q D 20= ，n
Q D 01=，n Q D 12=
状态方程
n n Q D Q 2010==+，n n Q D Q 0111==+，n n Q D Q 121
2
==+ 状态表
画出状态图
11.将2004个“1”异或起来得到的结果是（ 0 ）。
4 65进制的同步计数器至少有( 7 )个计数输出端
用移位寄存器产生11101000序列，至少需要( 3 )个触发器。
要使JK 触发器按'*Q Q =工作，则JK 触发器的激励方程应写为(1,1 )；如果用D 触发器实现这一转换关系，则D 触发器的激励方程应写为( Q ’
)。
7 有n 个逻辑变量A ，B ，C ….W ，若这n 个变量中含1的个数为奇数个，则这n 个变量相异或的结果应为（ 1 ）。
（2）Y2=AB⎺C+AB⎺D+⎺ABC+AC⎺D（⎺B⎺C+⎺BD=0）
答案Y2=A⎺D +A⎺C+⎺ABC; ‘
1 （T ）计数模为2n的扭环计数器所需的触发器为n个
（ F ）若逻辑方程AB=AC成立，则B=C成立。
3 （ F ）一个逻辑函数的全部最小项之积恒等于1。
1. 计算机键盘上有101个键，若用二进制代码进行编码，至少应为（）位。
A) 6 B) 7C) 8 D) 51
2. 在函数F=AB+CD的真值表中，F=1的状态有（）个。
A) 2 B) 4 C) 6 D) 7
7. 寄存器要存放n位二进制数码时，需要( )个触发器。
A) n B) n
log C) n2D) n/2
2
设计一个101序列信号检测器，当输入连续出现101时，输出为1，否则输出为0；要求电路无风险（输入不可重叠，不做图）。
（10分） 例： 输入 1 1 0 1 0 1 0 0 1 1 0 1 1 1 0
输出 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0
解：状态转换表及编码
得到状态方程和激励方程
'
'01Z Q Q A
=⋅⋅
*'
10
Q Q A =⋅ 画出状态图
*'01Q Q A =⋅
无效状态可以回到有效循环，该电路为自启动。
14．在一个8位的存储单元中，能够存储的最大无符号整数是 。
A .（256）10 B .（127）10 C.（FF ）16 D.（255）10
21．当描述同步时序电路的最简状态表中含有（）个状态时，需要两个触发器。
A ． 3 B ． 4 C ． 2 D ． 5
28.逻辑函数F=)(B A A ⊕⊕ = 。
A.B
B.A
C.B A ⊕
D. B A ⊕
43.N 个触发器可以构成能寄存 位二进制数码的寄存器。
A.N -1 B.N C.N +1 D.2N
一个触发器可记录一位二进制代码，它有 个稳态。
A.0
B.1
C.2
D.3
E.4 存储8位二进制信息要 个触发器。
A.2
B.3
C.4
D.8 对于D 触发器，欲使Q n +1=Q n ，应使输入D = 。
A.0
B.1
C.Q
D.Q ．
欲使J K 触发器按Q n +1=Q n 工作，可使J K 触发器的输入端 。
A.J =K =1
B.J =Q ,K =Q
C.J K =Q
D.J =Q ,K =1
E.J =1,K =Q 53．欲使J K 触发器按Q n +1=0工作，可使J K 触发器的输入端 .BCD 。
A.J =K =1
B.J =Q ,K =Q
C.J =Q ,K =1
D.J =0,K =1
E.J =K =1 54．欲使J K 触发器按Q n +1=1工作，可使J K 触发器的输入端 。
A.J =K =1
B.J =1,K =0
C.J =K =Q
D.J =K =0
E.J =Q ,K =0 61．下列表达式中不存在竞争冒险的有 。
A.Y =B +A B
B.Y =A B +B C
C.Y =A B C +A B
D.Y =(A +B )A D
若在编码器中有50个编码对象，则要求输出二进制代码位数为 位。
A.5
B.6
C.10
D.50
一个16选一的数据选择器，其地址输入（选择控制输入）端有 个。
A.1
B.2
C.4
D.16 7.一个8选一数据选择器的数据输入端有 个。
A.1
B.2
C.3
D.4
E.8
．101键盘的编码器输出 位二进制代码。
A.2 B.6 C.7 D.8
.
N 个触发器可以构成最大计数长度（进制数）为 的计数器。
A.N B.2N C.N 2 D .2N
80. N 个触发器可以构成能寄存 位二进制数码的寄存器。
A.N -1 B.N C.N +1 D.2N
89.若用J K 触发器来实现特性方程为AB Q A Q n 1n +=+，则J K 端的方程为
B.J =A B ，K =B A
C.J =B A +，K =A B
D.J =B A ，K =A B。
