下载文档原格式
1第8章 触发器和时序逻辑电路——基本习题解答8.4如果D 触发器外接一个异或门，则可把D 触发器转换成T 触发器，试画出其逻辑图。
解：Q n +1=D=T ⊕Q n 故D =T ⊕Q n 如题8.4图所示。
题8.4.图8.5试用T 触发器和门电路分别构成D 触发器和JK 触发器。
解：（1）T 触发器构成D 触发器Q n +1=D =T ⊕Q n ∴T =D ⊕Q n 如题8.5（a ）图所示。
题8.5（a ）图（2）T 触发器构成JK 触发器Q n +1=n n n n Q K Q J Q T Q T +=+=T ⊕Q n ∴T =n n n n n KQ Q J Q Q K Q J +=⊕+)(如题8.5（b ）图所示。
题8.5（b ）图8.6逻辑电路如题8.6图（a ）所示，设初始状态Q 1=Q 2=0，试画出Q 1和Q 2端的输出波形。
时钟脉冲C 的波形如题8.6图（b ）所示，如果时钟频率是4000Hz ，那么Q 1和Q 2波形的频率各为多少？题8.6图（a ） 题8.6图（b ）解：JK 触发器构成了T ′触发器，逻辑电路为异步加法计数，Q 1和Q 2端的输出波形如题CP228.6图（c ）所示。
Q 1输出波形为CP 脉冲的二分频，Q 2输出波形为CP 脉冲的四分频。
如果CP 脉冲频率为4000Hz ，则Q 1波形的频率是2000Hz ；Q 2波形的频率是1000Hz 。
题8.6图（c ）8.8试列出题8.8图所示计数器的状态表，从而说明它是一个几进制计数器。
题8.8图解：F 0：J 0=21Q Q ，K 0=1F 1：J 1=Q 0，K 1=20=Q 0+Q 2 F 2：QJ 2=K 2=1假设初态均为0，分析结果如题8.8图（a ）所示，Q 2Q 1Q 0经历了000-001-010-011-100-101-110七种状态，因此构成七进制异步加法计数器。
题8.8图（a ）8.9试用主从型JK 触发器组成两位二进制减法计数器，即输出状态为“11”、“10”、“01”、Q Q Q3“00”。
时序逻辑电路课后习题答案时序逻辑电路课后习题答案时序逻辑电路是数字电路中的一种重要类型，它在数字系统中起到了关键的作用。
通过时序逻辑电路，我们可以实现各种复杂的功能，例如计数器、寄存器、状态机等。
然而，在学习过程中，我们常常会遇到一些难题，下面我将为大家提供一些常见时序逻辑电路习题的答案，希望能够对大家的学习有所帮助。
1. 设计一个4位二进制计数器，要求计数范围为0-9，采用时序逻辑电路实现。
答案：这是一个常见的计数器设计问题。
我们可以使用四个触发器构成一个4位二进制计数器。
每个触发器的输出作为下一个触发器的时钟输入，形成级联结构。
每当计数器的值达到9时，我们需要将其清零，即将四个触发器的输入端都置为0。
这样，当计数器的值达到9时，下一个时钟脉冲到来时，触发器的输出将变为0，实现了计数器的循环。
2. 设计一个状态机，实现一个简单的交通信号灯系统。
红灯亮20秒，绿灯亮30秒，黄灯亮5秒，然后再次循环。
答案：这是一个典型的状态机设计问题。
我们可以使用两个触发器来实现该状态机。
首先，我们需要定义三个状态：红灯状态、绿灯状态和黄灯状态。
然后，我们可以使用一个计数器来计时。
当计时达到20秒时，状态机切换到绿灯状态；当计时达到50秒时，状态机切换到黄灯状态；当计时达到55秒时，状态机切换到红灯状态。
然后，状态机重新开始计时，循环执行上述过程。
3. 设计一个电梯控制系统，实现电梯的上升和下降功能，并能够响应乘客的楼层请求。
答案：电梯控制系统是一个较为复杂的时序逻辑电路设计问题。
我们可以使用一个状态机来实现该系统。
首先，我们需要定义电梯的各个状态，例如静止状态、上升状态和下降状态。
然后，我们可以使用一个计时器来计时，以确定电梯的运行时间。
当电梯处于静止状态时，它可以响应乘客的楼层请求，并根据请求的楼层决定是上升还是下降。
当电梯到达目标楼层时，它会停止运行并等待下一个请求。
当电梯处于上升或下降状态时，它会根据当前楼层和目标楼层的差值来确定运行方向，并在到达目标楼层后停止运行。
触发器及时序逻辑电路课堂练习一、填空题1．触发器具有 个稳定状态，在输入信号消失后，它能保持 不变。
2.”与非”门构成的基本RS 触发器，输入端是 和 ；输出端是 和 ，将 称为触发器的“0”状态， 称为触发器的“1”状态。
3.”与非”门构成的基本RS 触发器D R =1，, D S =0 时．其输出状态为 。
4．触发器电路中，D S 端、D R 端可以根据需要预先将触发器 ，而不受 的同步控制。
5．同步RS 触发器状态的 与 同步。
6.在时钟脉冲的控制下，JK 触发器根据输入信号J 、K 的不同情况，具有 、 、 和 功能。
7.在时钟脉冲下，JK 触发器输入端J=0，K=1时，触发器状态为 ；J=1、K=1时，触发器状态随CP 脉冲的到来而 。
8.在时钟脉冲的控制下，D 触发器具有 的功能。
9.在CP 脉冲到来后，D 触发器的状态与其 的状态相同。
10.在时钟脉冲控制下T 触发器具有 、 功能。
11.T 触发器受T 端输入信号控制，T= 时，不计数；T= 时计数，因此，它是一种可控的计数器。
12.寄存器是一种用来暂时存放 数码的数字逻辑部件，主要由 构成。
13.寄存器中，一个触发器可以存放 位二进制代码，要存放N 位二进制代码，就要有 个触发器。
14.寄存器分为 和 。
15.移位寄存器分为___________和_________。
二、单项选择题1.JK 触发器不具备（ ）功能。
A 置0B 置1C 计数D 模拟2. JK触发器的特征方程为（）A Q1+n=J Q n+K Q nB .Q1+n=J Q n+K Q nC Q1+n=J Q n+K Q nD .Q1+n= J Q n+K Q n3.当（）时，触发器翻转，每来一个CP脉冲，触发器的状态都要改变一次。
A J=0，K=0B J=0，K=1C J=1，K=0D J=1，K=14.（）触发器是JK触发器在J≠K条件下的特殊情况的电路。
A.DB. TC.RS5.（）触发器是JK触发器在J=K条件下的特殊情况的电路。
第9章习题解答9.1 题9.1图所示电路由D 触发器构成的计数器，试说明其功能，并画出与CP 脉冲对应的各输出端波形。
Q CP题9.1图解：(1)写方程时钟方程：0CP CP =；10CPQ =；21CP Q = 驱动方程：00n D Q =；11n D Q =；22n D Q =状态方程：0100n n Q D Q CP +==↑；11110n n Q D Q Q +==↑；21221n nQ D Q Q +==↑(2)列状态转换表 （3）画状态转换图111210210n n n n n n CP Q Q Q Q Q Q +++0 0 0 0 1 1 11 1 1 1 1 1 02 1 1 0 1 0 13 1 0 1 1 0 04 1 0 0 0 1 15 0 1 1 0 1 06 0 1 0 0 0 17 0 0 1 0 0 0(4)画波形图CP 2Q 1Q 0Q(5)分析功能该电路为异步三位二进制减法计数器。
9.6 已知题9.6图电路中时钟脉冲CP 的频率为1MHz 。
假设触发器初状态均为0，试分析电路的逻辑功能，画出Q 1、Q 2、Q 3的波形图，输出端Z 波形的频率是多少？CP题9.6图解：(1)写方程时钟方程：123CP CP CP CP ===驱动方程：113n n D Q Q =；212n n D Q Q =⊕；312n n D Q Q =状态方程：11113n n n Q D Q Q CP +==↑;12212n n n Q D Q Q CP +==⊕↑;13312n n n Q D Q Q CP +==↑ 输出方程：3n Z Q =(2)列状态转换表 （3）画状态转换图111321321n n n n n n CP Q Q Q QQ Q Z+++0 0 0 0 0 0 1 01 0 0 1 0 1 0 02 0 1 0 0 1 1 03 0 1 1 1 0 0 04 1 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 0 0 1 0 1 1 1 0 0 1 0 1(4)画波形图(5)分析功能该电路为能够自启动的同步5进制加法计数器。
1第十三章 触发器和时序逻辑电路13.1重点内容提要时序逻辑电路由组合逻辑电路和具有记忆作用的触发器构成。
时序逻辑电路的特点是：其输出不仅仅取决于电路的当前输入，而且还与电路的原来状态有关。
1． 双稳态触发器双稳态触发器的特点：1）.有两个互补的输出端 Q 和Q 。
2）．有两个稳定状态。
“1”状态和“0” 状态。
通常将 Q = 1和Q = 0 称为“1”状态，而把Q = 0和Q = 1称为“0” 状态。
3）．当输入信号不发生变化时，触发器状态稳定不变。
4）．在一定输入信号作用下，触发器可以从一个稳定状态转移到另一个稳定状态。
按其逻辑功能，触发器可分为：RS 触发器，JK 触发器、D 触发器、T 触发器和T ’触发器。
各时钟控制触发器的逻辑符号和逻辑功能见表13.1.1： 表13.1.1钟控制触发器的逻辑符号和逻辑功名称 逻辑符号次态方程RS 触发器Q R S Q n +=+1=⋅S R 0 （约束方程）JK 触发器1n n n Q JQ KQ +=+D 触发器D Q n =+1T 触发器1n n Q T Q +=⊕T ’ 触发器1n n Q Q +=把一种已有的触发器通过加入转换逻辑电路，可以转换成为另一种功能的触发器。
2．同步时序逻辑电路的分析同步时序逻辑电路的分析步骤如下：1．由给定的逻辑电路图写出下列各逻辑方程式： （1）各触发器的特性方程。
（2）各触发器的驱动方程。
（3）时序电路的输出方程。
2．将驱动方程代入相应触发器的特性方程，求得电路的状态方程（或次态方程）。
3．根据状态方程和输出方程，列出该时序电路的状态表，画出状态转换图或时序图。
4．根据电路的状态转换图说明该时序逻辑电路的逻辑功能。
3．典型的时序逻辑电路在数字系统中，最典型的时序逻辑电路是寄存器和计数器。
1）寄存器寄存器是用来存储数据或运算结果的一种常用逻辑部件。
寄存器的主要组成部分是在双稳态触发器基础上加上一些逻辑门构成。
4．有一T 触发器，在T =1时，加上时钟脉冲，则触发器 。
A ．保持原态 B ．置0 C ．置1 D ．翻转 5．假设JK 触发器的现态Q n =0，要求Q n +1=0，则应使 。
A ．J=×，K =0 B ．J=0，K=× C ．J=1，K=× D ．J=K=16．电路如图T4.6所示。
实现A Q Q n n +=+1的电路是 。
A ．B ．C ．D ．图T4.67．电路如图T4.7所示。
实现n n Q Q =+1的电路是 。
A ．B ．C ．D ．图T4.79．将D 触发器改造成T 触发器，如图T4.9所示电路中的虚线框内应是 。
图T4.9A ．或非门B ．与非门C ．异或门D ．同或门 13．用n 只触发器组成计数器，其最大计数模为 。
A ．n B ．2n C ．n 2 D ．2 n14．一个5位的二进制加计数器，由00000状态开始，经过75个时钟脉冲后，此计数器的状态为 ：A AA ACPCPCPTQA ．01011B ．01100C ．01010D ．0011115．图T4.15所示为某计数器的时序图，由此可判定该计数器为 。
A ．十进制计数器 B ．九进制计数器 C ．四进制计数器 D ．八进制计数器图T4.1516．电路如图T4.16所示，假设电路中各触发器的当前状态Q 2 Q 1 Q 0为100，请问在时钟作用下，触发器下一状态Q 2 Q 1 Q 0为 。
图T4.16A ．101B ． 100C ． 011D ． 00017．电路图T4.17所示。
设电路中各触发器当前状态Q 2 Q 1 Q 0为110，请问时钟CP 作用下，触发器下一状态为 。
图T4.17A ． 101B ．010C ．110D ．11118．电路如图T4.18所示， 74LS191具有异步置数的逻辑功能的加减计数器，其功CPQ 0Q 1Q 2Q 32能表如表T4.18所示。
时序逻辑电路练习1、试分析图所示时序逻辑电路的逻辑功能。
写出它的驱动方程、状态方程，列出状态转换真值表，画出状态转换图和时序图。
2、试分析图所示时序逻辑电路的逻辑功能。
写出它的驱动方程、状态方程，列出状态转换真值表，画出时序图。
3、分析如题图所示由边沿JK 触发器组成的时序逻辑电路，写出电路的驱动方程、状态方程，画出状态转换图。
4、如题图所示电路，写出电路的激励方程、状态方程，并画出状态转换图，并说明能否自启动。
1Q 1Q 21J 1K1J 1K1J 1KQ 3& ZC1 C1 C15、分析题图所示电路，试写出电路的驱动方程、状态方程，画出电路的状态转换图，指出电路的功能，检查能否自启动。
6、分析题图所示由边沿JK 触发器组成的时序逻辑电路，写出电路的驱动方程、状态方程，画出状态转换图。
＞ ＞CLK & Z Q 0 Q 1 Q 0 Q 1 FF 11D C1 FF 0 1DC1 CP CP7、分析题38图所示由边沿JK 触发器组成的时序逻辑电路，写出电路的驱动方程、状态方程和输出方程，画出状态转换图。
8、试分析如图所示时序逻辑电路，画出时序图和状态转换图，指出电路的逻辑功能。
9、分析如图所示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出状态转换表、状态转换图和时序图。
10、如图所示为利用74LS161的同步置数功能构成的计数器（本题5分）分析（1）当D3D2D1D0=0000时为几进制计数器？（3分）（2）当D3D2D1D0=0001时为几进制计数器？（2分）用74161实现12进制计数器八、用集成计数器构成N进制计数器1、用74163由反馈归零法构成六进制计数器，画出逻辑图，列出状态表。
74163的逻辑符号如图所示 74163的功能表2、用74LS90按8421码组成六十五进制计数器。
74LS90的逻辑符号74LS90的功能表。
时序逻辑电路练习及答案一、填空题（每空2分，共22分）1、时序逻辑电路中一定包含__________。
2、时序逻辑电路在任一时刻的输出不仅取决于_________,而且还取决于__________。
3、根据存储电路中触发器的动作特点不同，时序逻辑电路可以分为________时序逻辑电路和________时序逻辑电路。
4、若要构成七进制计数器，电路需要个状态，最少用个触发器，它有个无效状态。
5、若两个电路状态在相同的输入下有相同的输出，并且转换到同样一个次态去，则称这两个状态为___________。
6、触发器在脉冲作用下同时翻转的计数器叫做计数器， n位二进制计数器的容量等于。
二、判断题（每题2分，共10分）1、时序电路包含组合电路和存储电路两部分，存储电路是必不可少的。
2、同步时序逻辑电路中的无效状态是由于状态表没有达到最简所造成的。
3、即使电源关闭，移位寄存器中的内容也可以保持下去。
4、采用 74LS161 芯片可构成地址计数器，但最多不能超过 8 位地址。
5、74LS190 芯片和74HC190芯片功能完全相同三、选择题（每题3分，共18分）1、下列电路中，能够存储数字信息的是（）；A 译码器；B 全加器；C 寄存器；D 编码器；2、时序逻辑电路的输出状态的改变( )。
A. 仅与该时刻输入信号的状态有关；B. 仅与时序电路的原状态有关；C. 与A.、B.皆有关D.输出信号的次态3、( )触发器可以用来构成移位寄存器。
A. 基本R-SB. 同步R-SC. 同步D D. 边沿D4、用n个触发器构成计数器，可得到最大计数长度是（）。
2 nA、nB、n2C、n2D、15、用触发器设计一个24进制的计数器，至少需要( )个触发器。
A、 3B、4C、 5D、66、一个4位的二进制加计数器，由0000状态开始，经过25个时钟脉冲后，此计数器的状态为( )A、1100B、1000C、1001D、1010四、时序逻辑电路的分析（30分）电路如图所示，按要求进行分析。
1第十三章触发器和时序逻辑电路13.1重点内容提要时序逻辑电路由组合逻辑电路和具有记忆作用的触发器构成。
时序逻辑电路的特点是：其输出不仅仅取决于电路的当前输入，而且还与电路的原来状态有关。
1. 双稳态触发器双稳态触发器的特点：1) .有两个互补的输出端Q和Q。
2) .有两个稳定状态。
“ 1”状态和“ 0”状态。
通常将Q = 1和Q = 0称为“1”状态，而把Q =0和Q = 1称为“ 0”状态。
3) .当输入信号不发生变化时，触发器状态稳定不变。
4) .在一定输入信号作用下，触发器可以从一个稳定状态转移到另一个稳定状态。
按其逻辑功能，触发器可分为：RS触发器，JK触发器、D触发器、T触发器和T'触发器。
各时钟控制触发器的逻辑符号和逻辑功能见表13.1.1:表13.1.1钟控制触发器的逻辑符号和逻辑功把一种已有的触发器通过加入转换逻辑电路，可以转换成为另一种功能的触发器。
2. 同步时序逻辑电路的分析同步时序逻辑电路的分析步骤如下：1 •由给定的逻辑电路图写出下列各逻辑方程式： (1) 各触发器的特性方程。
(2) 各触发器的驱动方程。
(3) 时序电路的输出方程。
2 •将驱动方程代入相应触发器的特性方程，求得电路的状态方程(或次态方程)。
3 •根据状态方程和输出方程，列出该时序电路的状态表，画出状态转换图或时序图。
4 •根据电路的状态转换图说明该时序逻辑电路的逻辑功能。
3 •典型的时序逻辑电路在数字系统中，最典型的时序逻辑电路是寄存器和计数器。
1) 寄存器寄存器是用来存储数据或运算结果的一种常用逻辑部件。
寄存器的主要组成部分是在双稳态触发器 基础上加上一些逻辑门构成。
按功能分，寄存器分为数码寄存器和移位寄存器。
移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移动的逻辑功能部件。
通常有左移寄存器、右移 寄存器、双向移位寄存器和循环移位寄存器。
移位寄存器可实现数据的串行、并行转换，数据的运算和 数据的处理等。
触发器一、单项选择题：(1)对于D触发器，欲使Q n+1=Q n，应使输入D=。
A、0B、1C、QD、(2)对于T触发器，若原态Q n=0，欲使新态Q n+1=1，应使输入T=。
A、0B、1C、Q(4)请选择正确的RS触发器特性方程式。
A、B、C、 (约束条件为)D、(5)请选择正确的T触发器特性方程式。
A、B、C、D、(6)试写出图所示各触发器输出的次态函数(Q)。
n+1A、B、C、D、(7)下列触发器中没有约束条件的是。
A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器二、多项选择题：(1)描述触发器的逻辑功能的方法有。
A、状态转换真值表B、特性方程C、状态转换图D、状态转换卡诺图(2)欲使JK触发器按Q n+1=Q n工作，可使JK触发器的输入端。
A、J=K=0B、J=Q,K=C、J=,K=QD、J=Q,K=0(3)欲使JK触发器按Q n+1=0工作，可使JK触发器的输入端。
A、J=K=1B、J=0,K=0C、J=1,K=0D、J=0,K=1(4)欲使JK触发器按Q n+1=1工作，可使JK触发器的输入端。
A、J=K=1B、J=1,K=0C、J=K=0D、J=0，K=1三、判断题：(1)D触发器的特性方程为Q n+1=D，与Q无关，所以它没有记忆功能。
（）n(2)同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。
（）(3)主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。
（）(8)同步RS触发器在时钟CP=0时，触发器的状态不改变( )。
(9)D触发器的特性方程为Q n+1=D，与Q n无关，所以它没有记忆功能( )。
(10)对于边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次( )。
四、填空题：(1)触发器有（）个稳态，存储8位二进制信息要（）个触发器。
(2)在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的（），触发方式为（）式或（）式的触发器不会出现这种现象。
1第十三章 触发器和时序逻辑电路13.1重点内容提要时序逻辑电路由组合逻辑电路和具有记忆作用的触发器构成。
时序逻辑电路的特点是：其输出不仅仅取决于电路的当前输入，而且还与电路的原来状态有关。
1． 双稳态触发器双稳态触发器的特点：1）.有两个互补的输出端 Q 和Q 。
2）．有两个稳定状态。
“1”状态和“0” 状态。
通常将 Q = 1和Q = 0 称为“1”状态，而把Q = 0和Q = 1称为“0” 状态。
3）．当输入信号不发生变化时，触发器状态稳定不变。
4）．在一定输入信号作用下，触发器可以从一个稳定状态转移到另一个稳定状态。
按其逻辑功能，触发器可分为：RS 触发器，JK 触发器、D 触发器、T 触发器和T ’触发器。
各时钟控制触发器的逻辑符号和逻辑功能见表13.1.1： 名称 逻辑符号次态方程RS 触发器Q R S Q n +=+1=⋅S R 0 （约束方程）JK 触发器1n n n Q JQ KQ +=+D 触发器D Q n =+1T 触发器1n n Q T Q +=⊕T ’ 触发器1n n Q Q +=把一种已有的触发器通过加入转换逻辑电路，可以转换成为另一种功能的触发器。
2．同步时序逻辑电路的分析精选同步时序逻辑电路的分析步骤如下：1．由给定的逻辑电路图写出下列各逻辑方程式： （1）各触发器的特性方程。
（2）各触发器的驱动方程。
（3）时序电路的输出方程。
2．将驱动方程代入相应触发器的特性方程，求得电路的状态方程（或次态方程）。
3．根据状态方程和输出方程，列出该时序电路的状态表，画出状态转换图或时序图。
4．根据电路的状态转换图说明该时序逻辑电路的逻辑功能。
3．典型的时序逻辑电路在数字系统中，最典型的时序逻辑电路是寄存器和计数器。
1）寄存器寄存器是用来存储数据或运算结果的一种常用逻辑部件。
寄存器的主要组成部分是在双稳态触发器基础上加上一些逻辑门构成。
按功能分，寄存器分为数码寄存器和移位寄存器。
移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移动的逻辑功能部件。
通常有左移寄存器、右移寄存器、双向移位寄存器和循环移位寄存器。
移位寄存器可实现数据的串行、并行转换，数据的运算和数据的处理等。
2）计数器计数器是一种对输入脉冲数目进行计数的时序逻辑电路，被计数的脉冲信号称为计数脉冲。
计数器除计数外，还可以实现定时、分频等，在计算机及数字系统中应用极广。
计数器种类很多，通常有如下不同的分类方法。
（1）按逻辑功能可分为加法计数器、减法计数器和可逆计数器。
（2）按计数进制可分为二进制计数器、十进制计数器和任意进制计数器等。
（3）按工作方式可分为同步计数器和异步计数器。
集成电路74161型四位同步二进制计数器图13.1.1为74161型四位同步二进制可预置计数器的外引线排列图及其逻辑符号，其中D R 是异步(a ) 外引线排列图 (b ) 逻辑符号图13.1.1 74161型四位同步二进制计数器清零端，LD 是预置数控制端，0123A A A A 是预置数据输入端，EP 和ET 是计数控制端，Q 3Q 2Q 1Q 0是计数输出端，RCO 是进位输出端。
74161型四位同步二进制计数器具有以下功能：① 异步清零。
D R =0时，计数器输出被直接清零，与其他输入端的状态无关。
② 同步并行预置数。
在D R =1条件下，当LD =0且有时钟脉冲CP 的上升沿作用时，3A 、2A 、1A 、0A 输入端的数据3d 、2d 、1d 、0d 将分别被3Q 、2Q 、1Q 、0Q 所接收。
③ 保持。
在D R LD ==1条件下，当=⋅EP ET 0，不管有无CP 脉冲作用，计数器都将保持原有状态第13章 触发器和时序逻辑电路不变。
需要说明的是，当=EP 0，=ET 1时，进位输出RCO 也保持不变；而当=ET 0时，不管EP 状态如何，进位输出RCO =0。
④ 计数。
当D R LD EP ET ====1，且有时钟脉冲CP 的上升沿作用时，74161处于计数状态。
集成电路74LS290异步十进制计数器。
其外引线排列图如图13.1.2所示。
它由一个一位二进制计数器和一个异步五进制计数器组成。
如果计数脉冲由0CP 端输入，输出由0Q 端引出，即得二进制计数器；如果计数脉冲由1CP 端输入，输出由123Q Q Q 引出，即是五进制计数器；如果将0Q 与1CP 相连，计数脉冲由0CP 输入，输出由0123Q Q Q Q 引出，即得8421码十进制计数器。
因此，又称此电路为二-五-十进制计数器。
当复位输入==)2(0)1(0R R 1，且置位输入=⋅)2(9)1(9S S 0时，74LS290的输出被直接清零；只要置位输入==)2(9)1(9S S 1，则74LS290的输出将被直接置9，即3210Q Q Q Q =1001；只有同时满足=⋅)2(0)1(0R R 0和=⋅)2(9)1(9S S 0时，才能在计数脉冲(下降沿)作用下实现二-五-十进制加法计数。
图13.1.2 74LS290异步十进制计数器4．通用集成定时器555通用集成定时器555是一种将模拟电路和数字逻辑电路巧妙地组合在一起的中规模集成电路。
通用集成定时器的内部逻辑电路图如图13.3.3所示，它由三个电阻值为5 k Ω的电阻组成的分压器、两个比较器1C 和2C 、基本RS 触发器、输出级和放电管等五部分组成。
图13.3.3 555集成定时器的内部逻辑电路图555定时器功能如表13.1.2所示。
表13.1.2 555定时器功能表输 入输 出复位D R '1I u2I u输出o u 晶体管T 0 ××0 导通 1 CC 23U > CC 13U > 0 导通 1CC 23U < CC 13U < 1截止精选1 CC23U<CC13U>保持保持555定时器外加少量的阻容元件就可以组成性能稳定而精确的多谐振荡器、单稳电路、施密特触发器等，应用十分广泛。
13．2典型题解例1：画出与非门构成的基本R S触发器,Q Q的波形，,D DS R的波形如图13.2.1所示。
图13.2.1基本R S触发器波形，,D DS R的波形解:画出与非门构成的基本R S触发器,Q Q的波形，如图13.2.2所示。
图13.2.2例1的波形图例2 如图13.2.3所示，运用基本SR锁存器消除机械开关触点抖动引起的脉冲输出。
图13.2.3例2的图解:运用基本SR锁存器消除机械开关触点抖动引起的脉冲输出的电路如图13.2.4所示。
第13章触发器和时序逻辑电路图13.2.4例2的电路图和波形图例3：画出如图13.2.5所示的输入信号下，钟控R S触发器,Q Q的输出波形（设Q的初始态为“0”态）13.2.5例3的输入波形图解:C P高电平时触发器状态由R、S确定。
钟控R S触发器,Q Q的输出波形如图13.2.6所示。
13.2.6例3的钟控R S触发器,Q Q的输出波形图例4设下降沿触发的JK触发器时钟脉冲和J、K信号的波形,如图13.2.7所示试画出输出端Q的波形。
设触发器的初始状态为0。
精选13.2.7例4的输入波形图解: 输出端Q的波形如图13.2.8所示。
13.2.8例4的触发器Q的输出波形图例5分析图13.2.9所示的同步时序逻辑电路的功能。
图13.2.9例5的逻辑电路图解：该电路的存储电路由J-K触发器构成，组合电路由门电路构成，属于Mealy型时序逻辑电路。
分析过程如下：第13章 触发器和时序逻辑电路1．写出时序电路的各逻辑方程式（1）这是一个同步时序电路，故时钟方程可以不写 （2）时序电路的驱动方程111J K == 221n J K X Q ==⊕（3）时序电路的输出方程。
12121212n n n n n n n nZ XQ Q XQ Q XQ Q XQ Q ==+2．将驱动方程代入J-K 触发器特性方程，得到状态方程12121211111()()11n n n n nn n n n Q X Q Q X Q Q Q Q Q Q++=⊕+⊕=⋅+⋅=3．列出该时序电路的状态表，画出状态转换图和时序图状态表的列法是：先填入现态Q 2n Q 1n 以及输入X 的的所有取值组合，然后将每一种取值组合值分别代入输出方程及状态方程，求出相应的输出值Z 和次态值Q 2n+1、Q 1n+1。
由此可得到状态表如表13.2.1所示。
根据状态表可以画出状态图如图13.2.10所示，电路的工作波形如图13.2.11示。
图13.2.10 例5的状态图CP X Q 2 Q 1 Z图13.2.11 例5电路的工作波形X/Z4．电路的逻辑功能分析由状态图可知，例5中的逻辑电路是一个二进制可逆计数器。
输入X为低电平（X=0）时，计数器将由初态00开始加计数。
每来一个计数脉冲，计数器加1，依次为00→01→10→11。
当计数器累加4个脉冲后，其状态由11变为00，并产生一个进位脉冲（Z=1）。
当输入为高电平（X=1）时，计数器将由初态11开始减计数。
每来一个脉冲，计数器减1，依次为11→10→01→00。
当计数器累减4个脉冲后，其状态由00变为11，产生一个借位脉冲（Z=1）。
这样，我们把输入X称为加减控制信号，CP称为计数脉冲，于是Z就是进位（X=0时）或者借位（X=1）信号。
因此，图13.2.9是一个在X控制下的对CP 脉冲既能加计数又能减计数的模4可逆计数器。
图13.2.11中，画出了减计数情况下电路的工作波形。
例6 用74LVC161构成九进制加计数器。
解：九进制计数器应有9个状态，而74 LVC 161在计数过程中有16个状态。
如果设法跳过多余的7个状态，则可实现模9计数器。
(1) 反馈清零法用74LVC161构成九进制加计数器如图13.2.12所示。
图13.2.12例6电路图各状态图(2) 反馈置数法一用74LVC161构成九进制加计数器如图13.2.13所示。
图13.2.13例6电路图反馈置数法二用74LVC161构成九进制加计数器如图13.2.14所示。
0010011000000101 0100 0011000110000111 1001Q3Q2Q1Q0精选第13章触发器和时序逻辑电路图13.2.14例6电路图例7图13.2.15所示为用555定时器组成的液位监控电路，当液面低于正常值时，监控器发声报警。
①说明监控报警的原理。
②计算扬声器发声的频率。
解：①图13.2.15所示电路是由555定时器组成的多谐振荡器，其振荡频率由R1、R2和C的值决定。
电容两端引出两个探测电极插入液体内。
液位正常时，探测电极被液体短路，振荡器不振荡，扬声器不发声。
当液面下降到探测电极以下时，探测电极开路，电源通过R1、R2给C充电，当Cu升至CC23U时，振荡器开始振荡，振荡器发声报警。
