下载文档原格式
数字电子技术实验实验6.6 计数、译码和显示电路一、实验目的1.学习计数器、译码器和七段显示器的使用方法。
2.掌握计数器、译码器和七段显示器的综合应用。
3.掌握用示波器测试计数器输出波形的方法。
二、实验任务用74LS161计数器、4511译码器、BS311201显示器各两片和74LS00一片实现一个带显示的60进制计数器。
完成表6-6-1及6-6-2测试，个位波形测试。
三、实验设备数字电路实验箱(74LS161、4511、BS311201、74LS00数字集成芯片、脉冲源)、数字万用表、示波器、导线。
四、实验原理74LS161引脚图4511引脚图七段数码管显示笔段BS311201共阴极显示器，COM接地；BS311101共阳极显示器，COM 接电源+5V 。
输入低位CC4511 BCD 码七段译码器,驱动共阴数码管BS311201集成片。
当译码器输入码超过“1001”时，译码器的输出为全为0，数码管熄灭。
译码输出输入高位74LS161逻辑符号输出高位74LS161DQ C Q B Q AQ DCBACR CPLDET EPCo输入输出端说明CR ：异步清零端，低电平有效；LD ：同步置数端，低电平有效；ET 、EP ：使能端，高电平有效；CP ：计数器时钟；D 、C 、B 、A ：数据输入端；Q D 、Q C 、Q B 、Q A ：数据输出端；Co ：进位端。
输入输出CR LD ET EP CP D C B AQ D Q C Q B Q A××××××××10×× d c b a1111××××1 1 0 ××××××1 1 ×0 ×××××0 0 0 0d c b a加计数保持保持74LS161功能表低电平有效74LS161是一个可预置的4位二进制同步加法计数器，它的计数长度是16。
计数器及其译码显示电路设计一、引言计数器及其译码显示电路是数字电路中常见的模块，广泛应用于计数、测量、定时等领域。
本文将介绍计数器及其译码显示电路的设计原理和实现方法。
二、计数器的基本原理计数器是一种能够在一定范围内按照规定的步长进行累加或累减操作的电路。
常见的计数器有二进制计数器和十进制计数器两种。
1.二进制计数器二进制计数器是指能够在二进制数字系统中进行累加或累减操作的电路。
其基本原理是通过触发器来实现数据存储和状态转移，以达到累加或累减的目的。
常见的二进制计数器有同步计数器和异步计数器两种。
同步计数器是指所有触发器都在同一个时钟脉冲下进行状态转移，因此具有较高的稳定性和精度。
异步计数器则是指每个触发器都有自己独立的时钟输入，因此具有较高的速度和灵活性。
2.十进制计数器十进制计数器是指能够在十进制数字系统中进行累加或累减操作的电路。
其基本原理是通过将二进制计数器的输出信号转换为十进制数字系统中的数字，以达到实现十进制计数的目的。
常见的十进制计数器有BCD计数器和二进制-BCD码转换器两种。
三、译码显示电路的基本原理译码显示电路是一种能够将数字信号转换为对应的字符或图形信号进行显示的电路。
常见的译码显示电路有BCD-7段译码器和BCD-10段译码器两种。
1.BCD-7段译码器BCD-7段译码器是指能够将4位二进制代码转换为对应的7段LED数字管显示信号的电路。
其基本原理是通过查表法将4位二进制代码映射到对应的7段LED数字管上，以实现数字信号到字符信号的转换。
2.BCD-10段译码器BCD-10段译码器是指能够将4位二进制代码转换为对应的10个LED 灯管显示信号的电路。
其基本原理与BCD-7段译码器相似，不同之处在于需要额外添加3个LED灯管用于表示“.”、“-”和“+”等符号。
四、计数器及其译码显示电路设计实例下面以一个4位同步二进制计数器及其对应的BCD-7段译码器为例，介绍其设计过程。
实验8_计数译码显示电路
计数译码显示电路是一种用于显示计算机数字信息的电路。
它使用一组多位译码器，
将二进制数字转换为十进制，然后显示出来，为人们提供了数字信息的直观化。
计数译码显示电路主要由数据锁存器、译码器组成，它们是电路中的关键元件。
数据
锁存器的作用是将计算机的数字信号锁定，避免数字信号在译码过程中的变化。
而译码器
组则负责由二进制到十进制的转换，一般采用反激型译码器，因其结构简单，抗干扰能力强，稳定可靠，现在广泛使用于计算机领域。
计数译码显示电路主要由若干常用元件组成，如7段数码管、电阻、电容、电源等显
示模块，它可以实现不同的显示功能，如联机可显示多种状态，目前计数译码显示电路广
泛应用于各种电子产品，如手机、电子秤、家用空调、摄像机等。
计数译码显示电路的研究于1958年由英国计算机专家罗伯特·泰森发表，其最大的
创新之处在于它可以让两个不同的逻辑电路和显示电路三者分离，得以实现显示数字信息，当时也是诸多技术领域的里程碑，深受理论研究者和工程实践者的赞誉。
计数译码显示电路具有显示可靠、稳定性强等优点，是微电子系统中常用的一种显示
仪表。
它弥补了旧式显示设备，相当于把显示器技术发挥到极致，在键盘设计上，多个计
数译码显示电路能够降低摩擦损耗，使键盘使用寿命增加，使用范围更加广泛。
【实验题目】译码显示电路姓名：学号：专业：【实验目的】1 、掌握中规模集成译码器的逻辑功能和使用方法2 、熟悉数码管的使用【实验仪器及器件】仪器及器件名称型号数量数字电路实验箱DS99-1A1数字万用表DY21061双踪示波器CS-41351器件74LS1941 74LS731 74LS002 74LS511【实验内容】1、按表1测试74LS1940将74LS194的Cr'、S1、S0分别接入逻辑模拟开关DQ D1、D2, D0~D3S入另一组逻辑模拟开关,Q0~Q莪入“0-1”显示器，即可按照表（二）进行测试。
本人在实验中是通过接入显示灯和示波器分析各种状态来判断测试是否正常。
2、按图1实现四节拍顺序脉冲发生器CP图151r作状志0X X置等10Q1 ■保持1011]0左莎1井打送致表1 74LS1940功能表将Q。
Q1, Q1、Q2和Q2、Q3分别接入双踪示波器。
打开电源后应首先用模拟开关对节拍发生器进行活零操作，再用双踪示波器观察各组之间波形的相位对应关系。
下面图2为QO Q1输出波形关系。
图23、按图2实现四位扫描译码显示电路。
采用内容⑵ 顺序脉冲作为D s信号。
8421BC 况用逻辑模拟开关输入。
自行设计伪码灭灯电路，使正常输入BCD；时输出为“1",伪码输入时灭灯。
LlSGr | L1SG3| LISGJ |LISG4a b c d e f 6Ya Yb Vc Yd Ye Yf Yg 74LS48A3 A2 Al AOAi图2BI/RBO=A3( A2+A1 从而构成伪码灭灯电路①将图1中的Q0~QW应输入图2中A0~A3图1中D0~D3g逻辑模拟开关, 输入8421BC况。
②伪码灭灯电路设计：表伪码灭灯电路真值表根据表3卡诺图可以得到:表3对应卡诺图4、自行设计电路在4联装LED数码管同时显示出4个不同的0-7的数字（以下内容通过软件仿真实现）Ds1Ds2Ds3Ds4 有四个循环状态：0111,1011,1101,1110 。
计数译码显示电路实验报告实验目的：掌握编码与解码的基本原理和技术。
设计与实现一个计数译码显示电路。
提高电子电路设计与实验能力。
实验原理：计数译码显示电路是利用数字集成电路实现的一种数字计数显示方法。
它通过计数器将输入的时钟信号转化为二进制数码输出，然后通过译码器将二进制数码转为七段数码管的控制信号，从而使得七段数码管实现相应的数字显示。
实验器材：1.CD4017计数器芯片2.CD4511译码器芯片3.七段共阳数码管4.电阻、电容、电源、开关等实验步骤：1. 将CD4017计数器芯片的1脚连接到电源Vcc，16脚连接到地GND。
2.连接计数器的时钟输入脚13和复位输入脚15到电路中适当位置，并设置相应的电源和开关。
3. 将译码器CD4511的Vcc脚和GND脚连接到电源和地，将A、B、C、D四个输入脚连接到计数器的Q0-Q3输出脚。
4.将译码器的a、b、c、d、e、f、g七个输出脚连接到七段数码管的a、b、c、d、e、f、g控制脚。
5. 连接七段数码管的共阳脚到电源Vcc。
实验结果：通过调整计数器CD4017的时钟频率、复位电平和输入信号，我们可以观察到七段数码管显示出不同的数字，从0到9循环显示。
实验分析：计数译码显示电路利用计数器进行计数和译码器进行解码，通过将二进制数码转换为七段数码管的控制信号，实现了数字的显示。
实验中需要注意选择适当的电阻、电容等元器件，以确保电路的稳定工作。
另外，对于七段数码管的显示，还可以通过连接额外的译码器和复用技术进行更复杂的显示设计。
实验总结：通过本实验，我们掌握了计数译码显示电路的基本原理与设计方法，提高了对数字集成电路的理解和应用能力。
实验结果令人满意，并加深了对数字电路的认识。
在今后的学习和实践中，我们将继续加强对电子电路设计与实验的掌握，提高自己的技术水平。
实验计数、译码和显示电路一、实验目的：1. 掌握二进制加减计数器的工作原理。
2. 熟悉中规模集成计数器及译码驱动器的逻辑功能和使用方法。
二、实验准备：1.计数：计数是一种最简单、最基本的逻辑运算，计数器的种类繁多，如按计数器中图3.11.2另外一种可预计的十进制加减可逆计数器CD4510，用途也非常广，其引脚排列如图3.11.3所示，其中，E P 为预计计数使能端，in C 为进位输入端，1P ~4P 为预计的输入端，out C 为进位输出端，U /D 为加减控制端，R 为复位端，CD4510输入、输出间的逻辑功能如表所示。
表3.11.2：。
2. 译码与显示：十进制计数器的输出经译码后驱动数码管，可以显示0~9十个数字，CD4511是BCD~7段译码驱动集成电路，其引脚排列如图3.11.4所示。
LT 为试灯输入，BI 为消隐输入，LE 为锁定允许输入，A 、B 、C 、D 为BCD 码输入，a~g 为七段译码。
CD4511的逻辑功能如表所示。
LED 数码管是常用的数字显示器，分共阴和共阳两种，BS112201是共阴的磷化镓数码管，其外形和内部结构如图3.11.5所示。
图3.11.5三、计算机仿真实验内容：1. 计数10的电路：(1).单击电子仿真软件Multisim7基本界面左侧左列真实元件工具条“CMOS”按钮，从弹出的对话框“Family”栏中选“CMOS_10V”，再在“Component”栏中选取4093BD和4017BD各一只，如图3.11.6所示，将它们放置在电子平台上。
图3.11.6(2).单击电子仿真软件Multisim7基本界面左侧左列真实元件工具条“Source”按钮，从弹出的对话框“Family”栏中选“POWER_SOURCES”，再在“Component”栏中选取“VDD”和地线，将它们调出放置在电子平台上。
(3). 双击“VDD”图标，将弹出如图3.11.7所示对话框，将“V oltage”栏改成“10”V，再点击下方“确定”按钮退出。
计数译码显示电路实验报告总结本次实验是关于计数译码显示电路的搭建和测试。
通过实验，我们掌握了计数器的原理和译码显示电路的工作原理，并能够正确地搭建和测试这些电路。
实验中，我们使用的计数器是74LS161，它是一种同步4位二进制计数器，能够实现递增和递减计数，并能够输出位宽为4位的计数值。
我们将其与译码显示电路74LS47相连，通过74LS47将计数器的输出值转换成7段数码管所显示的数字。
在实验前，我们先对74LS161计数器和74LS47译码显示电路的原理进行了学习和理解。
我们知道，74LS161计数器拥有一个时钟输入，通过时钟信号的触发，可以实现计数器的递增或递减。
而74LS47译码显示电路拥有四个输入端口，分别对应着四位二进制码的输出，通过译码器将输出值转换成7段数码管所显示的数字。
在搭建电路时，我们按照实验指导书中给出的电路图和连接方式进行了连接。
在连接时，我们要注意电路的接线是否正确，以免出现电路短路或开路等问题。
在实验过程中，我们进行了递增和递减计数的测试，观察数码管的显示结果。
我们发现，当计数器的计数值递增或递减时，数码管显示的数字也相应地改变。
这说明我们搭建的电路连接正确，电路能够正常工作。
在实验中，我们还进行了译码器的测试。
我们先将74LS161计数器的输出接到译码器的输入端口，然后将译码器的输出端口分别接到不同的7段数码管上，观察数码管的显示结果。
我们发现，译码器能够正确地将计数器输出值转换成7段数码管所显示的数字。
这说明我们搭建的译码器电路也正确无误。
总的来说，本次实验使我们掌握了计数器和译码显示电路的原理和工作方式，并能够正确地搭建和测试这些电路。
通过本次实验，我们不仅提高了自己的实验操作能力，也加深了对数字电路原理的理解。
译码显示电路试验报告译码显示电路试验报告一、试验目标本试验主要目标是设计并实现一个译码显示电路，该电路接收一组二进制编码信号，并将其转换为对应的七段数码管显示输出，以实现数字的直观显示。
二、试验原理译码显示电路的核心原理是利用编码器将数字信号转换为二进制编码，再利用译码器将二进制编码转换对应的七段数码管点亮，以显示数字。
其中，七段数码管由七个独立的LED段（A、B、C、D、E、F、G）组成。
三、硬件设计1.编码器：采用4-to-16编码器，将4位二进制数转换为16位输出，以实现对输入信号的编码。
2.译码器：采用7-to-8译码器，将8位二进制数转换为7段数码管的输出，以实现对七段数码管的点亮。
3.数码管：采用共阳极七段数码管，接收译码器的输出信号，以显示相应的数字。
四、软件设计本试验采用Verilog HDL语言进行编程设计。
1.编码器模块：通过输入的4位二进制数，控制编码器的输出。
2.译码器模块：通过译码器将编码器的输出转换为七段数码管的输出。
3.数码管模块：通过驱动数码管的7个LED段，实现数字的显示。
五、测试与分析1.测试方法：通过改变输入的4位二进制数，观察数码管显示的数字是否正确。
2.测试结果与分析：对所有可能输入进行测试，均得到了正确显示结果，验证了电路的正确性。
六、结论本试验成功设计并实现了一个译码显示电路，该电路可以将4位二进制数转换为对应的七段数码管显示输出，实现了数字的直观显示。
本试验中，硬件设计合理，软件设计也达到了预期的目标。
但是，由于硬件设备的限制，本试验未能对更高位数的译码显示电路进行设计和测试。
在未来的工作中，我们建议进一步扩展电路的设计，以实现对更高位数数字的译码显示。
七、建议与展望本试验虽然已经实现了一个相对简单的译码显示电路，但是在实际应用中可能还需要进行一些改进和优化。
以下是对未来工作的建议和展望：1.考虑采用更先进的数字芯片技术，以提高电路的稳定性和可靠性。
实验一译码、显示电路的设计一、实验目的1 巩固和加深对MAX+PLUSⅡ CPLD开发系统的理解和使用；2 掌握硬件实验装置使用方法；3 掌握综合性电路的设计、仿真、下载、调试方法。
二实验仪器设备1 PC机一台2 EDA教学实验系统，1套3 CPLD实验装置，1套三实验内容及步骤（一）用VHDL语言设计2-4译码器1、设计输入（1）开机,进入MAX+PLUSⅡ开发系统。
（2）在主菜单中选NEW，从输入文件类型选择菜单中选文本编辑文件输入方式，进行文本编辑, 并输入VHDL程序代码。
（3）打开FILE主菜单，选择SAVE AS，将程序以实体名保存2、电路的编译与适配（1）选择芯片型号选择当前项目文件，将设计所实现的实际芯片进行编译适配，点击Assign\Device菜单选择芯片，如下图1-2对话筐所示。
如果此时不选择适配芯片的话，该软件将自动把所有适合本电路的芯片一一进行编译适配，这将耗费你许多时间。
该例程中我们选用CPLD芯片来实现，如FLEX8000系列的EPF8282ALC84-4芯片，或FLEX10K系列EPF10K10LC84-4器件。
注意：A、根据实验系统进行选择B、只作仿真可以不选器件，让系统自动分配（2）编译适配启动MAX+plus II \ Compiler菜单，按Start开始编译，并显示编译结果，生成下载文件。
如有错误待修改后再进行编译适配，如下图1-3所示。
注意，此时在主菜单栏里的 Processing菜单下有许多编译时的选项，视实际情况选择设置。
如果说你设计的电路顺利地通过了编译，在电路不复杂的情况下，就可以对芯片进行编程下载，直到设计的硬件实现。
为了检验设计的正确性，那么对其仿真就显得非常必要。
3、电路仿真与时序分析MaxplusII教学版软件支持电路的功能仿真（或称前仿真）和时序分析（或称后仿真）。
（1）启动MaxplusII\Wavefrom editor菜单，进入波形编辑窗口，如下图1-4所示。
实验3 计数译码显示电路（设计）
一、实验目的
1、掌握2—10进制译码器和数码管的功能和使用。
2、熟悉集成计数器74LS90的功能。
3、学会用74LS90设计任意进制计数器。
二、实验仪器及器材
1、数字电路实验箱 2.双踪示波器
2、器件：74LS90（集成计数器）、74LS00、74LS47（BCD--七段译码器）、数码管 三、实验原理（含器件介绍） 1．集成计数器
计数器是计算机和数字逻辑系统的基本部件之一，它不仅能计脉冲数，还能用作数字系统的分频器、定时器和运算器等。
根据计数器中数值增减的不同，计数器可以分为加法计数器、减法计数器以及两者兼有的可逆计数器；根据进位制不同，可分为二进制计数器、十进制计数器、八进制计数器等多种；根据计数器中各触发器状态的更新所受时钟脉冲控制的相同与否，可分为同步计数器和异步计数器。
本实验中采用的74LS90计数器是由二进制及五进制电路构成的中规模集成电路，引脚图如图3.1所示。
图3.1 74LS90引脚图
0CP : Clock (Active LOW going edge) Input to ÷2 Section 1CP : Clock (Active LOW going edge) Input to ÷5 Section (LS90)
1MR ,2MR : Master Reset (Clear) Inputs 1MS ,2MS : Master Set (Preset-9, LS90) Inputs 0Q : Output from ÷2 Section 1Q ,2Q ,3Q : Outputs from ÷5 (LS90) Sections
图3.2 74LS90逻辑符号
74LS90可以构成十进制计数器： a.
将Q A 接到B CP ，计数脉冲由A CP 输入，则输出为8421码；
b. 将Q D 接到A CP ，计数脉冲由B CP 输入，则输出为5421码。
74LS90计数器的工作电压U CC =5V ，表3－1是其功能表。
H=HIGH V oltage Level L=LOW V oltage level X=Don ’t Care （irrelevant ）
表3－1 74LS90功能表
为便于将计数器预置成“0”（0000）或“9”（1001），74LS90还设置了两个置0输入端R 0(1)、R 0(2)和两个置9输入端S 9(1)、S 9(2)。
由表3－1可知，74LS90有三种工作方式：直接置0、直接置9和计数，并且置9优先于置0。
通过复位法和置位法可以得到M ≤10的M 进制计数。
计数器初态为0000，复位法是将第M 个时钟脉冲作用下产生的“1”电平输出Q 端去控制置0输入端R 0(1)、R 0(2)，使计数器复位为0000状态而构成M 进制计数的方法；置位法是将第M-1个时钟脉冲作用下产生的“1”电平输出Q 端去控制置9输入端S 9(1)、S 9(2)，使计数器状态跳到“9”（即1001状态），第M 个脉冲到达时计数器复位为0000状态而构成M 进制计数的方法。
以六进制异步计数器的复位法设计为例，见图3.3：Q A 接到B CP ，计数脉冲由A CP 输入，则输出为8421码。
将Q C 、Q B 输出端分别接至置零输入端R 0(1)、R 0(2)，且计数器初态为0000。
当第5个脉冲到
来时，Q D Q C Q B Q A从0000计数至0101；第6个脉冲到来后，Q D Q C Q B Q A的0110状态成为过渡状态，使R0(1)、R0(2)置零，即Q D Q C Q B Q A复位为0000状态。
六进制异步计数器的置位法设计由同学们自行完成。
(a) 接线图（b）波形图
图3.3 六进制异步计数器（复位法）
图3.4 74LS90内部电路逻辑图
2．译码显示
译码是将二进制代码所表示的特定含义翻译出来的过程，完成译码操作的电路就是译码器。
译码器分两大类，即通用译码器和显示译码器。
前者如3线-8线译码器、4线-16线译码器等属于n线-2n线译码器的范畴，表示n个输入变量有2n个不同的组合状态，相应有2n 个输出端供译码输出使用。
后者常用于数字仪表、计算机和其它数字系统中，本实验采用的BCD- 七段译码器即显示译码器中的一种。
当需要把测量数据和运算结果用十进制数以0、1、……、9字形直观地显示出来时，就要用译码器和显示器分别完成二-十进制译码和数字显示。
（1）七段发光二极管(LED)数码管
LED数码管是目前最常用的数字显示器，图3.5(a)、(b)为共阴管和共阳管的电路，(c)为两种不同出线形式的引出脚功能图。
一个LED数码管可用来显示一位0～9十进制数和一个小数点。
小型数码管（0.5寸和0.36寸）每段发光二极管的正向压降，随显示光（通常为红、绿、黄、橙色）的颜色不同略有差别，通常约为2～2.5V，每个发光二极管的点亮电流在5～10mA。
LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。
(a) 共阴连接（“1”电平驱动） (b) 共阳连接（“0”电平驱动）
(c) 符号及引脚功能
图3.5 LED数码管
（2）BCD码七段译码驱动器
此类译码器型号有74LS47（共阳），74LS48（共阴），CC4511（共阴）等，本实验系采用74LS47／七段译码／驱动器。
驱动共阳极LED数码管。
图3.6为74LS47引脚排列
图3.6 74LS47引脚排
其中A、B、C、D—BCD码输入端。
A、b、c、d、e、f、g—译码输出端，输出“0”有效，用来驱动共阳极LED数码管。
BI：Blanking (Active Low) Input，消隐输入端，BI＝“0”时，译码输出全为“1”；RBO:当本位的“0”熄灭时，=0,在多位显示系统中，它与下一位的相连，通知下位如果是零也可熄灭。
LT：Lamp-Test (Active Low) Input，测试输入端，BI＝“1”,LT＝“0”时，译码输出全为“0”；
RBI：Ripple-Blanking (Active Low) Input，当BI =LT=1,=0时，输入DCBA为0000，译码输出全为“1”。
而DCBA为其它各种组合时，正常显示。
它主要用来熄灭无效的前零和后零。
表3-2
五、实验内容
1、验证七段译码器74LS47的功能。
（1）集成七段显示译码器的功能测试。
图3.7连线
按照图3.7连线，输出端接数码管，对照功能表逐项进行测试，并将实验结果与功能表进行比较。
（2）LED七段数码管的判别方法
1）共阳共阴的判别及好坏判别
先确定显示器的两个公共端，两者是相通的。
这两端可能是两个地端（共阴极），也可能是两个Ｖc端（共阳极），然后用万用表象判别普通二极管正、负极那样判断，即可确定出是共阳还是共阴，好坏也随之确定。
2）字段引脚判别
将共阴显示器接地端和万用表的的黑表笔相接触，万用表的红表笔接触七段引脚之一，则根据发光情况可以判别出a、b、c等七段。
对于共阳显示器，先将它的Ｖcc和万用表的红表笔相接触，万用表的的黑表笔分别接显示器各字段引脚，则七段之一分别发光，从而判断之。
2、验证74LS90集成计数器的功能。
3、用74LS90设计六进制加法计数器，并在七段译码器上显示，画出电路图。
按预习要求设计好的电路自行完成外引线连接，并设置各输入电平和控制端电平。
（1）计数器输出Q D Q C Q B Q A接发光二极管，CP接连续脉冲信号（1Hz）。
观察随着CP 脉冲数目的增加，输出Q D Q C Q B Q A状态的变化。
（2）CP接连续脉冲（1kHz），用示波器观察Q D，Q C，Q B，Q A与CP之间的对应波形，并作波形于图3.8。
Q C
Q B
Q A
图3.8 波形图
4、用74LS90设计一百以内的任意进制加法计数器，画出电路图。
（1）设计60进制（2）设计25进制
六、注意事项
1、按定位标记将集成块插入插座时，先将引脚对准插孔的位置然后再插牢，以防止器件的引脚弯曲或折断。
2、注意电源引脚、接地引脚连接,接线及改变接线时，必须关闭电源。
3、集成芯片中不使用的触发器，其置位端、复位端、信号输入端、时钟脉冲输入端、输出端悬空开路处理，不使用的门，其输入端、输出端悬空开路处理。
七、思考题
1、时序逻辑电路逻辑功能的测试方法？
2、分析实验中所用测试方法并提出改进方案。
八、实验报告要求
1、简述实验原理，画出各实验测试电路，按实验内容填写各数据表格。
2、整理实验数据，分析实验结果与理论是否相符合？
九、预习要求
1、时序逻辑电路的分析、设计方法。
2、完成各验证电路的分析、各设计电路的设计。
3、所用器件的引脚排列。
4、在Multisim中分别组成前述各实验电路，仿真测试，记录数据。
