下载文档原格式
基于PCI总线的ARINC429总线接口板硬件设计与实现史国庆;高晓光;吴勇;张建东【摘要】介绍了一种基于PCI总线的ARINC429总线多通道智能接口板硬件设计与实现,设计中,采用了PLX公司的PCI9052作为PCI总线接口芯片,采用TI公司的TMS320F2812作为接口板的嵌入式CPU,采用Device Engineering公司的DEI1016和BD429芯片配套使用作为ARINC429总线接口,采用Altera公司的FPGA芯片EPIC12来实现接口板的地址译码和逻辑控制等功能;该电路设计方案简化了接口板PCI接口电路的设计,有效地提高了接口板的执行速度,同时具有集成度高、体积小、通信通道数可改变等优点.本接口板已在多个工程项目中得到应用,实验证明其工作稳定,性能良好.【期刊名称】《计算机测量与控制》【年(卷),期】2010(018)001【总页数】3页(P128-129,164)【关键词】PCI总线;ARINC429总线;FPGA;总线接口【作者】史国庆;高晓光;吴勇;张建东【作者单位】西北工业大学电子信息学院,陕西,西安,710129;西北工业大学电子信息学院,陕西,西安,710129;西北工业大学电子信息学院,陕西,西安,710129;西北工业大学电子信息学院,陕西,西安,710129【正文语种】中文【中图分类】TP390 引言随着计算机技术、数字通信技术和局部网络技术的发展，航空电子系统渐渐从简单的集中控制走向了综合化一体化，这需要为航空电子综合系统寻求快速、可靠和高效的通信规范，ARINC429便是能够满足这一需求的一种定义航空电子设备及其系统之间通信的规范。
PCI总线是高速同步总线，它独立于处理器的独特设计和其在高性能、低成本和开放性等方面的优势，使其得到迅速普及和发展，目前已成为微型计算机事实上的总线标准。
基于PC机的高速数据采集、工业控制或航电设备仿真系统大都选择了PCI总线。
基于DSP的ARINC429总线接口卡的设计与实现
张华强;郭小娟;张庆荣
【期刊名称】《计量与测试技术》
【年(卷),期】2008(035)010
【摘要】ARINC429数字信息传输规范是机载设备之间常用数据信息传输标准之一,目前在我国航空工业部门应用十分广泛.本PCI板卡采用DSP控制,利用ARINC 429总线微处理器接口芯片DD-00429、总线收发芯片DE11016和电平转换芯片BD429A构成了一款结构简单、可靠性高的数据通讯板卡.该通讯板逻辑控制电路利用CPLD编程实现.整个电路简单、紧凑并具有高可靠性.
【总页数】3页(P36-37,40)
【作者】张华强;郭小娟;张庆荣
【作者单位】北京航空航天大学仪器科学与光电工程学院,北京,100083;北京航空航天大学仪器科学与光电工程学院,北京,100083;北京航空航天大学仪器科学与光电工程学院,北京,100083
【正文语种】中文
【中图分类】TP3
【相关文献】
1.基于DSP的ARINC429总线通讯的设计与实现 [J], 艾高峰
2.基于DSP与FPGA的ARINC429总线接口卡设计 [J], 曹雄伟;朱岩;史国庆
3.基于PCI总线接口卡的ARINC429总线数据仿真与采集系统 [J], 周胜明
4.基于DSP的双余度ARINC429总线通信系统的设计与实现 [J], 谢拴勤;薛超
5.基于DSP的ARINC429 16通道数据总线接口卡设计 [J], 巩建英;谢拴勤;刘卫国;濮孟勇;薛超
因版权原因，仅展示原文概要，查看原文内容请购买。
文章编号：1006-1576（2006）04-0046-03基于HS-3282和CPLD的ARINC429总线接口叶林，张拓，张洪，张杰（华中科技大学控制科学与工程系，湖北武汉 430074）摘要：基于HS-3282和CPLD的航空总线ARINC429接口，HS-3282芯片由2接收器和1发送器组成。
HS-3282和8位单片机间的接口逻辑全部在单片CPLD中实现。
系统发送数据时，将数据存入发送缓冲区，由通信模块将数据发送出；接收数据时，将其存入接收缓冲区，并标识数据供上层模块处理。
关键词：航空总线；ARINC429；HS-3282；CPLD中图分类号：TP303 文献标识码：AARINC429 BUS Interface Based on HS-3282 and CPLDYE Lin, ZHANG Tuo, ZHANG Hong, ZHANG Jie(Dept. of Control Science & Engineering, Huazhong University of Science & Technology, Wuhan 430074, China) Abstract: The ARINC429 bus is based on CPLD and HS-3282. The HS-3382 consists of 2 receivers and 1 transporter. The interface logic between HS-3282and 8-bit MCU was realized in single CPLD. When data was sent by system, the data was stored in send buffer at first; and then it was sent through communication module. When the data was received, the data was stored in receive buffer at first, then the data was marked and managed by the upper module.Keywords: Aviation bus; ARINC429; HS-3282; CPLD1 引言民用航空数字总线传输标准ARINC429总线，可利用ARINC429专用接口芯片进行应用和开发。
此基础上,提出了一种改进型积分器,比单个积分器效果更好,能够满足现有HT7超导托卡马克实验的需要。
参30618516用于帧频提升的三步搜索及其硬件实现刊,中/孙世鹏//电子技术应用.2006,32(2).135137,140 (D2)提出了用于运动补偿帧频提升的改进三步搜索,并描述了算法的系统实现。
系统具有高度并行、实时性高等优点,经过F PGA系统验证,所处理的图像主观质量良好,满足应用需要。
参80618517基于本体的推理机研究刊,中//计算机工程与应用.2006,42(9).158171(C2)本部分报道了数据库与信息处理栏目的4篇文章,内容涉及基于本体的推理机研究(作者:袁方,河北大学数学与计算机学院);面向信息挖掘的XML知识表示方法研究(作者:陈廷斌,大连东北大学东软信息学院);基于模糊兴趣模型的个性化推荐算法(作者:唐灿,重庆大学计算机学院);对象关系型DBMS的强制访问控制研究(作者:王元珍,武汉华中科技大学计算机学院数据库与多媒体研究所)。
1736存储器、锁存器0618518领跑于世界前沿的存储器测试技术刊,中/王春宇//中国集成电路.2006,15(3).6165(G)0618519 JFF S:日志闪存文件系统刊,中/曲玉宝//西部广播电视.2006,(3).5557(C)0618520 NAND型Flash在大容量存储回放系统中的应用刊,中/谢民//电子技术应用.2006,32(4).9498(D)0618521 SDH中E1/VC12异步映射的设计与实现刊,中/霍林//电子技术应用.2006,32(3).117120(D)0618522适合硬件实现的运动估计方法及其VLSI实现刊,中/宋锐//西安电子科技大学学报.2006,33(2). 257261(D)1740外部设备0618523基于FPGA/CPLD的通用异步通信接口UART的设计刊,中姜宁信息技术与信息化6,()6(D)0618524实现基于T CP/IP的多串口转换网关刊,中/刘通良//单片机与嵌入式系统应用.2006,(3).7375 (C2)0618525 802.11B的无线网卡在D SP系统中的实现刊,中/汪安民//单片机与嵌入式系统应用.2006,(3).42 44(C2)0618526显示控制器S6B0724的接口技术刊,中/章杰//单片机与嵌入式系统应用.2006,(3).3538(C2)设计点阵液晶屏显示控制器S6B0724与嵌入式处理器SEP3203的接口电路,解决3V电压总线与5V 电压器件的双向传输问题。
基于FPGA的ARINC429总线接口卡设计引言ARINC429 总线广泛应用于商务运输航空领域，如空中客车A310/A320、A330/A340 飞机，波音公司727、737、747、757 和767 飞机，麦道公司MD-11 飞机等。
它采用异步双极性归零码进行数据的编码，并通过双绞线传输，具有很强的抗干扰性能。
目前市场上的ARINC429 总线接口设计一般都采用专用接口芯片，如Device Engineering 公司的DEI-1016，INTERSIL 公司的HS-3282 等，这些专用芯片价格昂贵，且路数有限，使用非常不灵活。
本设计将ALTERA 公司的FPGA 芯片应用于ARINC429 标准数据传输，并完成了与计算机USB 接口的通信，有效缩小了系统体积并降低了成本，同时也增加了系统配置的灵活度。
ARINC429 总线数据ARINC429 数据总线协议规定一个数据字由32 位组成，以脉冲形式发送，采用双极性归零码，码速率为12.5kb/s 或100kb/s。
电气特性为：高电平(+10V) 为逻辑1；低电平(-10V)为逻辑0；0 电平(0V)发送自身时钟脉冲，字与字之间以一定间隔(不少于4 位)分开，以此间隔作为字同步。
一个32 位的数据字由五部分组成：标志位(LABEL)，用于标识传输数据的信息类型；源/目的标识码(S/D)，用于判断在一个多系统中的源系统；数据区(DATA)；符号/状态位(SSM)，用于标识数据字的特征或数据发生器的状态；奇偶校验位(PARITY)，ARINC429 数字信息传输使用奇校验。
FPGA 内部逻辑设计根据ARINC429 总线协议，要完成数据的收发以及对USB 总线接口的逻辑控制，FPGA 芯片应完成的逻辑功能框发送器结构如信号发生器由位计。
基于HS-3282和CPLD的ARINC429总线接口
叶林;张拓;张洪;张杰
【期刊名称】《兵工自动化》
【年(卷),期】2006(025)004
【摘要】基于HS-3282和CPLD的航空总线ARINC429接口,HS-3282芯片由2接收器和1发送器组成.HS-3282和8位单片机间的接口逻辑全部在单片CPLD中实现.系统发送数据时,将数据存入发送缓冲区,由通信模块将数据发送出;接收数据时,将其存入接收缓冲区,并标识数据供上层模块处理.
【总页数】3页(P46-48)
【作者】叶林;张拓;张洪;张杰
【作者单位】华中科技大学,控制科学与工程系,湖北,武汉,430074;华中科技大学,控制科学与工程系,湖北,武汉,430074;华中科技大学,控制科学与工程系,湖北,武
汉,430074;华中科技大学,控制科学与工程系,湖北,武汉,430074
【正文语种】中文
【中图分类】TP303
【相关文献】
1.基于CPLD的PXI总线与ARINC429总线接口的设计与实现 [J], 韦海燕;康积涛
2.航空ARINC429总线接口控制芯片HS-3282的原理及应用 [J], 王瑞
3.基于CPLD的ARINC429总线接口系统设计 [J], 屈凌翔;单悦尔;杨兵
4.基于HS-3282的DSP与ARINC429总线通讯模块设计 [J], 王超;王小鹏;房超;
牛云鹏
5.基于DSP和CPLD的1553B总线、ARINC429总线接口设计 [J], 刘炜彬因版权原因，仅展示原文概要，查看原文内容请购买。
基于HS3282的ARINC429总线通讯卡的设计与应用邓智敏;张军
【期刊名称】《计算机测量与控制》
【年(卷),期】2004(12)5
【摘要】简要介绍了航空电子通讯总线ARINC429和HS3282芯片的特点,并给出了基于HS3282的ARINC429总线通讯卡的硬件设计方法和思路,该卡采用ISA 总线接口技术,具有两路接收和一路发送的特性,满足了检测设备的数据采集要求,最后结合工程实际介绍了Delphi下的软件开发经验,并提供了相应的编程示例.【总页数】4页(P476-479)
【作者】邓智敏;张军
【作者单位】中国人民解放军95430部队,四川,成都,610081;中国人民解放军95430部队,四川,成都,610081
【正文语种】中文
【中图分类】TP311;TN7
【相关文献】
1.GJB289A与ARINC429双总线通讯接口卡设计 [J], 庞帅;范惠林;竹武林
2.基于HI3282的FPGA与ARINC429总线通讯卡设计 [J], 吕小凤;张闯
3.基于HS3282的ARINC429航空通讯总线设计 [J], 姜运生;乔卫华;范秀峰;周宇辰
4.基于HS3282的ARINC429航空通讯总线设计 [J], 张战平;陶健;胡善伟;邱小明
5.基于HS3282的ARINC429 PCI通信接口卡设计 [J], 胡红明;雷艳静;苗克坚
因版权原因，仅展示原文概要，查看原文内容请购买。
微 处 理 机M I CROPROCE SSORS基于H S3282的AR I N C429PCI 通信接口卡设计胡红明,雷艳静,苗克坚(西北工业大学计算机学院,西安710072)摘 要:介绍了一种基于H S3282的AR I N C429PC I 通信接口卡的设计方法,该设计应用H S3282构建AR I N C 429总线通信系统,并使用FPGA 实现与PC 机互连的PC I 接口逻辑。
同时,还简述了429通信接口卡W D M 驱动程序的中断部分编制方法。
关键词:AR I N C 429规范;PC I 总线;FPGA;WDM 中图分类号:TP39文献标识码:B文章编号:1002-2279(2007)02-0123-03The Desi g n of AR I N C 429PC I Co mmuni c ati o n Interface based on HS 3282HO H ong-m i n g ,LEI Yan-jing ,M I A O K e-jian(C olle ge of C o mpu ter,N or t h w estern Poly technical Uni versity,X i 'an 710072,China )Abstract :A m ethod o fARI N C429co mmunication i n terface car d based on H S3282w as introduced i n th is paper .In t h is desi g n ,PC I i n terface w as rea lized w it h FPGA,and H S3282w as used to construct a AR I N C 429co mmun ica ti o n syste m.M eanwh ile ,the author g i v e so m e w ords about ho w to pr ogra m the W D M D ri v er .s interrupt handle for th is card .K ey w ords :AR I N C 429;PCI ;FPGA;WDM1 概 述随着计算机技术的发展,航空电子设备由原来的局部系统独立走向了综合化一体化。
这一发展趋势对于系统之间的电气、机械等特性提出了新的要求,即在航空电子综合系统中寻求一种快速、可靠、高效的通信规范。
ARI NC429便是在这一需求的推动下新生的一种规范,它定义了航空电子设备及其系统之间通信的标准,并被广泛应用于民用航空电子通信系统。
我国在航空电子设备诸如GPS 、惯导系统、电子飞行仪表中也大量采用了AR I N C429规范与外设通信。
PC I 总线是高速同步总线,基于PC 机的高速数据采集系统和各种虚拟仪器几乎都选择了PCI 总线,成为计算机系统设计中的主流局部总线标准。
因此,研制PCI 总线下的AR I N C429通信接口系统有着重要的实用意义。
2 AR I N C 429总线简介AR I N C429规范,又称M ark33数字信息传输系统(D I T S )D ig ita l Infor m ati o n Transfer Syste m ),是专为航空电子系统通讯规定的航空工业标准,规定了系统与系统之间通过一对双绞线连接,且信息以12.5KB its/S ~14.5KB its/S 或100KB its/S 速率传输。
AR I N C 429的传输协议是简单的点对点串行传输协议,在一对电缆线上只能有32位数据字或状态字。
为了传输32位信息,总线采用差分信号,两者之间至少有4个比特时间(零电压)来区分,正常传输电压在10加减1伏范围内,电缆线在正负5伏间传输信号,这种方式称作双极归零制。
ARI NC429数据字长度总是32位比特,主要包括五部分:奇偶校验位(P )、符号/状态位(S M )、数据位(DATA )、源/目标标识位(SDI)和标号位(LABEL),发送顺序为标号位、源/目标标识位、数据位、符号/状态位、奇偶校验位,其中标号位与正常顺序相反,先发高位后发低位。
3 HS3282/3182芯片组及AR I N C 429收发设计目前AR I N C429的数据传输芯片以HARRIS 的H S3282和DE I 1016及BD429占主导,本设计选用H S3282芯片。
H S3282是与MARK 33数字传输系统兼容的高性能C MOS 型接口,通常与H S3182配合使用。
H S3282在标准航空类串行数据总线与16位数字总线之间提供接口,该接口由一个发送电路和两个相同但彼此独立的接收电路组成(如图1)。
3.1 H S3282的数据载入和接收H S3282的发送器包含一个FI FO 、奇偶校验产生器、发送字间隔时钟和TTL 输出电路。
FI FO 最多作者简介:胡红明(1979-),男,湖北南漳人,硕士研究生,主研方向:计算机系统结构。
收稿日期:2005-01-04第2期2007年4月No .2Apr .,2007微 处 理 机容纳8个数据字。
数据的载入由两个信号/LD1和/LD2控制。
/LD1有效时载入第一个16位,/LD2有效时载入第二个16位。
而且在每个数据字载入过程中/LD1必须在/LD2之前到来。
另外,数据载入时发送器是处于禁止状态的。
图1 DD -03282模块无论是接收429信号还是自测信号,都通过接收字间隔时序电路采样产生一个数据字。
接收采样频率10倍于正常数据速率,以保证不会出现含混的数据字。
采样得到的数据移入一个32位的移位寄存器中,并根据控制寄存器内容决定是否接收该字。
数据字长度由控制寄存器的/WLSEL 0确定。
保持寄存器中的数据以2个16位字的形式放在数据总线上。
数据应尽可能快的读出,否则当新的数据接收后,原来的数据将被覆盖。
读取数据时,拉低数据接收选择线SEL,且使能/OE 读出第一个字,拉高SEL 使能/OE 时读取第二个字。
3.2 H S3282/3182的外围电路设计H S3182是与H S3282配套的429总线驱动芯片,它兼容TTL 电平和C MOS 电平输入,输出的AR I N C429信号上升沿与下降沿宽度可调,可设定差分输出信号电压,最高数据率可达100Kb it/S,且数据率可调;并带有输出短路、过压保护。
其典型应用电路如图2所示。
图2 H S3282/3182外围电路在设计中采用H S3282输出的429信号作为其输入信号,输出数据率通过H S3282调整,而不是CLOC K 、SYNC 和DATA 相与的方法调整,因此直接将CLOCK 和SYNC 接+5V 。
1MCK 由16M 晶振经FPGA 内分频提供。
在FPGA 逻辑中分频系数可调,因而位速率在12.5k~100k 间可调,且在高数据速率方式下位速率调节精度为4.762k,在低数据速率方式下调节精度可达0.595k 。
3.3 H S3282/3182芯片组与FPGA 的接口设计按照上述的收发规范,在FPGA 中的用户逻辑侧设计了以下几个模块:仲裁逻辑,写入逻辑在进行写入前申请对3282数据总线的控制权,在获得控制权之前必须等待,获得控制权后方可启动写入序列,写入完成后给出可进行下次写入的指示信号XRDY;写入逻辑,直接锁存来自PC I 接口的写入数据后立即结束本次PC I 访问周期,由写入逻辑自动实现数据写入3282;读出逻辑,对于数据的读出,沿跳变检测逻辑发现数据接收到事件后也需申请3282数据总线的控制权,并在读出数据后将之放入FI FO 。
(1)仲裁逻辑设计仲裁逻辑实际上是一个用于互斥访问的三态硬件锁,拥有该锁的消费者具有对3282数据线的访问权,其他消费者必须在当前消费者释放硬件锁后始能占用硬件锁。
硬件锁设置三个状态:开锁(UN -LOCK)装入锁定(LOADLOCK )接收锁定(RECV -LOCK)。
空闲时处于UNLOCK 态,任何一方申请时拉高RE VRE Q /LOADREQ,在下一个时钟上升沿进入相应加锁态,并维持至REVRE Q /LOADREQ 信号撤消为止。
如果在申请期间硬件锁已处于加锁态,则等待。
如果双方同时申请且硬件锁处于解锁态,则设置接收请求优先级高于发送请求,先响应REVREQ 。
与请求对应的仲裁信号可用硬件锁状态译码:loadgrant <=.1.w hen lockstatus =l o ad l o ck else -0.;recvgrant <=.1.w hen lockstatus =recv l o ck else -0.;(2)写入逻辑设计H S3282是16位数据线,所以32位数据字必须分成两个16位写入3282,而控制字只需一次写入即可完成。
为控制逻辑清晰计,使用状态机:IDLE /LOAD STAGE,LOADDELAY 1,LOADDELAY2。
I DLE 是无总线控制权时的状态;LOADSTAGE 是写入操作态;LOADDELAY1是为数据字再次进入LOADSTAGE而设置;LOADSTAGE2是为产生写入完成信号而设,在下一时钟沿自动回到I DLE 态。
控制字的写入过程为:l o ad i d le )l o adstage )loadde lay2)i d le ;数据字写入过程为:load i d l e )l o adstage )load -#124#2007年胡红明等:基于H S3282的AR I NC429PCI 通信接口卡设计delay1)loadstage )l o addelay2)idle if rst =0''thenENTX1<=0';'elsif clk e 'vent and cl k =1''then if TXR1=0''then E NTX1<=1';'elsifTXR1=1''then ENTX1<=0';'end i;f end i;f(3)数据接收逻辑设计通信系统实现两发四收,四个接收通道接收到的数据都放在各自独立的FI FO 中。
数据接收时通过接收事件检测逻辑实现。
检测逻辑根据DR1/DR2沿跳变,当检测到数据字接收完成时发出NRECREQ 信号。
需要注意的是如果直接使用DR1/DR2下降沿跳变形成NRECREQ 信号,干扰有可能被当作数据有效而产生误读取,所以可靠的方式是通过连续两次采样DR 加以比较,从而确定是否有有效数据接收完成。
