卷积码的维特比译码原理及仿真

3/4卷积码编码原理分析与建模仿真一、摘要卷积码是一种性能优越的信道编码。

它的编码器和译码器都比较容易实现，同时它具有较强的纠错能力。

随着纠错编码理论研究的不断深入，卷积码的实际应用越来越广泛。

本文简明地介绍了卷积码的编码原理和Viterbi译码原理。

并在SIMULINK模块设计中，完成了对卷积码的编码和译码以及误比特统计整个过程的模块仿真。

最后，通过在仿真过程中分析了卷积码误比特率与信噪比之间的关系，及卷积码与非卷积码的对比。

经过仿真和实测，并对测试结果作了分析。

关键词：卷积码编码建模 SIMULINK仿真目录一、摘要 ................................................................................................................................................................. - 1 -二、设计目的和意义 ............................................................................................................................................. - 2 -三、设计原理 ......................................................................................................................................................... - 3 -3.1 卷积码基本概念 ...................................................................................................................................... - 3 -3.2 卷积码的结构 .......................................................................................................................................... - 3 -3.3 卷积码的解析表示 .................................................................................................................................. - 4 -3.4 卷积码的译码 .......................................................................................................................................... - 4 -3.4.1 卷积码译码的方式........................................................................................................................ - 4 -3.5.2 卷积码的Viterbi译码 .................................................................................................................. - 5 -四、详细设计步骤 ................................................................................................................................................. - 6 -4.1 卷积码的仿真 .......................................................................................................................................... - 6 -4.1.1 SIMULINK仿真模块的参数设置及意义 ................................................................................. - 6 -五、设计结果及分析 ........................................................................................................................................... - 11 -5.1不同信噪比对卷积码的影响.................................................................................................................. - 11 -5.2卷积码的对比 ........................................................................................................................................ - 12 -六、总结 ............................................................................................................................................................... - 14 -七、体会 ............................................................................................................................................................... - 14 -八、参考文献 ....................................................................................................................................................... - 14 -二、设计目的和意义因为信道中信号不可避免会受到干扰而出错。

编号：《DSP技术与应用》课程论文卷积码的维特比译码的分析与实现论文作者姓名：______ ______作者学号：___ ______所在学院：所学专业：_____ ___导师姓名职称：__ _论文完成时间： _目录摘要： (1)0 前言 (2)1 理论基础 (2)1.1信道理论基础 (2)1.2差错控制技术 (3)1.3纠错编码 (4)1.4线性分组码 (5)2 卷积码编码 (7)2.1 卷积码概要 (7)2.2 卷积码编码器 (8)2.3卷积码的图解表示 (8)2.4 卷积码的解析表示 (11)3 卷积码的译码 (14)3.1 维特比译码 (15)3.2 代数译码 (17)3.3 门限译码 (18)4 维特比译码器实现 (18)4.1 TMS320C54 系列DSP概述 (18)4.2 Viterbi译码器的DSP实现 (19)4.3 实现结果 (21)5 结论 (21)参考文献 (22)II卷积码的维特比译码的分析与实现摘要：针对数据传输过程中的误码问题，本文论述了提高数据传输质量的一些编码及译码的实现问题。

自P.Elias 首次提出卷积码编码以来，这一编码技术至今仍显示出强大的生命力。

在与分组码同样的码率R 和设备复杂性的条件下，无论从理论上还是从实际上均己证明卷积码的性能至少不比分组码差，且实现最佳和准最佳译码也较分组码容易。

目前，卷积码已广泛应用在无线通信标准中，其维特比译码则利用码树的重复性结构，对最大似然译码算法进行了简化。

本文所做的主要工作：首先对信道编码技术进行了研究，根据信道中可能出现的噪声等问题对卷积码编码方法进行了主要阐释。

其次，对卷积码维特比译码器的实现算法进行了研究，完成了译码器的软件设计。

最后，结合实例，采用DSP芯片实现卷积码的维特比译码算法的仿真和运行。

关键词：卷积码维特比译码DSPConvolutional codes and Viterbi decoding analysis andrealizationZhang Yi-Fei(School of Physics and Electronics, Henan University, Henan Kaifeng 475004, China)Abstract:Considering the error bit problem during data transmission,this thesis discussed some codings and decoders,aiming at enhancing transmission performance. From P.Elias first gave the concept of convolutional code, it has show its’ great advantage. Under the same condition and the same rate of block code, the performance of convolutional code is better than block code, and it’s easier to implement the best decoding.Convolutional codes have been widely used in wireless communication standards, the Viterbi decoding using the repetitive structure of the code tree, the maximum likelihood decoding algorithm has been simplified. Major work done in this article: First, the channel coding techniques have been studied, the main interpretation of the convolutional code encoding method according to the channel may be noise and other issues.Secondly, the convolutional code Viterbi decoder algorithm has been studied, the software design of the decoder.Finally, with examples, simulation and operation of the DSP chip convolutional codes, Viterbi decoding algorithm.1Key words:convolutional code Vltebri decoder DSP0 前言随着数据处理、计算机通信、卫星通信以及高速数据通信网的飞速发展，用户对数据传输的可靠性提出了越来越高的要求，因此如何在保证数据传输速率的前提下，提高传输数据的可靠性，就成为一个迫切需要解决的问题。

编号：《DSP技术与应用》课程论文卷积码的维特比译码的分析与实现论文作者姓名：______ ______作者学号：___ ______所在学院：所学专业：_____ ___导师姓名职称：__ _论文完成时间： _目录摘要： (1)0 前言 (2)1 理论基础 (2)1.1信道理论基础 (2)1.2差错控制技术 (3)1.3纠错编码 (4)1.4线性分组码 (5)2 卷积码编码 (7)2.1 卷积码概要 (7)2.2 卷积码编码器 (8)2.3卷积码的图解表示 (8)2.4 卷积码的解析表示 (11)3 卷积码的译码 (14)3.1 维特比译码 (15)3.2 代数译码 (17)3.3 门限译码 (18)4 维特比译码器实现 (18)4.1 TMS320C54 系列DSP概述 (18)4.2 Viterbi译码器的DSP实现 (19)4.3 实现结果 (21)5 结论 (21)参考文献 (22)II卷积码的维特比译码的分析与实现摘要：针对数据传输过程中的误码问题，本文论述了提高数据传输质量的一些编码及译码的实现问题。

自P.Elias 首次提出卷积码编码以来，这一编码技术至今仍显示出强大的生命力。

在与分组码同样的码率R 和设备复杂性的条件下，无论从理论上还是从实际上均己证明卷积码的性能至少不比分组码差，且实现最佳和准最佳译码也较分组码容易。

目前，卷积码已广泛应用在无线通信标准中，其维特比译码则利用码树的重复性结构，对最大似然译码算法进行了简化。

本文所做的主要工作：首先对信道编码技术进行了研究，根据信道中可能出现的噪声等问题对卷积码编码方法进行了主要阐释。

其次，对卷积码维特比译码器的实现算法进行了研究，完成了译码器的软件设计。

最后，结合实例，采用DSP芯片实现卷积码的维特比译码算法的仿真和运行。

关键词：卷积码维特比译码DSPConvolutional codes and Viterbi decoding analysis andrealizationZhang Yi-Fei(School of Physics and Electronics, Henan University, Henan Kaifeng 475004, China) Abstract:Considering the error bit problem during data transmission,this thesis discussed some codings and decoders,aiming at enhancing transmission performance. From P.Elias first gave the concept of convolutional code, it has show its’ great advantage. Under the same condition and the same rate of block code, the performance of convolutional code is better than block code, and it’s easier to implement the best decoding.Convolutional codes have been widely used in wireless communication standards, the Viterbi decoding using the repetitive structure of the code tree, the maximum likelihood decoding algorithm has been simplified. Major work done in this article: First, the channel coding techniques have been studied, the main interpretation of the convolutional code encoding method according to the channel may be noise and other issues.Secondly, the convolutional code Viterbi decoder algorithm has been studied, the software design of the decoder.Finally, with examples, simulation and operation of the DSP chip convolutional codes, Viterbi decoding algorithm.1Key words:convolutional code Vltebri decoder DSP0 前言随着数据处理、计算机通信、卫星通信以及高速数据通信网的飞速发展，用户对数据传输的可靠性提出了越来越高的要求，因此如何在保证数据传输速率的前提下，提高传输数据的可靠性，就成为一个迫切需要解决的问题。

卷积码编码和维特比译码的原理、性能与仿真分析1.引言卷积码的编码器是由一个有k位输入、n位输出，且具有m位移位寄存器构成的有限状态的有记忆系统，通常称它为时序网络。

编码器的整体约束长度为v,是所有k个移位寄存器的长度之和。

具有这样的编码器的卷积码称作[n,k,v]卷积码。

对于一个（n,1,v）编码器，约束长度v等于存储级数m.卷积码是由k个信息比特编码成n（n>k）比特的码组，编码出的n比特码组值不仅与当前码字中的k个信息比特值有关，而且与其前面v个码组中的v*k个信息比特值有关。

卷积码有三种译码方式：序列译码、门限译码和概率译码。

其中，概率译码根据最大似然译码原理在所有可能路径中求取与接收路径最相似的一条路径，具有最佳的纠错性能，维特比译码是概率译码中极重要的一种方式。

序列译码和门限译码则不一定能找出与接收路径最相似的一条路径。

不同于维特比译码，门限译码与序列译码所需的计算量是可变的且对于给定信息分组的最终判决仅仅基于（m+1）个接收分组，而不是基于整个接收序列。

与维特比译码所使用的对数似然量度不同，序列译码所使用的量度为Fano量度。

在接收序列受扰严重的情况下，序列译码的计算量大于维特比译码所需的固定计算量，虽然序列译码要求的平均计算次数通常小于维特比译码。

在采用并行处理的情况下，维特比译码的速度会优于序列译码。

在同样码率和存储级数的条件下，门限译码的性能比维特比译码低大约3dB.维特比译码的数据输出方式有硬判决及软判决两种方式，本文选取生成多项式为561,753的（2,1,8）卷积码对硬判决的性能进行分析，并依据维特比译码的原理以及卷积码的特性，对卷积码编码和维特比译码过程在加性高斯白噪声（AWGN）信道下进行仿真，并且根据仿真结果对维特比译码（硬判决）的结果进行分析。

由于卷积码的生成可以看做一个马尔科夫过程，因此，不同状态间的转移概率对描述这个过程有极关键的作用。

本文则基于MATLAB对不同状态间的转移概率进行求解，从而更准确地分析维特比译码的性能。

第4卷 第6期信息与电子工程Vo1．4，No．6 2006年12月INFORMATION AND ELECTRONIC ENGINEERING Dec．，2006 文章编号：1672-2892 (2006)06-0467-03(2,1,7)卷积编码及其维特比译码算法的软件实现刘少阳，邹永(国防科技大学电子科学与工程学院，湖南长沙 410073)摘要：提出了一种(2,1,7)卷积编码及其维特比(Viterbi)译码的软件实现方案，在Matlab环境中应用软件技术实现了(2,1,7)卷积码的Viterbi译码器功能。

测试证明，该Viterbi译码算法在低信噪比下的误码率仍能达到10-6。

关键词：卷积编码；维特比译码；Matlab中图分类号：TN957.51+3 文献标识码：ASoftware Implementation of (2,1,7) Convolutional Coding andIts Viterbi Decoding AlgorithmLIU Shao-yang，ZOU Yong(School of Electronic Science and Engineering，National University of Defense Technology，Changsha Hunan 410073，China)Abstract: A software scheme of (2,1,7) convolutional coding and Viterbi decoding technology is presented，which implements Viterbi decoder function of (2,1,7) convolutional code in the Matlab.According to the test, the BER(Bit Error Rate)of Viterbi algorithm can still reach 10-6in the lowSNR( Signal-to-Noise Ratio).Key words: convolutional coding；Viterbi decoding；Matlab1 引言卷积码是由Elias于1955年提出的。

卷积译码的维特比算法和实现技术高宇晨; 武永军; 沈保锁<天津大学 电子信息工程学院; 天津 &***-"=摘 要：介绍了卷积编码、解码的原理及适用于卷积码和网格码维特比译码的编程技术，叙述了用德州仪器（>?）>@0&"*A ’B 9 实现维特比算法的过程。

认为此基本方法可用于对任何卷积码进行解码和译码，比如序列译码等。

关键词：卷积码；维特比算法；网格路径；蝶形结构 中图分类号：>3,%%C "%卷积码和分组码文献标识码：D文章编号：%**E $-’’"（"**%）*"$***-$*’另外，卷积码的译码也有其优点，例如利用网格图来寻找最大可能的码序列，通过维特比算法 （78）来限制序列检测的数目和简化解码的任务， 以及为每个状态最可能的路径建立一个新的标示 符号等等。

以下对卷积码编、解码的原理进行具体 的讨论。

!"! 编码过程卷积编码的纠错依靠了过去输出的数据值。

每 一编码输出位均是由输入位与进入移位寄存器存 储的前（3$%）位（未编码位）的卷积形成的。

这个过 程如图 % 所示。

即信息位输入多级移位寄存器后， 各级寄存器的输出可以分接在不同的分接点上，分 接点再通过一个布尔（9:/）函数进行运算，便产生 输出位。

! 卷积码是一种位编码和非系统码，而不是如同里德$所罗门（/$0）码的分组码。

一个（1，2，3）卷 积码，在编码后码元不仅与当前段的 2 个码元信 息有关，而且与前面（3$%）段的信息有关，在编码 过程中相互关联码的码元为 1·3 个。

该卷积码编 码后的输出序列 1 较小，延时也较小，适用于串行形 式传输的信号。

卷积码与分组码相比有以下优点：（%）卷积码对数据采用软判决的方式，当差错 率增加时卷积编码系统的增益呈温和恶化状，而分 组码则在差错率超过一个阈值后，增益会快速下掉。

实验二--卷积码编码及译码实验实验二卷积码编码及译码实验一、实验目的通过本实验掌握卷积编码的特性、产生原理及方法，卷积码的译码方法，尤其是维特比译码的原理、过程、特性及其实现方法。

二、实验内容1、观察NRZ基带信号及其卷积编码信号。

2、观察帧同步信号的生成及巴克码的特性。

3、观察卷积编码信号打孔及码速率匹配方法。

4、观察接收端帧同步过程及帧同步信号。

5、观察译码结果并深入理解维特比译码的过程。

6、观察随机差错及突发差错对卷积译码的影响。

三、基本原理1、卷积码编码卷积码是一种纠错编码，它将输入的k个信息比特编成n个比特输出，特别适合以串行形式进行传输，时延小。

卷积码编码器的形式如图17-1所示，它包括：一个由N段组成的输入移位寄存器，每段有k 段，共Nk 个寄存器；一组n 个模2和相加器；一个由n 级组成的输出移位寄存器,对应于每段k 个比特的输入序列,输出n 个比特。

12…k 12…k …12…k12…n 卷积码输出序列信息比特一次移入k 个Nk 级移位寄存器…图17-1 卷积编码器的一般形式由图17-1可以看到，n 个输出比特不仅与当前的k 个输入信息有关,还与前（N -1）k 个信息有关。

通常将N 称为约束长度（有的书中也把约束长度定为nN 或N -1）。

常把卷积码记为：（n 、k 、N ），当k =1时，N -1就是寄存器的个数。

编码效率定义为：/c R k n (17-1)卷积码的表示方法有图解表示法和解析表示法两种：解析法，它可以用数学公式直接表达，包括离散卷积法、生成矩阵法、码生成多项式法；图解表示法，包括树状图、网络图和状态图（最的图形表达形式）三种。

一般情况下，解析表示法比较适合于描述编码过程，而图形法比较适合于描述译码。

（1）图解表示法（2）解析法下面以（2，1，3）卷积编码器为例详细讲述卷积码的产生原理和表示方法。

（2，1，3）卷积码的约束长度为3，编码速率为1/2，编码器的结构如图17-2所示。

一、概述卷积码是一种常用的编码技术，用于提高数字通信系统的可靠性和抗干扰能力。

而编码的解码过程则需要运用编译码技术，以恢复原始数据。

Matlab作为一种强大的工程仿真软件，可以用来对卷积码编译码进行仿真分析，帮助工程师们更好地理解和优化卷积码系统，提高通信系统的性能。

二、卷积码原理1. 卷积码的概念卷积码是一种线性块码，它采用移位寄存器和模2加法器进行编码，通过引入冗余比特来提高信号的可靠性。

卷积码的编码过程可以简单描述为：将输入信息数据与特定的生成多项式进行卷积运算，得到编码后的输出数据。

2. 卷积码的特点卷积码具有较高的编码效率和能够很好地控制码长、纠错能力等特性，因此在实际通信系统中得到广泛应用。

三、编译码原理1. Viterbi算法卷积码的译码过程通常采用Viterbi算法，它是一种最大似然译码算法，通过计算最小距离路径的方式来进行译码。

Viterbi算法能够有效地对卷积码进行解码，提高译码的准确性。

2. 编译码的实现在Matlab中，编译码的实现通常是通过编写一定的程序来模拟Viterbi算法的译码过程。

通过仿真分析，可以评估不同的编码方案对通信系统性能的影响。

四、Matlab仿真环境1. Matlab的特点Matlab作为一种强大的仿真软件，具有丰富的工具和函数库，能够方便地进行数字通信系统设计与仿真分析。

Matlab提供了直观的图形界面和强大的数据处理能力，可用于展示仿真结果和进行数据分析。

2. 使用Matlab进行卷积码编译码仿真在Matlab环境中，可以编写程序来实现卷积码的编码和Viterbi算法的译码过程。

通过调用Matlab中的工具函数和绘图函数，可以直观地展示通信系统的性能指标，并对比不同编码方式的性能差异。

五、仿真实例分析1. 卷积码编码仿真我们可以编写Matlab程序，实现对卷积码的编码过程。

通过模拟不同的编码率和约束长度，可以观察到编码后的效果，并评估编码的性能。

卷积码的维特比译码卷积编码器自身具有网格构造，基于此构造我们给出两种译码算法：Viterbi 译码算法和BCJR 译码算法。

基于某种准那么，这两种算法都是最优的。

1967 年，Viterbi 提出了卷积码的Viterbi 译码算法，后来Omura 证明Viterbi 译码算法等效于在加权图中寻找最优途径问题的一个动态规划〔Dynamic Programming〕解决方案，随后，Forney 证明它实际上是最大似然〔ML，Maximum Likelihood〕译码算法，即译码器选择输出的码字通常使接收序列的条件概率最大化。

BCJR 算法是1974 年提出的，它实际上是最大后验概率〔MAP，Maximum A Posteriori probability〕译码算法。

这两种算法的最优化目的略有不同：在MAP 译码算法中，信息比特错误概率是最小的，而在ML 译码算法中，码字错误概率是最小的，但两种译码算法的性能在本质上是一样的。

由于Viterbi 算法实现更简单，因此在实际应用比较广泛，但在迭代译码应用中，例如逼近Shannon 限的Turbo 码，常使用BCJR 算法。

另外，在迭代译码应用中，还有一种Viterbi 算法的变种：软输出Viterbi 算法〔SOV A，Soft-Output Viterbi Algorithm〕，它是Hagenauer 和Hoeher 在1989 年提出的。

为了理解Viterbi 译码算法，我们需要将编码器状态图按时间展开〔因为状态图不能反映出时间变化情况〕，即在每个时间单元用一个分隔开的状态图来表示。

例如〔3，1，2〕非系统前馈编码器，其生成矩阵为：G(D)=[1+D1+D21+D+D2]〔1〕图1 〔a〕〔3，1，2〕编码器〔b〕网格图〔h＝5〕假定信息序列长度为h＝5，那么网格图包含有h＋m＋1＝8 个时间单元，用0 到h＋m＝7 来标识，如图1〔b〕所示。

假设编码器总是从全0 态S0 开始，又回到全0 态，前m＝2 个时间单元对应于编码器开始从S0“启程〞，最后m＝2 个时间单元对应于向S0“返航〞。