DSP卷积码的维特比译码的分析与实现要点

维特比（Viterbi）译码算法是一种常用于纠错码解码的动态规划算法，它用于找到给定接收信号中最有可能的发送序列，从而纠正错误。

维特比算法在通信领域和编码理论中广泛应用，特别是在卷积码和循环码等纠错码的解码过程中。

维特比译码算法的基本思想是，在接收到一串含有噪声的数据后，找到最有可能的原始数据序列，以最小化解码错误。

这个算法利用了动态规划的思想，通过逐步迭代地考虑所有可能的状态转移路径，选择最有可能的路径，从而找到最佳的发送序列。

下面是维特比译码算法的基本步骤：
1. **初始化：** 初始化第一个时间步的状态，通常为接收到的第一个数据。

将各个状态的初始路径度量设为接收到的数据与可能发送数据之间的距离（如汉明距离等）。

2. **递归计算：** 对每个时间步，计算到达每个状态的路径度量，考虑从前一个时间步到当前状态的所有可能路径。

选择最小路径度量作为当前状态的路径度量，并记录最佳路径。

3. **回溯：** 在最后一个时间步结束后，通过回溯最小路径度量，找到最佳路径，即最可能的发送序列。

维特比算法适用于许多不同类型的纠错码，包括卷积码、循环码等。

在实际应用中，它可以帮助恢复传输中的错误，提高通信系统的可靠性。

需要注意的是，维特比算法的复杂性会随着状态数和时间步数的增加而增加，因此在实际应用中，可能会通过一些优化策略来减少计
算复杂性，例如利用部分距离计算、并行计算等。

维特比译码算法在通信系统和编码理论中是一个重要的概念，如果你希望了解更多关于维特比算法的详细内容和数学推导，可以参考相关的通信和编码领域的教材和研究论文。

基于 VCP 的 DSP 维特比译码器的设计与实现陈晨,张太镒 (西安交通大学 电子与信息工程学院, 陕西 西安 710049) 摘要:介绍了 TI 的 TMS320C6416 DSP 片上 Viterbi 译码协处理器(VCP)的结构与原理. 给出了一种使用链式 EDMA 结构和"乒乓"缓冲技术提高 VCP 译码过程并行性的方法.设 计出基于 MATLAB 的 Link for CCS 模块的 MATLAB-DSP 联合仿真平台, VCP 性能进行 对 测试.实验结果表明,VCP 提高了系统误码性能,在译码速度上优于软件译码. 关键词:TMS320C6416; VCP; 链式 EDMA; "乒乓"缓冲; Link for CCS 中图分类号:TN919.32 文献标识码:ADesign and Application of Viterbi Decoder in DSP based on VCPCHEN Chen, ZHANG Tai-yi (School of Electronic and Information Engineering, Xi'an Jiaotong University, Xi'an 710049 ) Abstract: This paper introduces the structure and principle of Viterbi Coprocessor(VCP) on TI's TMS320C6416 DSP device. On base of that, the EDMA link and the 'PingPong' buffering schemes are proposed to improve the parallelism performance of VCP decoding. Then the MATLAB-DSP cooperated simulation platform of VCP is designed using Link for CCS module in MATLAB and evaluate the performance of VCP. The result shows that the VCP decoder improves the BER performance of the system and its decoding speed is faster than the software decoding method. Key word: TMS320C6416; VCP; EDMA Link; 'PingPong' buffering; Link for CCS 1.引言 卷积码是一种在无线通信系统中应用广泛的信道编码,卷积码的 Viterbi 译码算法是基 于最大似然译码算法,同时又利用了网格图的重复性结构,降低了所需的计算次数.但是在 约束长度较大时,其运算量还是比较高.TI 公司针对 3G 基站的基带信号处理模块 DSP 处 理器 TMS320C6416 片上包括一个专门的卷积码 Viterbi 译码协处理器(VCP)[1],提高了卷 积码译码的性能:一方面采用硬件译码,速度比软件编写译码算法快;另一方面,由于协处 理器单独进行译码,且与 DSP 的数据交换可以采用增强型 DMA(EDMA)来完成,从而能 够实现并行处理,提高译码效率. 本文基于 TMS320C6416 DSP 的 Viterbi 译码协处理器, 采用链式 EDMA 结构和 "乒乓" 缓冲技术,提高了 VCP 译码过程的并行性.并利用 MATLAB 中的 Link for CCS 模块,设计 出了针对 Viterbi 译码的 MATLAB-DSP 联合仿真平台. 2.Viterbi 译码协处理器(VCP)的结构与原理 2.1 VCP 的总体结构 VCP 的内部结构[1]如图 1 所示.其中 EDMA 接口包含译码输入数据 FIFO 和输出数据 FIFO;存储单元包含存储器内部状态矩阵和判决的回溯路径;译码处理单元根据输入分支 度量进行加/比/选(ACS)运算和回溯;VCPINT 为 VCP 译码完成后到 DSP 内核的中断; VCPXEVT 触发 EDMA 通道 29,VCPREVT 触发 EDMA 通道 28,作为 EDMA 传输的同步 事件.图 1 TMS320C6416 DSP Viterbi 译码协处理器结构 2.2 分支度量 Viterbi 译码算法通过在一个由卷积编码参数决定的网格图中寻找和接收信号相匹配的 最大似然序列进行译码.TMS320C6416 的 VCP 译码核采用简化译码算法[2],使用欧式距离 来衡量接收信号同分支标号之间的差异,即分支度量(Branch metric) .对于码率为 1/R,分 支度量的计算可简化为如下计算表达式:bon = y1n (1)o1 + y2 n (1)o 2 + + yRn (1)oR (1) 其中 y n = { y1n , y2 n , , yRn } 表示接收信号,o = {o1 , o2 , oR } 表示分支标号.对于每一 R R1 层 n ,需要计算 2 个分支度量,但是考虑对称性只需要计算 2 个.例如 R = 2 ,此时 b00 n = b11n , b01n = b10 n ,所以每一层只需计算 2 个分支度量: BM 0 n = y1n + y2 n (2) BM 1n = y1n y2 n (3)3.基于 VCP 的 Viterbi 译码设计 3.1 使用链式 EDMA 和"乒乓"缓冲提高译码并行性 VCP 与 DSP 的数据交换可采用 EDMA 完成. VCP 的输入包括输入配置参数 (VCPIC0~5) 和分支度量(BM) ,由 VCP 的 VCPXEVT 同步事件触发传输;输出包括判决(Decisions) 和输出参数(可选) ,由 VCP 的 VCPREVT 同步事件触发传输. 为了使 VCP 译码和 EDMA 传输连续进行,可以采用链式 EDMA 结构.链式 EDMA 是 将不同的传输参数组链接起来, 形成一个参数链, 为同一个通道服务. 一次传输任务结束后, 自动根据链接地址装载下一次传输需要的参数[3].根据这一特性,可将输入配置参数的传输 和分支度量的传输组成 EDMA 链,如果需要读取输出参数,则判决结果的传输和输出参数 的传输也可组成 EDMA 链. 另外,由于计算分支度量需要在 CPU 完成,而 VCP 的译码过程不需要 CPU 的参与, 因而两者可以并行执行.采用"乒乓缓冲"的双缓冲技术,即设置 Ping 缓冲器和 Pong 缓冲 器,存放待译码的序列.首先 CPU 对 Ping 缓冲器计算分支度量,然后交由 VCP 对其进行 译码,译码的同时,CPU 对 Pong 缓冲器计算分支度量,操作完成后交换操作对象.这样计 算分支度量和 VCP 译码就可以并行执行, 消耗时间为 Max (译码时间, 计算分支度量时间) . 3.2 配置 VCP 参数 以 IEEE802.11a 中的物理层中卷积码为例,VCP 中需要配置的参数[4]包括:F(帧长) , R(可信长度) ,C(收敛长度) ,TB(回溯模式选择) ,IMAXS(最大状态度量值) ,IMINS (最小状态度量值) IMAXI 最大状态度量索引) SDHD , ( , (硬判决/软判决选择) POLY[0:3] ,(编码多项式) ,SYMX(决定每个 VCPXEVT 同步事件所传输的符号个数) ,SYMR(决定 每个 VCPREVT 同步时间所传输的符号个数) . F,R,C,TB 根据待译码序列的长度设定.VCP 在每一帧译码初始的状态度量设置是 将 IMAXS 的值赋给 IMAXI 所指向的状态,其他状态度量均赋 IMINS 的值.一般令 IMAXS=0x400,IMINS=0,由于每一帧独立译码,所以 IMAXI=0.SDHD 选择硬判决.编 码多项式可根据物理层标准进行配置.SYMX 和 SYMR 的配置根据 VCP 对其两个 FIFO 的 要求参看如下公式SYMX ≤ SYMX max , SYMR = min( SYMRmax , ceil ( F / 64)) ceil 表示向上取整.对于 1/2 卷积码来说, SYMX max 和 SYMRmax 均为 16.[5](4)在具体的编程过程中, 可使用 C6000 系列 DSP 的片级支持库 CSL (Chip Support Library) 中的 AIP 函数.4.VCP 性能仿真与分析 4.1 MATLAB 与 DSP 联合仿真 在仿真 VCP 译码性能时,需要有随机序列生成,而且信道建模也需要一系列复杂的浮 点运算,对于 TI 的 C64x 定点 DSP 来说,这些运算在 DSP 上直接实现并不适合.集成在 MATLAB 中的 Link for CCS Development Tools(简称 CCSLink)提供了 MATLAB,TI DSP 集成开发环境(CCS)和硬件 DSP 的双向连接[6].在 DSP 上用 VCP 完成 Viterbi 译码算法, 其余通信系统模块在 MATLAB 中完成,这样既能实现 DSP 的快速高效的硬件译码,又可以 利用 MATLAB 中强大的可视化,数据处理和分析函数来对 VCP 的性能进行评估. 对于大量数据的交换,可以用 C64x 系列 RTDX(实时数据交换)完成,MATLAB 端作 为主机,DSP 作为目标机,两端都有 RTDX 库提供的 API 函数供用户进行操作.目标机端 通过 API 建立数据接收和发送的通道,数据则在通道中进行传输,通道带有缓存,数据发 送后会驻留缓存,当数据读取开始,通道处于忙(Busy)状态,数据读取完毕后,通道进入 空闲状态.通过这样的机制,可以保证数据连贯不丢失的传输. 在本设计中,信源随机序列的生成, (2,1,7)卷积编码,调制(BPSK/QAM16) ,仿真 信道和解调都在 MATLAB 端完成,卷积码译码在 DSP 的 Viterbi 译码协处理器(VCP)中 实现, 通过 CCSLink 模块和 RTDX 通道, DSP 端从 MATLAB 端读入解调序列, MATLAB 向 端写入译码序列.MATLAB 根据原始序列和从 DSP 端接收到的译码序列完成统计并得到 VCP 的误码性能.上位机程序使用 MATLAB 编写的图形用户界面(GUI) ,可以对调制方 式以及 CCS Link 做可视化控制.等效基带模型的联合仿真系统结构如图 2.图 2 VCP 译码等效基带模型的联合仿真系统结构图4.2 VCP 性能分析 基于所设计的联合仿真平台,卷积码采用无线局域网 IEEE802.11a 物理层标准,编码多 项式 G1 = 171OCT , G2 = 133OCT ,编码速率 1/2,约束长度为 7.仿真信道为 AWGN,调制 方式采用 BPSK 和 QAM16 两种.采用 Monte Carlo 方法对 VCP 的性能进行评价.分别考察 不使用卷积编码和使用 TMS320C6416 的 VCP 的误码性能.图 3 是使用该平台在 QAM16 调制下 VCP 的误码性能曲线, 可以看出使用基于 VCP 的卷积码大大提高了系统的误码性能.图 3 QAM16 调制下 VCP 的误码性能 为了体现硬件译码的优势,从运行效率上考察 VCP 性能.运用 DSP 的集成开发环境 CCS 中代码分析工具 Profile 来测试运行速度.为了比较,同时用软件译码的方式在 DSP 上 编写了 VIterbi 译码算法.用 TMS320C6416 DSP 的时钟(主频 1GHz)作为衡量代码效率的 指标,分别以 128bit 和 320bit 的译码长度做测试,结果如表 1. 表 1 VCP 译码与软件译码速度比较序列长 度(bit) 软件译码所需 时钟周期数 (优 化后) 使用 Viterbi 译码协处理器所需时钟周期数 计算分支度量 VCP 译码 Max(VCP 译码,计算分支度量)128 320940419 23596313643 91126314 161276314 16127由于本设计使用的双缓冲技术,VCP 的译码和计算分支度量可以并行执行,实际译码 时间=Max(译码时间,计算分支度量时间) .从表中可以得出,使用 VCP 使译码速度提高 了大约 150 倍. 5.结束语 TMS320C6416 DSP 片上的 Viterbi 译码协处理器(VCP)作为一种硬件译码器,提高了 系统误码性能,同时运行速度相比软件译码大大提升.在设计中,使用了 EDMA 链和"乒 乓缓冲技术" ,提高了译码过程的并行性.用户对于 VCP 只需进行简单配置,就可以方便的 实现高效的 Viterbi 译码,与传统硬件实现方法相比也有很大优势,目前在 IS2000,3GPP 及 WLAN 系统中获得了广泛应用. 本文作者创新观点: 使用链式 EDMA 和 "乒乓" 缓冲技术提高了 TMS320C6416 片上 Viterbi 译码协处理器译码过程的并行性. 利用 MATLAB 的 Link for CCS 模块, 设计出 MATLAB-DSP联合仿真平台. 参考文献 [1] TMS320C64x DSP Viterbi-Decoder Coprocessor(VCP)[M]. Reference Guide. Texas Instrument, 2003. [2] A . P. Hekstra. An alternative to Metric Rescaling in Viterbi Decoders[J]. IEEE Transactions on Communications, 1989,37(11):1220-1222 [4] TMS320C6000 DSP Enhanced Direct Memory Access (EDMA) Controller[M]. Reference Guide. Texas Instruments, 2003. [4] Jelena Nikolic-Popovic. Using TMS320C6416 Coprocessors:Viterbi Coprocessor(VCP)[M]. Application Report. Texax Instruments, 2003. [5] TMS320C6000 Chip Support Library API[M]. Reference Guide. Texas Instruments, 2004. [6] 段 国 强 , 陈 月 . MATLAB 辅 助 DSP 设 计 的 研 究 与 实 现 [J]. 微 计 算 机 信 息 , 2007,(23):130~132. 作者简介: 陈晨(1983-) ,男,陕西省西安市人,西安交通大学电子与信息工程学院,硕士研究生,通 信与信息系统专业,研究方向为 OFDM,宽带无线通信,DSP 应用 张太镒(1944-) ,男,西安交通大学电子与信息工程学院教授,博士生导师,研究方向为新 一代移动通信技术,软件无线电,数字音视频技术. Biography: Chen Chen(1983-), male, Xi'an, Shaanxi, School of Electronic and Information Engineering, Xi'an Jiaotong University, Master's student, major is Communication and Information System. Research area is OFDM, Broadband wireless communication, Application of DSP. Zhang Taiyi(1944-), male, School of Electronic and Information Engineering, Xi'an Jiaotong University, Professor, Ph.D adviser. Research area is Next generation mobile communication, Software defined radio, Digital audio/video technologies.。

卷积码的维特比译码原理及仿真摘 要 本课程设计主要解决对一个卷积码序列进行维特比(Viterbi)译码输出,并通过Matlab 软件进行设计与仿真，并进行误码率分析。

实验原理QPSK ：QPSK 是英文QuadraturePhaseShiftKeying 的缩略语简称，意为正交相移键控，是一种数字调制方式。

四相相移键控信号简称“QPSK ”。

它分为绝对相移和相对相移两种。

卷积码：又称连环码，是由伊莱亚斯(P.elias)于1955年提出来的一种非分组码。

积码将k 个信息比特编成n 个比特，但k 和n 通常很小，特别适合以串行形式进行传输，时延小。

卷积码是在一个滑动的数据比特序列上进行模2和操作，从而生成一个比特码流。

卷积码和分组码的根本区别在于，它不是把信息序列分组后再进行单独编码，而是由连续输入的信息序列得到连续输出的已编码序列。

卷积码具有误码纠错的能力，首先被引入卫星和太空的通信中。

NASA 标准（2，1，6）卷积码生成多项式为： 346134562()1()1g D D D D D g D D D D D=++++=++++其卷积编码器为：图1.1 K=7，码率为1/2的卷积码编码器维特比译码：采用概率译码的基本思想是：把已接收序列与所有可能的发送序列做比较，选择其中码距最小的一个序列作为发送序列。

如果接收到L 组信息比特，每个符号包括v 个比特。

接收到的Lv 比特序列与2L 条路径进行比较，汉明距离最近的那一条路径被选择为最有可能被传输的路劲。

当L 较大时，使得译码器难以实现。

维特比算法则对上述概率译码做了简化，以至成为了一种实用化的概率算法。

它并不是在网格图上一次比较所有可能的2kL 条路径(序列)，而是接收一段，计算和比较一段，选择一段最大似然可能的码段，从而达到整个码序列是一个最大似然值得序列。

下面以图2.1的(2，1，3)卷积码编码器所编出的码为例，来说明维特比解码的方法和运作过程。

卷积码编码和维特比译码的原理、性能与仿真分析1.引言卷积码的编码器是由一个有k位输入、n位输出，且具有m位移位寄存器构成的有限状态的有记忆系统，通常称它为时序网络。

编码器的整体约束长度为v,是所有k个移位寄存器的长度之和。

具有这样的编码器的卷积码称作[n,k,v]卷积码。

对于一个（n,1,v）编码器，约束长度v等于存储级数m.卷积码是由k个信息比特编码成n（n>k）比特的码组，编码出的n比特码组值不仅与当前码字中的k个信息比特值有关，而且与其前面v个码组中的v*k个信息比特值有关。

卷积码有三种译码方式：序列译码、门限译码和概率译码。

其中，概率译码根据最大似然译码原理在所有可能路径中求取与接收路径最相似的一条路径，具有最佳的纠错性能，维特比译码是概率译码中极重要的一种方式。

序列译码和门限译码则不一定能找出与接收路径最相似的一条路径。

不同于维特比译码，门限译码与序列译码所需的计算量是可变的且对于给定信息分组的最终判决仅仅基于（m+1）个接收分组，而不是基于整个接收序列。

与维特比译码所使用的对数似然量度不同，序列译码所使用的量度为Fano量度。

在接收序列受扰严重的情况下，序列译码的计算量大于维特比译码所需的固定计算量，虽然序列译码要求的平均计算次数通常小于维特比译码。

在采用并行处理的情况下，维特比译码的速度会优于序列译码。

在同样码率和存储级数的条件下，门限译码的性能比维特比译码低大约3dB.维特比译码的数据输出方式有硬判决及软判决两种方式，本文选取生成多项式为561,753的（2,1,8）卷积码对硬判决的性能进行分析，并依据维特比译码的原理以及卷积码的特性，对卷积码编码和维特比译码过程在加性高斯白噪声（AWGN）信道下进行仿真，并且根据仿真结果对维特比译码（硬判决）的结果进行分析。

由于卷积码的生成可以看做一个马尔科夫过程，因此，不同状态间的转移概率对描述这个过程有极关键的作用。

本文则基于MATLAB对不同状态间的转移概率进行求解，从而更准确地分析维特比译码的性能。

卷积译码的维特比算法和实现技术高宇晨; 武永军; 沈保锁<天津大学 电子信息工程学院; 天津 &***-"=摘 要：介绍了卷积编码、解码的原理及适用于卷积码和网格码维特比译码的编程技术，叙述了用德州仪器（>?）>@0&"*A ’B 9 实现维特比算法的过程。

认为此基本方法可用于对任何卷积码进行解码和译码，比如序列译码等。

关键词：卷积码；维特比算法；网格路径；蝶形结构 中图分类号：>3,%%C "%卷积码和分组码文献标识码：D文章编号：%**E $-’’"（"**%）*"$***-$*’另外，卷积码的译码也有其优点，例如利用网格图来寻找最大可能的码序列，通过维特比算法 （78）来限制序列检测的数目和简化解码的任务， 以及为每个状态最可能的路径建立一个新的标示 符号等等。

以下对卷积码编、解码的原理进行具体 的讨论。

!"! 编码过程卷积编码的纠错依靠了过去输出的数据值。

每 一编码输出位均是由输入位与进入移位寄存器存 储的前（3$%）位（未编码位）的卷积形成的。

这个过 程如图 % 所示。

即信息位输入多级移位寄存器后， 各级寄存器的输出可以分接在不同的分接点上，分 接点再通过一个布尔（9:/）函数进行运算，便产生 输出位。

! 卷积码是一种位编码和非系统码，而不是如同里德$所罗门（/$0）码的分组码。

一个（1，2，3）卷 积码，在编码后码元不仅与当前段的 2 个码元信 息有关，而且与前面（3$%）段的信息有关，在编码 过程中相互关联码的码元为 1·3 个。

该卷积码编 码后的输出序列 1 较小，延时也较小，适用于串行形 式传输的信号。

卷积码与分组码相比有以下优点：（%）卷积码对数据采用软判决的方式，当差错 率增加时卷积编码系统的增益呈温和恶化状，而分 组码则在差错率超过一个阈值后，增益会快速下掉。

实验二--卷积码编码及译码实验实验二卷积码编码及译码实验一、实验目的通过本实验掌握卷积编码的特性、产生原理及方法，卷积码的译码方法，尤其是维特比译码的原理、过程、特性及其实现方法。

二、实验内容1、观察NRZ基带信号及其卷积编码信号。

2、观察帧同步信号的生成及巴克码的特性。

3、观察卷积编码信号打孔及码速率匹配方法。

4、观察接收端帧同步过程及帧同步信号。

5、观察译码结果并深入理解维特比译码的过程。

6、观察随机差错及突发差错对卷积译码的影响。

三、基本原理1、卷积码编码卷积码是一种纠错编码，它将输入的k个信息比特编成n个比特输出，特别适合以串行形式进行传输，时延小。

卷积码编码器的形式如图17-1所示，它包括：一个由N段组成的输入移位寄存器，每段有k 段，共Nk 个寄存器；一组n 个模2和相加器；一个由n 级组成的输出移位寄存器,对应于每段k 个比特的输入序列,输出n 个比特。

12…k 12…k …12…k12…n 卷积码输出序列信息比特一次移入k 个Nk 级移位寄存器…图17-1 卷积编码器的一般形式由图17-1可以看到，n 个输出比特不仅与当前的k 个输入信息有关,还与前（N -1）k 个信息有关。

通常将N 称为约束长度（有的书中也把约束长度定为nN 或N -1）。

常把卷积码记为：（n 、k 、N ），当k =1时，N -1就是寄存器的个数。

编码效率定义为：/c R k n (17-1)卷积码的表示方法有图解表示法和解析表示法两种：解析法，它可以用数学公式直接表达，包括离散卷积法、生成矩阵法、码生成多项式法；图解表示法，包括树状图、网络图和状态图（最的图形表达形式）三种。

一般情况下，解析表示法比较适合于描述编码过程，而图形法比较适合于描述译码。

（1）图解表示法（2）解析法下面以（2，1，3）卷积编码器为例详细讲述卷积码的产生原理和表示方法。

（2，1，3）卷积码的约束长度为3，编码速率为1/2，编码器的结构如图17-2所示。

卷积码的维特比译码卷积编码器自身具有网格构造，基于此构造我们给出两种译码算法：Viterbi 译码算法和BCJR 译码算法。

基于某种准那么，这两种算法都是最优的。

1967 年，Viterbi 提出了卷积码的Viterbi 译码算法，后来Omura 证明Viterbi 译码算法等效于在加权图中寻找最优途径问题的一个动态规划〔Dynamic Programming〕解决方案，随后，Forney 证明它实际上是最大似然〔ML，Maximum Likelihood〕译码算法，即译码器选择输出的码字通常使接收序列的条件概率最大化。

BCJR 算法是1974 年提出的，它实际上是最大后验概率〔MAP，Maximum A Posteriori probability〕译码算法。

这两种算法的最优化目的略有不同：在MAP 译码算法中，信息比特错误概率是最小的，而在ML 译码算法中，码字错误概率是最小的，但两种译码算法的性能在本质上是一样的。

由于Viterbi 算法实现更简单，因此在实际应用比较广泛，但在迭代译码应用中，例如逼近Shannon 限的Turbo 码，常使用BCJR 算法。

另外，在迭代译码应用中，还有一种Viterbi 算法的变种：软输出Viterbi 算法〔SOV A，Soft-Output Viterbi Algorithm〕，它是Hagenauer 和Hoeher 在1989 年提出的。

为了理解Viterbi 译码算法，我们需要将编码器状态图按时间展开〔因为状态图不能反映出时间变化情况〕，即在每个时间单元用一个分隔开的状态图来表示。

例如〔3，1，2〕非系统前馈编码器，其生成矩阵为：G(D)=[1+D1+D21+D+D2]〔1〕图1 〔a〕〔3，1，2〕编码器〔b〕网格图〔h＝5〕假定信息序列长度为h＝5，那么网格图包含有h＋m＋1＝8 个时间单元，用0 到h＋m＝7 来标识，如图1〔b〕所示。

假设编码器总是从全0 态S0 开始，又回到全0 态，前m＝2 个时间单元对应于编码器开始从S0“启程〞，最后m＝2 个时间单元对应于向S0“返航〞。

动态规划：卷积码的Viterbi译码算法学院：网研院姓名：xxx 学号：xxx 一、动态规划原理动态规划(dynamic programming)是运筹学的一个分支，是求解决策过程(decision process)最优化的数学方法。

动态规划算法通常用于求解具有某种最优性质的问题。

在这类问题中，可能会有许多可行解，每一个解都对应于一个值，我们希望找到具有最优值的解。

动态规划算法与分治法类似，其基本思想也是将待求解问题分解成若干个子问题，先求解子问题，然后从这些子问题的解得到原问题的解。

与分治法不同的是，适合于用动态规划求解的问题，经分解得到子问题往往不是互相独立的。

若用分治法来解这类问题，则分解得到的子问题数目太多，有些子问题被重复计算了很多次。

如果我们能够保存已解决的子问题的答案，而在需要时再找出已求得的答案，这样就可以避免大量的重复计算，节省时间。

动态规划程序设计是对解最优化问题的一种途径、一种方法，而不是一种特殊算法。

不象搜索或数值计算那样，具有一个标准的数学表达式和明确清晰的解题方法。

动态规划程序设计往往是针对一种最优化问题，由于各种问题的性质不同，确定最优解的条件也互不相同，因而动态规划的设计方法对不同的问题，有各具特色的解题方法，而不存在一种万能的动态规划算法，可以解决各类最优化问题。

二、卷积码的Viterbi译码算法简介在介绍维特比译码算法之前，首先了解一下卷积码编码，它常常与维特比译码结合使用。

（2,1,3）卷积码编码器是最常见的卷积码编码器，在本次实验中也使用了（2,1,3）卷积码编码器，下面介绍它的原理。

（2,1,3）卷积码是把信源输出的信息序列，以1个码元为一段，通过编码器输出长为2的一段码段。

该码段的值不仅与当前输入码元有关，而且也与其之前的2个输入码元有关。

如下图所示，输出out1是输入、第一个编码器存储的值和第二个编码器存储的值逻辑加操作的结果，输出out2是输入和第二个编码器存储的值逻辑加操作的结果。

卷积码编码维特比译码实验设计报告SUN一、实验目的掌握卷积码编码和维特比译码的基本原理，利用了卷积码的特性, 运用网格图和回溯以得到译码输出。

二、实验原理1.卷积码是由连续输入的信息序列得到连续输出的已编码序列。

其编码器将k个信息码元编为n个码元时，这n个码元不仅与当前段的k个信息有关，而且与前面的（m-1）段信息有关（m为编码的约束长度）。

2.一般地，最小距离d表明了卷积码在连续m段以内的距离特性，该码可以在m个连续码流内纠正(d-1)/2个错误。

卷积码的纠错能力不仅与约束长度有关，还与采用的译码方式有关。

3. 维特比译码算法基本原理是将接收到的信号序列和所有可能的发送信号序列比较，选择其中汉明距离最小的序列认为是当前发送序列。

卷积码的Viterbi 译码是根据接收码字序列寻找编码时通过网格图最佳路径的过程,找到最佳路径即完成了译码过程,并可以纠正接收码字中的错误比特。

4.所谓“最佳”, 是指最大后验条件概率:P( C/ R) = max [ P ( Cj/ R) ] , 一般来说, 信道模型并不使用后验条件概率,因此利用Beyes 公式、根据信道特性出结论:max[ P ( Cj/ R) ]与max[ P ( R/ Cj) ]等价。

考虑到在系统实现中往往采用对数形式的运算,以求降低运算量,并且为求运算值为整数加入了修正因子a1 、a2 。

令M ( R/ Cj) = log[ P ( R/ Cj) ] =Σa1 (log[ P( Rm/ Cmj ) ] + a2) 。

其中, M 是组成序列的码字的个数。

因此寻找最佳路径, 就变成寻找最大M( R/ Cj) , M( R/ Cj) 称为Cj 的分支路径量度,含义为发送Cj 而接收码元为R的似然度。

5.卷积码的viterbi译码是根据接收码字序列寻找编码时通过网格图最佳路径的过程，找到最佳路径即完成了译码过程并可以纠正接收码字中的错误比特。

三、实验代码#include<stdio.h>#include "Conio.h"#define N 7#include "math.h"#include <stdlib.h>#include<time.h>#define randomize() srand((unsigned)time(NULL))encode(unsigned int *symbols, /*编码输出*/unsigned int *data, /*编码输入*/unsigned int nbytes, /*nbytes=n/16,n为实际输入码字的数目*/unsigned int startstate /*定义初始化状态*/)////////////////////////////////////////////////////////////////////////////卷积码编码///////////////////////////////////////////////////////////////////////////////{unsigned int j;unsigned int input,a1=0,a2=0,a3=0,a4=0,a5=0,a6=0;for(j=0;j<nbytes;j++){input=*data;data++;*symbols = input^a1^a2^a3^a6; //c1(171)symbols++;*symbols = input^a2^a3^a5^a6; //c2(133)symbols++;a2=a1;a1=input;}return 0;}int trandistance(int m, int state1, int state2)/*符号m与从state1到state2时输出符号的汉明距离,如果state1无法到state2则输出度量值为100*/{int c;int sym,sym1,sym2;sym1=((state2>>1)&1)^(state2&1)^(state1&1);sym2=((state2>>1)&1)^(state1&1);sym=(sym1<<1) | sym2;if ( ((state1&2)>>1)==(state2&1))c=((m&1)^(sym&1))+(((m>> 1)&1)^((sym >> 1)&1));elsec=10000;return(c);}int traninput(int a,int b) /*状态从a到b时输入卷积码的符号*/{int c;c=((b&2)>>1);return(c);}int tranoutput(int a,int b) /*状态从a到b时卷积码输出的符号*/{int c,s1,s2;s1=(a&1)^((a&2)>>1)^((b&2)>>1);s2=(a&1)^((b&2)>>1);c=(s1<<1)|s2;return(c);}////////////////////////////////////////////////////////////////////////////维特比译码///////////////////////////////////////////////////////////////////////////////void viterbi(int initialstate, /*定义解码器初始状态*/int *viterbiinput, /*解码器输入码字序列*/int *viterbioutput /*解码器输出码字序列*/){struct sta /*定义网格图中每一点为一个结构体,其元素包括*/ {int met; /*转移到此状态累计的度量值*/int value; /*输入符号*/struct sta *last; /*及指向前一个状态的指针*/};struct sta state[4][N];struct sta *g,*head;int i,j,p,q,t,r,u,l;for(i=0;i<4;i++) /* 初始化每个状态的度量值*/for(j=0;j<N;j++)state[i][j].met=0;for(l=0;l<4;l++){state[l][0].met=trandistance(*viterbiinput,initialstate,l);state[l][0].value=traninput(initialstate,l);state[l][0].last=NULL;}viterbiinput++; /*扩展第一步幸存路径*/for(t=1;t<N;t++){for(p=0;p<4;p++){state[p][t].met=state[0][t-1].met+trandistance(*viterbiinput,0,p);state[p][t].value=traninput(0,p);state[p][t].last=&state[0][t-1];for(q=0;q<4;q++){if(state[q][t-1].met+trandistance(*viterbiinput,q,p)<state[p][t].met){state[p][t].met=state[q][t-1].met+trandistance(*viterbiinput,q,p);state[p][t].value=traninput(q,p);state[p][t].last=&state[q][t-1];}}}viterbiinput++;} /*计算出剩余的幸存路径*/r=state[0][N-1].met; /*找出n步后度量值最小的状态准备回溯路由*/g=&state[0][N-1];for(u=N;u>0;u--) /*向前递归的找出最大似然路径*/{*(viterbioutput+(u-1))=g->value;g=g->last;}/* for(u=0;u<8;u++)*(viterbioutput+u)=state[u][2].met; */ /*此行程序可用于检测第n列的度量值*/}void decode(unsigned int *input, int *output,int n){int viterbiinput[100];int j;for(j=0;j<n+2;j++){viterbiinput[j]=(input[j*2]<<1)|input[j*2+1];}viterbi(0,viterbiinput,output);}void main(){unsigned intencodeinput[100],wrong[10]={0,0,0,0,0,0,0,0,0,0},encodeoutput[100];int n=5,i,m,j=0,decodeinput[100],decodeoutput[100];randomize();for(i=0; i<n; i++)encodeinput[i]=rand()%2;encodeinput[n]= encodeinput[n+1]=0;encode(encodeoutput,encodeinput,n+2,0);printf("the input of encoder is :\n"); //信息源输入的信息码（随机产生）for(i=0;i<n; i++)printf("%2d",encodeinput[i]);printf("\n");printf("the output of encoder is :\n"); //编码之后产生的卷积码for(i=0;i<(n+2)*2;i++){printf("%2d",encodeoutput[i]);if(i%20==19)printf("\n");}printf("\n");printf("please input the number of the wrong bit\n"); //信道传输收到干扰而产生的错误码scanf("%d",&m);printf("please input the positions of the wrong bit(0-9)\n");for(i=0;i<m;i++){scanf("%d",&wrong[m]);if(encodeoutput[wrong[m]]==0)encodeoutput[wrong[m]]=1;elseencodeoutput[wrong[m]]=0;}printf("the input of decoder is :\n");for(i=0;i<(n+2)*2;i++){printf("%2d",encodeoutput[i]);if(i%20==19)printf("\n");}printf("\n");decode(encodeoutput,decodeoutput,n+2);printf("the output of decoder is :\n");for(i=0;i<n;i++)printf("%2d",decodeoutput[i]);printf("\n");for(i=0;i<n;i++){if(encodeinput[i]!=decodeoutput[i])j++;}printf("the number of incorrect bit is:%d\n",j);}四、实验总结（1）了解实验原理，分析实验所占数组变量很重要，也是相对考虑较多的；（2）对于读写文件，通过本实验更加熟悉；（3）记录实验程序最佳路径是本实验的难点；。

第4卷 第6期信息与电子工程Vo1．4，No．6 2006年12月INFORMATION AND ELECTRONIC ENGINEERING Dec．，2006 文章编号：1672-2892 (2006)06-0467-03(2,1,7)卷积编码及其维特比译码算法的软件实现刘少阳，邹永(国防科技大学电子科学与工程学院，湖南长沙 410073)摘要：提出了一种(2,1,7)卷积编码及其维特比(Viterbi)译码的软件实现方案，在Matlab环境中应用软件技术实现了(2,1,7)卷积码的Viterbi译码器功能。

测试证明，该Viterbi译码算法在低信噪比下的误码率仍能达到10-6。

关键词：卷积编码；维特比译码；Matlab中图分类号：TN957.51+3 文献标识码：ASoftware Implementation of (2,1,7) Convolutional Coding andIts Viterbi Decoding AlgorithmLIU Shao-yang，ZOU Yong(School of Electronic Science and Engineering，National University of Defense Technology，Changsha Hunan 410073，China)Abstract: A software scheme of (2,1,7) convolutional coding and Viterbi decoding technology is presented，which implements Viterbi decoder function of (2,1,7) convolutional code in the Matlab.According to the test, the BER(Bit Error Rate)of Viterbi algorithm can still reach 10-6in the lowSNR( Signal-to-Noise Ratio).Key words: convolutional coding；Viterbi decoding；Matlab1 引言卷积码是由Elias于1955年提出的。

“黑色经典”系列之《DSP嵌入式系统开发典型案例》第9章Viterbi译码及其实现华清远见<ARM开发培训班>培训教材在通信系统中，信息传输的可靠性和有效性是相当重要的。

信息在传输时是经由信道（Channel）传输。

当其在信道传输过程中会受到各种干扰，使得传输信息掺杂各种错误序列在其中。

因此，在通信系统中，良好的纠错码可以有效地应用在信息传输过程中，以降低信息的误码率。

信息在传输时，先由信源发出消息，如语言、图像、文字等，消息进入通信系统后，经由信源编码器编码成信息序列1。

编码过程中，为了使传输有效，还加上一些与传输信息无关的冗余度。

接着信息序列1经过信道编码器编码成信息序列2，序列2是将信息序列1加入了更多的冗余数据（Redundancy Data），以抵抗信道中的各种干扰。

数字信号一般不适合直接在信道上传输，所以调制器是将数字信号转变成模拟信号，使其在信道中传输。

而信道中难免会受到噪声干扰，使信道的输出序列不同于信道的输入序列。

解调器将信道的输出序列由原来的模拟信号转化成数字信号，既是接收序列3，信息序列中因噪声干扰会掺杂一些错误的码元在其中。

信道译码器利用序列中的冗余码元去纠正错误，并且根据信道译码器的结果，产生接近于信息序列1的接收序列1。

整个译码过程是根据信道编码的结果和噪声在信道中的特性所得到的。

理想的结果是所有的错误都被更正回来，即接收序列等同于发送序列。

9.1 Viterbi译码概述在众多的纠错码中，卷积码（Convolutional Code）是一种在实际中得到广泛应用、性能很好的纠错码。

卷积码是不同于分组码的另一种码，它虽然也是把k个信息比特编成n个比特，但k和n都很小，延时小，特别适宜于以串行形式传输信息。

与分组码不同，卷积码中编码后的n个码元不但与当前段的众个信息码元有关，而且与前面（N−1）段的信息有关，编码过程中相互关联的码元为Nn个。

在编码器复杂程度相同的情况下，卷积码的性能优于分组码。

基于C54XDSP的viterbi译码技术卷积码的概率码最早始于1961年由Wozencraft提出的序列译码，这是第一个有用的概率译码方法，1963年Fano对序列译码进行改进，提出Fano算法，从而推动了序列译码的实际应用。

1967年Viterbi提出了另一种概率译码算法:Viterbi算法，它是一种最大似然译码算法。

在码的约束比较小时，它比序列译码算法效率更高、速度更快，译码器也较简单。

因而自Viterbi算法提出以来，不管在理论上依旧实践上都得到了极其迅速的进展，并广泛应用于各种数据传输系统，专门是卫星通信系统中。

1.1 卷积码的进展卷积码是深度空间通信系统和无线通信系统中常用的一种编码。

卷积码与分组码不同，它的本码组的校验元不仅与本组的信息元有关，而且还与往常各时刻输入至编码器的信息组有关。

在编码过程中，卷积码充分利用了各码字间的有关性，而且它的信息元和校验元也比分组码小，在与分组码同样的码率R和设备复杂性条件下，不管从理论上依旧从实践上都证明卷积码的性能至少不比分组码差；而且卷积码在实现最佳译码也较分组码容易。

因此从信道编码定理来看，卷积码是一种专门有前途的码类。

在IS-95.CDMA的无线数字蜂窝标滩中都采纳了卷积码；在第三代无线通信系统的蜂窝结构中所采纳的Turbo码，也是源自卷积码。

卷积码是由伊利亚斯（P.Elias）发明的一种非分组码。

通常它更适用于前向纠错，因为关于许多实际情形它的性能优于分组码，而且运算简单。

卷积码是一种线性树码，由于该码的输出序列是输入序列和编码器的冲击响应的离散时刻卷积，故名卷积码。

其一样结构包括：一个由N段组成的输入移位寄存器，每段k个，共Nk个移位寄存器、一组n 个模2和相加器，一个由n级组成的输出移位寄存器。

对应于每段k 个比特的输入序列，输出n个比特。

卷积码常记为（n,k,N-1），当k等于1时，N-1确实是寄存器的个数。

卷积编码器是由经历的，即一组信息码元的校验码元不但取决于本组信息元，而且还与前m=N-1组信息码元有关。