下载文档原格式
评语: 课中检查完成的题号及题数：课后完成的题号与题数：成绩: 自评成绩: 85实验报告实验名称：CPU 与简单模型机设计实验日期：2015.11.17 班级： 2 学号：13 姓名：周小多一、实验目的：1. 掌握一个简单CPU 的组成原理。
2. 在掌握部件单元电路的基础上，进一步将其构造一台基本模型计算机。
3. 为其定义五条机器指令，编写相应的微程序，并上机调试掌握整机概念。
二、实验内容：1.要实现一个简单的CPU，并且在此CPU 的基础上，继续构建一个简单的模型计算机。
CPU 由运算器（ALU）、微程序控制器（MC）、通用寄存器（R0），指令寄存器（IR）、程序计数器（PC）和地址寄存器（AR）组成,如图2-1-1 所示。
这个CPU 在写入相应的微指令后，就具备了执行机器指令的功能，但是机器指令一般存放在主存当中，CPU 必须和主存挂接后，才有实际的意义，所以还需要在该CPU 的基础上增加一个主存和基本的输入输出部件，以构成一个简单的模型计算机。
2.本模型机和前面微程序控制器实验相比，新增加一条跳转指令JMP，共有五条指令：IN（输入）、ADD（二进制加法）、OUT（输出）、JMP（无条件转移），HLT（停机），其指令格式如下（高４位为操作码）：助记符机器指令码说明IN 0010 0000 IN→R0ADD 0000 0000 R0 + R0→R0OUT 0011 0000 R0→OUTJMP addr 1100 0000 addr→ PCHLT 0101 0000 停机3. 设计一段机器程序，要求从IN 单元读入一个数据，存于R0，将R0 和自身相加，结果存于R0，再将R0 的值送OUT 单元显示。
根据要求可以得到如下程序，地址和内容均为二进制数。
地址内容助记符说明00000000 00100000 ; START: IN R0 从IN 单元读入数据送R000000001 00000000 ; ADD R0,R0R0 和自身相加，结果送R000000010 00110000 ; OUT R0R0 的值送OUT 单元显示00000011 11100000 ; JMP START跳转至00H 地址00000100 0000000000000101 01010000 ; HLT停机三、项目要求及分析：1. 试修改现有的指令系统，将加法指令的功能修改为R0的内容和某个存储单元的内容相加;增加存数、取数和减法三条机器指令，指令助记符分别为STA、LAD 和SUB，指令操作码分别为十六进制的60、70和80。
电子科技大学通信学院简化CPU设计2013年9月一、课程设计要求1.设计16位精简指令集CPU指令系统；2.完成精简指令集CPU的结构设计和所有模块的代码编写，并仿真验证；3.编写能够完成加法器﹑流水灯等功能的汇编程序，并翻译成二进制机器码；4.设计CPU外围模块如分频器，存储器和IO接口，并在软件平台上仿真CPU执行程序的完整过程；5.下载工程到FPGA芯片，在硬件资源上实现。
二、设计思路1、CPU指令集系统设计本课程设计所设计的RISC_CPU指令长度为16位，能够处理16位数据，指令中需要操作符，寄存器地址和立即数等字段。
完成立即数数据载入操作需要如下指令：mil：将立即数放在低8位mih：将立即数放在高8位因为一条指令无法载入完整16比特立即数数据，设计指令格式中用于存放立即数的字段为8bits，将16bits数据传递到通用寄存器需要2条指令，“mil R1,I(低8位)”将立即数I 的低8位传递给通用寄存器R1，“mih R1，I(高8位)”将立即数I的高8位传递给通用寄存器R1。
完成存储器或I/O数据载入与存储的操作需要如下指令：lda：载入指定地址数据sta：储存数据到指定地址inp：从端口输入oup：输出到端口因为存储器中有些地址的数据可能是有工程意义的，对这些地址上的数据的处理是必不可少的。
“lda Rd Rs”将通用寄存器Rs的数据作为指定地址，将存储器中该地址上的数据载入到通用寄存器Rd中，“sta Rd Rs”将通用寄存器Rd的数据作为指定地址，将通用寄存器Rs的数据储存到存储器该地址上。
完成通用寄存器阵列内数据运算操作需要如下指令：and：寄存器数据与操作orr：寄存器数据或操作not：寄存器数据非操作shl：左移shr：右移add：寄存器数据相加sub：寄存器数据相减mul：寄存器数据相乘cmp：寄存器数据相比较这些是本CPU设计能够完成的数据处理操作，有3点需要注意：1、所有操作的数据必须储存于通用寄存器中2、乘法运算只能进行8比特数据相乘，溢出则取其低8位数据相乘3、cmp指令的结果会影响标志位，该标志位可作为分支操作的条件，但执行cmp指令之前建议先清除相关标志位。
计算机体系结构实验CPU设计与指令集实现在计算机科学领域中，计算机体系结构是指计算机硬件和软件之间的接口规范，决定了计算机的性能和功能。
CPU作为计算机体系结构的核心组件之一，负责执行计算机指令和处理数据。
本文将介绍计算机体系结构实验中CPU的设计与指令集的实现。
一、CPU设计CPU设计是计算机体系结构实验的重要内容之一，它包括了处理器的内部结构、寄存器的设计和控制逻辑的实现等多个方面。
1. 内部结构CPU的内部结构一般包括运算器（ALU）、控制器、寄存器组和数据通路等部件。
其中，运算器负责进行算术和逻辑运算，控制器负责解码指令和控制CPU的操作，寄存器组用于存储临时数据和结果，数据通路则负责将数据在各个部件之间传递。
在CPU设计过程中，需要根据实验要求和设计目标，合理选择这些部件的结构和功能，并进行适当的组合和优化。
2. 寄存器设计寄存器是CPU中用于存储和操作数据的重要部件，常见的寄存器有通用寄存器、程序计数器（PC）、指令寄存器（IR）等。
在CPU设计中，需要确定寄存器的位数和数量，并根据需求设计合适的读写接口。
同时，寄存器的位宽和数量也决定了CPU的数据处理能力和存储容量。
3. 控制逻辑实现控制逻辑是CPU中决定指令执行流程和控制信号传递的关键部分。
它通过解码指令，生成相应的控制信号，控制数据通路的运行和寄存器的读写。
在CPU设计中，需要实现与指令集对应的控制逻辑，并确保指令的执行顺序和操作正确无误。
二、指令集实现指令集是计算机体系结构中的重要组成部分，它决定了计算机的操作方式和可执行的指令。
在计算机体系结构实验中，实现一个类似于RISC指令集的简化指令集是常见的任务。
1. 指令格式指令格式是指令在计算机中的二进制表示形式，通常由操作码（Opcode）、寄存器编号和立即数等字段组成。
在指令集实现中，需要确定指令格式的结构和位数，并考虑操作码和操作数的编码方式，以便正确解码和执行指令。
2. 指令执行指令执行是指计算机按照指令进行相应的操作，包括算术运算、逻辑运算、存储器读写等。
cpu组成与机器指令的执行微程序控制器方法摘要：1.微程序控制器的概念和作用2.机器指令与微指令的关系3.构建基于微程序控制的CPU模型4.执行简单程序，理解机器指令与微指令的执行过程5.总结与展望正文：一、微程序控制器的概念和作用微程序控制器是计算机系统中的一种重要组成部分，它负责解析和执行机器指令。
通过将一条机器指令编写成一段微程序，微程序控制器能够实现对计算机系统的精确控制。
微程序包含若干条微指令，每一条微指令对应一条或多条微操作。
在有微程序的系统中，CPU内部有一个控制存储器，用于存放各种机器指令对应的微程序段。
当CPU执行机器指令时，会在控制存储器里寻找与该机器指令对应的微程序，取出相应的微指令来控制执行各个微操作，从而完成该程序语句的功能。
二、机器指令与微指令的关系机器指令是计算机能够直接执行的指令，它们是计算机程序的基本构成单位。
而微指令是微程序控制器的指令，它们之间是一一对应的关系。
每条机器指令都对应一个唯一的微程序，而每个微程序由若干条微指令组成。
通过执行微指令，我们可以实现对计算机系统的底层控制，从而完成机器指令所规定的功能。
三、构建基于微程序控制的CPU模型要构建一个基于微程序控制的CPU模型，我们需要掌握以下几个步骤：1.设计微程序控制器：微程序控制器是整个系统的核心，它负责解析和执行机器指令。
我们需要设计一个能够正确解析和执行机器指令的微程序控制器。
2.编写微程序：针对每条机器指令，我们需要编写相应的微程序。
微程序需要根据机器指令的操作码和操作数来确定微操作的执行顺序和方式。
3.实现数据通路：数据通路是计算机系统中用于传输数据的通道，它包括寄存器、内存和输入/输出设备等。
我们需要确保微程序能够正确地读取和写入数据通路中的数据。
四、执行简单程序，理解机器指令与微指令的执行过程为了更好地理解机器指令与微指令的执行过程，我们可以编写一个简单的程序，并通过微程序控制器来执行。
以下是一个简单的例子：1.编写机器指令：```ADD R0, [R1]MOV [R0], R2```2.编写微程序：```微程序1：IN R0, IOL（将I/O输入的数据存入R0）IN R1, IOL（将I/O输入的数据存入R1）ADD R0, R1（将R0和R1的数据相加）STA [R0], R0（将结果存入R0指向的内存单元）微程序2：IN R0, IOL（将I/O输入的数据存入R0）MOV [R0], R2（将R2的数据存入R0指向的内存单元）```3.执行程序：通过微程序控制器，我们可以依次执行微程序1和微程序2。
精简指令集（RISC）32位单周期cpu设计电气513摘要：该作品为一个精简指令集的32位单周期cpu，具有18条基本的指令，可以实现数据的存取、运算等基本功能。
测试程序执行过程中，CPU各部件的具体数据可以显示到FPGA的数码管上。
目录1.CPU的整体电路设计；2.CPU的指令格式；3.基本功能部件的设计；4.主要功能部件的设计；5.CPU的封装；6.FPGA测试。
1.CPU的整体电路设计CPU主要组成部分有：运算器（ALU）、控制器（Control Unit）、寄存器堆（Register Files）、取指电路及相关基础部件（如选择器）等构成。
下图为cpu的电路图。
CPU的电路包括数据路径（Data path）和控制部件（Control Unit）两大部分。
下面介绍路径的设计。
1.1 下一条指令地址的选择下一条指令的地址有3种情况：1.程序不转移时下一条指令的地址为PC+4；2.执行beq和bne指令发生转移时，下一条指令的地址是PC加4，再加上符号扩展的偏移量左移2位的和；3.执行j指令时转移的目标地址是指令中的低26位地址左移2位，再与PC+4的高4位拼接在一起。
下一条指令地址的产生和选择电路如图所示。
图中控制器（Control Unit）根据op、func和zero（对于beq和bne指令）信号产生相应的转移控制选择信号pcsource。
1.2 ALU的输入端ALU的输入端有2个：A输入端和B输入端。
A、B输入端分别有2种输入情况。
对于A输入端，有寄存器堆的A_data和移位数sa输入。
对于B输入端，有寄存器堆的B_data和符号扩展后的立即数imm输入。
其输入数据路径如图所示。
ALU的A、B端具体输入哪路数据由控制器（Control Unit）根据指令译码产生控制信号shift和aluimm 来选择。
1.3寄存器堆的输入端寄存器堆的A_addr和B_addr的输入来自指令，分别只有一种输入，W_addr有2种，而Data有4种输入。
第5章 处理器（CPU）设计5.1 CPU的结构5.1.1 CPU的功能CPU：中央处理器指令控制—— 程序的顺序控制操作控制—— 指令的操作信号时间控制—— 操作信号的时序数据加工—— 数据处理，CPU的根本任务 中断处理 —— 相应中断（异常）其它处理 —— 相应DMA、RESET等5.1.2 构成CPU的主要部件1.CPU的基本组成�控制器：协调和处理计算机系统的操作 ---- 控制部件�运算器：数据处理---- 执行部件�通用寄存器组�（cache高速缓存、内部总线、总线接口、中断系统、浮点运算器……）2.CPU中的主要寄存器�DR 数据缓冲寄存器�IR 指令寄存器�PC程序计数器�AR 地址寄存器�AC 累加寄存器（AX、BX、CX、DX、…）�PSW状态寄存器3.CPU的数据通路•概念数据通路是指数据在CPU各功能部件之间传送的路径。
�描述信息从什么地方出发，中间经过什么部件，最后传送到哪个部件�实现CPU内部各功能部件间（运算器、寄存器、控制器等）的数据传递•基本结构�总线结构�专用数据通路5.3 CPU执行指令的过程5.3.1 指令时序1、指令执行的基本过程•取指、执行•取指、取操作数、执行•取指、取操作数、执行、写结果2、时序系统�时序系统的作用将各种控制信号严格定时，在时间上相互配合完成某一功能。
�时序信号通常划分为几级指令周期机器周期（CPU周期、总线周期）时钟周期（节拍周期）[ 时钟脉冲、节拍脉冲 ]3、时序控制方式�同步控制指令执行或指令中每个控制信号都由事先确定的统一的时序信号进行统一控制。
①定长的机器周期，定长的指令周期②定长的机器周期，变长的指令周期③变长的机器周期，变长的指令周期④折中方案� 异步控制当控制器发出某一操作控制信号后，等待执行部件完成操作后发回“回答”信号，再开始新的操作。
�没有统一的时钟对信号进行同步�每条指令的指令周期可由多少不等的机器周期数组成� 联合控制 同步控制和异步控制相结合的方式。
