VDMOS功率晶体管版图设计

高压VDMOS的设计作者：郝晓波来源：《数字技术与应用》2010年第08期摘要:本文通过VDMOS的电参数来确定其结构参数。

通过击穿电压来确定外延层的厚度和电阻率。

通过阈值电压来确定栅氧的厚度。

由饱和电流的表达式可知元胞的最大通态电流。

导通电阻和击穿电压是两个相互矛盾的参数,增加击穿电压和降低导通电阻对器件尺寸的要求是矛盾的。

关键词:VDMOS结构设计指标版图中图分类号:TN386.1 文献标识码:A 文章编号:1007-9416(2010)08-0101-021 引言本文主要基于公司VDMOSFET研发需求,研究设计并实现了200V/9A功率VDMOS器件。

本文分析了VDMOS的结构。

通过VDMOS的击穿电压、最大漏极通态电流、阈值电压、导通电阻等电参数对结构参数的要求来确定对应的外延层厚度、沟道长度、P阱深度和宽度、N+区结深和宽度、P沟道区深度和宽度、栅氧化层厚度、元胞的尺寸、元胞间的距离。

最后根据其横向尺寸形成版图。

2 设计指标预计产品满足的参数条件为(Ta=25℃)如表1所示。

设计高压的VDMOS器件,希望得到高的耐压容量,低的导通电阻。

降低导通电阻的方法主要是:减薄外延厚度、降低外延的电阻率、增加栅长、降低p-body的结深(图1中的P即为p-body);而高的耐压容量要求:增加外延厚度、增加外延电阻率、减小栅长,p-body的结深对耐压的影响取决于p-body间距的减小和外延耗尽厚度的减薄哪个因素对耐压的影响更大。

高压VDMOS的静态参数优化设计主要矛盾集中在外延的选择、栅长及p-body的结深的确定上。

3 击穿电压V(BR)DSS击穿电压是200V时,对应的外延层厚度大约为20μm左右;该击穿电压对应的外延层的掺杂浓度约为NB=1.5×1015cm-3;NB对应的电阻率约为ρ=6Ω·cm。

W=10.7μm。

4 阈值电压VGS(th)对于多晶硅栅的NMOS管,阈值电压可写作:Vth=(-QD-QSS)/COX+2ΦFB+ΦMS(1)ΦMS是高浓度N+掺杂的多晶硅栅和P-body区的接触电势,ΦFB是强反型下的表面势,QD 是反型层刚形成时,耗尽层中单位面积对应的电荷,QSS是Si-SiO2界面杂质引入的电荷,它通常带负电。

第23卷　第6期　2005年11月应用科学学报JOURNA L OF APP LIE D SCIE NCESV ol.23,N o.6　N ov.2005　收稿日期:2004207218;　修订日期:2004211212基金项目:国家“863”高技术研究发展计划资助项目(2003AA1Z 1400)作者简介:赵　野(1977-),男,辽宁绥中人,博士生,E 2mail :zhaoye @ 文章编号:025528297(2005)0620604206高压功率V DMOST 的SPICE 直流模型赵　野,　孙伟锋,　易扬波,　鲍嘉明(东南大学国家专用集成电路系统工程技术研究中心,江苏南京210096)摘　要:基于高压VDM OST 的物理机理和特殊结构,详细分析、推导了漂移区电阻、埋层电阻、内部节点电压及内部耗尽层宽度随外加偏压变化而变化的情形;采用数值计算的方法,建立了较精确的高压六角型VDM OST 三维物理模型,进而提出了VDM OST 的直流(DC )等效电路模型.该模型由level3NM OS 管、控制源、电容等元件组成,较准确地模拟了高压器件的特性.与以往文献的结果相比,该模型物理概念清晰,准确性高,避免过多工艺参数引入的同时,简化了等效电路.将该模型嵌入SPICE 进行仿真,得到了全电压范围内连续的I 2V 特性曲线,与实际测试结果相比,误差接近5%.关键词:模型;高压集成电路;高压VDM OST;漂移区;等效电路中图分类号:T N710;T N432 文献标识码:AA DC Model of H igh 2V oltage V DMOST for SPICE SimulationZH AO Y e ,　S UN Wei 2feng ,　YI Y ang 2bo ,　BAO Jia 2ming(National ASIC System Engineering Research Center ,Southeast Univer sity ,Nanjing 210096,China )Abstract :An accurate m odel for high 2v oltage hexag on VDM OST is derived based on a three 2dimensional structure and im plemented with SPICE.Drift region resistance ,buried layer resistance ,interior node v oltage and variation of internal capacitance with external applied v oltage are analyzed in detailed.A DC equivalent circuit m odel is als o proposed ,which includes a level 3NM OS transistor ,a controlled s ource and capacitance ,etc .It als o accounts for the quasi 2saturation effect in high v oltage device.This sim ple m odel with a clearphysical concept als o provides easy extraction of inter 2electrode capacitances.The I 2V simulation results are in g ood agreement with experimented results with the DC error approaching 5%within the entire v oltage range ,which can be used in practical applications.K ey w ords :m odel ;H VIC ;high 2v oltage VDM OST;drift region ;equivalent circuit 高压功率VDM OST 广泛用于平板显示驱动(PDP 、LC D 、LE D )以及汽车电子等领域.近年来随着高低压兼容工艺的成熟,高压集成电路(H VIC )应运而生,由于H VIC 集成了低压逻辑控制与高压功率驱动电路,因此得到了越来越广泛的应用.SPICE 是集成电路领域优秀的模拟软件,但是缺乏对高压器件的支持.因此建立准确的、可靠的高压器件SPICE 模型,用于高压集成电路的C AD 设计,成为迫切的需要.传统SPICE 电路宏模型建立在器件的测试结果之上,不能预测器件性能的变化.而基于器件的物理机理和结构提出的模型,能够较准确地预测器件性能的变化,从而进行SPICE 的仿真.文献[1]提出了一种导通电阻模型,其缺陷在于不能准确反映电阻及沟道随外加电压变化的情况;文献[2～6]基于矩形元胞从二维或准三维的角度,建立了VDM OST 的模型,克服了文献[1]的缺陷,但还不能反映器件的三维物理、电学特性;文献[7,8]从器件的结构出发,根据器件的物理特性分别建立了高低压的三维物理模型,并讨论了结构及工艺参数对器件特性的影响,准确地反映了器件的电学特性;但是它们皆是基于对矩形元胞的分析和讨论,并没有针对六角型高压VDM OST 的模型.本文从高压六角型VDM OST 的物理特性和结构出发,利用TS UPRE M 24和ME DICI 模拟结果分析了器件的电流、电场以及内部耗尽层情况,进而推导了漂移区压控电阻、内部节点电压、内部耗尽层宽度随外加偏压变化的情形,建立了较精确的高压六角型VDM OST 漂移区三维物理模型,弥补了模型[7,8]对于六角型元胞的不足;在物理模型基础上提出的VDM OST 等效电路,简单有效,适于工程应用的需要.1　器件结构图1即为高压VDM OST 结构纵向剖面图.从图1中可看出,有一个N +埋层和浓N 型漏连接层,将收集到的漏极电流经由浓N 型漏连接层传输到表面接触端,亦即把漏极电流从表面引出,其工艺与低压C M OS 工艺兼容.图1　H VIC 2VDM OS 纵向剖面图Fig.1　Cross 2section view of H VIC 2VDM OST VDM OST 的M OS 管沟道区是由双扩散形成的,双扩散工艺过程导致器件沟道浓度的不均匀分布.文献[9]已经提出了一个解决沟道不均匀掺杂的数值模型,但形式复杂,工艺参数繁多,不适于工程应用.在沟道尺寸较小的情况下,可以利用level3NM OS 管模型模拟VDM OST 的沟道部分,level3模型中NM OS 管的迁移率调制系数和载流子表面迁移率是两个关键的参数,对整个VDM OST 的导通电阻有重要的影响.图2为栅压等于5V ,漏压等于200V 条件下,ME DICI 模拟的电流、耗尽层的情况,揭示了电流路径以及耗尽层的扩展.由于体区耗尽层的存在,各个区域的厚度、向侧面耗尽的宽度会随着外加电压的变化而变化,亦即漂移区电阻是受外加电压控制的压控电阻.根据模拟的结果将器件的漂移区分为4个部分,如图3所示.在A 区中,电流沿着表面流向两个元胞的中间区域,然后再沿着P 体区与N -外延的P 2N 结耗尽层边缘流向B 区,P 2N 结耗尽层宽度受A 区末端电压V A 的控制,同时在A 区中栅下面的部分会形成积累层,由于这部分的电阻很小,相对于整个导通电阻来说可以忽略不计.在B 区,电流沿着一定的角度(α≈45°)流向漏端,电流所通过的截面和B 区的厚度跟随P 2N 结耗尽层的宽度发生变化,因此流经B 区的电流与V A 和B 区末端电压V B 有关.通过对ME DECI 模拟的结果对照可以看到电流偏转角α不随着器件结构和偏压而变化.在本文所阐述的模型中,认为B 区的掺杂浓度为准中性的,即n ≈N D .C 区的截面为六角型,其高度也与耗尽层宽度有关,因此C 区末端电压V C 也与V A 有关.通过几次深扩散形成的埋层结构,其浓度为非均匀分布,因此其电阻值也为非均匀的.本文采用了与工艺相关的精确的计算方法,利用器件和工艺模拟,得到较精确的电阻值,与实际结果很接近. 通过上述分析,A 、B 、C 区的电阻与各区的压降有关,而各区的压降又与流过该区的电流有关,以电阻作为中间变量,器件的电流电压特性可以通过一组隐含的方程组来描述,因此需要用数值方法来求得最后的结果.器件模型中包含的非线性元件,如压控电阻、压控电容等,可以用压控源或流控源的形式嵌入SPICE.对于非线性电阻可以描述成电压源的506　6期赵　野等:高压功率VDM OST 的SPICE 直流模型形式E RES =i R f (i R ,v R )(1)图2　对图1结构的ME DICI 模拟结果Fig.2　ME DICI simulation of H VIC 2VDMOST图3　VDM OST 单胞剖面图Fig.3　Cross 2section view of VDM OST2　漂移区模型体耗尽层的扩展如图4(a )所示,因为P 2N 结的边界不是平面的,假设在漂移区中的扩展边界斜率为X ′ΠY ′.由图4(b )中可以看到,由于多边形夹角的存在,电流在边角的分布很不均匀,因此在模型中,把电流流经的区域分为可变电阻R A 1区与可变电阻R A 2区(图4(b )中的阴影部分),其中R A 2区看作是半径与高度可变的圆形电阻区,A 区总电阻即为两者电阻的并联值.图4(a )　A 区耗尽层边界近似Fig.4(a)　Depletion approximation of Aregion图4(b )　A 区电阻示意图Fig.4(b)　Resistance of A region 对于R A 1而言,电流流过的是一个变截面的梯形体电阻,其阻值为R A 1=ρ0L P Y ′X ′ln11-X ′ΠL G (2) 在式(2)中,X ′、Y ′为耗尽层边缘在水平和竖直方向的坐标值.其值分别为X ′=W bd sin45°-(γW j -γ2W j )和Y ′=W bd cos45°+γW j ,γ为横向与纵向扩散的比例系数,其值约为0.8.其中L P 为P 体扩散区的边长,与版图的尺寸一致;L G 为有效栅长;耗尽层宽度是随A 区末端电压V A 变化的,因为P 体区的掺杂浓度很高,N -漂移区浓度相对较低,因此把它当作单边突变结来处理,可得W bd =2ε0εsi (V A -V bi -V S )ΠqN drift (3)其中,V bi 、V S 分别为P 2N 结的内建电势和源端的接触电压.对于R A 2区域,电流通过区域近似为可变截面的1Π6个圆形体电阻,采用与R A 1区同样的方法,积分可得R A 2=∫RAd R A 2=ρ0L G6πY ′X ′ln1+X ′πΠ6L G 1-X ′πΠ6L G(4)A 区的总电阻即为R A 1与R A 2的并联电阻,即R A =(R A 1R A 2)Π(R A 1+R A 2)参照图3所示的单胞结构,考虑其电流路径有一个角度α,所以六角型单胞的B 区电阻可以看作是一个如图5所示的三维结构.根据其几何结构的对称性,可以求得B 区电阻的值.对B 区进行积分,可得积分结果R B =ρ0K 332ln(-2(tan α)2L B +K 1-K 2)(K 1+K 2)(-2(tan α)2L B +K 1+K 2)(K 1-K 2)(5)其中B 区电阻高度606 应　用　科　学　学　报23卷　L B =W h -L G +X ′tan α(6)在式(5)中各个系数的含义如下K 1=2tan α[W h -(L G -X ′)](7)K 2=K 21+4(tan α)2K 3(8)K 3=2W h (L G -X ′)[1-(L G -X ′)](9)其中W h 为单胞宽度,通过以上的分析和计算,B 区的电阻基本表示完毕.分析和计算中不仅考虑了电阻区高度的变化,还考虑了电阻区截面积的变化,因此相对于文献[1]中提到的电阻模型更加精确.图5　B 区电阻示意图Fig.5　Three dimensional view of B region 电流所流过的C 区是一个截面为六角型的柱体,只有其高度随着外加电压的变化而变化,因此相对A 、B 区要简单一些.直接应用电阻率定义即可求解,结果如下R C =3ρ0(L T -L B -Y ′)27L 2A(10)其中L T 是外延的厚度,注意到C 区高度也是一个与耗尽层厚度有关的量,因此这部分电阻也是随电压而变化的.通过以上的推导计算,可以看到,正如引言中所述,A 区末端电压是一个关键变量,只要获得此处的电压,就可以建立关于V A 的方程组,进而求得各区分布的电压及电阻值.3　埋层及连接层电阻在作埋层扩散时,浓度的分布在几次工艺扩散中变化很复杂,与工艺密切相关,需要用器件及工艺模拟进行精确的参数提取.从TS UPRE M 24的模拟结果可以看到,杂质分布的等浓度线近似是一系列与x 轴平行的直线,仅认为沿纵向方向是非均匀掺杂.图6是TS UPRE M 24软件模拟的埋层杂质纵向分布曲线,其分布为高斯分布N D (y ,t )=Q 0πDt exp -y24Dt (11)上式中Q 0为离子注入剂量,D 为扩散系数,t 是扩散时间.对于已经形成的埋层来说t 为常数,则上式可以写成N D (y )=N D 0exp -y2L 2D(12)上式中L D =4Dt ;N D 0=Q 0ΠπDt .横向埋层电阻可以分为两个部分,如图2所示,其长度分别为L bur1和L bur2.埋层总电阻为两部分的电阻之和.这里只关心沿y 方向电阻率的变化,因此电阻率是y 的函数如图7所示,其微分电导是d G bur1=W L bur11ρ(y )d y(13)图6　N +埋层杂质的高斯分布曲线图Fig.6　Distribution of N +impurity buried layer图7　微分法求埋层电阻示意图Fig.7　The schematic of buried layer resistance for calculus对上式从y =0到y =L j 积分区间内积分G bur1=ρ0WL bur1∫Ljexp -y2L 2Dd y(14)其中ρ0=1ΠquN D 0,L j 为埋层杂质在外延中的扩散距离,则其电阻为R bur1=21π1LD 1ρ0L bur1W erfL jL D-1(15) 根据TS UPRE M 24和ME DICI 的模拟结果,可以看到流过埋层电阻的电流都是平行的,沿x 轴正方向不同位置取3个截面A 0、A 1和A 2,通过这几个截面的电流逐渐减小.取微元W ΔL Δy ,再取电流为线性分布,用平均功率法可以得到微元等效电阻I 2DΔR bur2=∫Lbur2x ΔL I D 2ρ(y )d x W Δy(16)706　6期赵　野等:高压功率VDM OST 的SPICE 直流模型由上式可以得到微分电导并积分ΔG bur2=3WΔL ∫Ljd yρ(y )(17)进而可得到这部分的电阻R bur2=231π1L D 1ρ0Lbur1W erfL jL D-1　(18)所以埋层总电阻R burry =R bur1+R bur2 图8所示为浓N +连接层杂质分布的曲线,从图中可以看到,其杂质分布与埋层杂质分布相似,均为高斯分布.因此可以利用与埋层电阻相似的办法求得此部分电阻的值.不过与埋层电阻不同的是,连接层是经过两次扩散形成的,所以实际上是两个电阻的串连.利用图7所示的微元法,可以求得连接层电阻的阻值R C ONT 3=21π1L D 1ρ0L C ONTW C ONTerfL jL D-1(19)上式中各个参数对应连接层形成时的参数值,L C ONT 和W C ONT 与连接层的版图窗口尺寸相对应.所以总的连接层电阻R C ONT =2R C ONT 3(20)图8　浓N +连接层杂质分布曲线图Fig.8　Distribution of N +contact layer4　等效电路从器件物理结构推导而来的电阻方程,代表了该器件的电学特性.根据电压与电流之间的关系可以求得漂移区的电流分别如下I A =V AR A (V A ,V S )(21)I B =V B -V A R B (V A ,V S )(22) 根据电流连续性定理,流过A 、B 和C 区,以及埋层电阻的电流是一致的.以电流作为中间变量,漂移区电压V DR 受外加漏极电压V DS 的控制,可以把漂移区上的电压看作一个受控电压源,而这个控制电压就是漏极电压.通过计算最终可得到外加漏极电压V DS 和漂移区上的电压V DR 之间对应的数值关系.VDM OST 物理模型的等效电路如图9所示.该等效电路包括3个部分:level3NM OS 晶体管模型,用来模拟VDM OST 的沟道区;一个电压控制电压源E ,模拟在漂移区上的电压降,两者串联起来;最后还有栅源和栅漏电容.因为电容对直流特性影响不是很大,所以采用了定值的栅源和栅漏电容.图9　VDM OST 物理模型的直流等效电路Fig.9　DC equivalent circuit of VDM OST physical m odel 等效电路在SPICE 中的测试电路如图10所示.在沟道宽度W =1μm ,漂移区浓度N d =8E14cm -3,栅氧化层厚度T ox =200nm ,沟长L ch =2μm ,外延厚度L T =30μm 条件下的SPICE 仿真结果和流片实测数据如图11所示.通过对比,在线性区模型仿真结果与实测数据基本吻合,在饱和区仿真结果与实测数据也很接近,在全电压范围内的误差接近5%.因为考虑了漂移区电阻的非线性变化,以及level3模型中电压对迁移率的调制效应,I 2V 模拟曲线也显示出模型的准饱和特征与实际测试结果相吻合.图10　导通特性测试电路Fig.10　On 2region characteristics circuit 在模拟中发现,随着漏压和栅压的增加,器件的准饱和效应越来越明显.这是因为当漏压和栅压足够高时,电压对迁移率的调制效应越明显,沟道中载806 应　用　科　学　学　报23卷　图11　直流I2V特性Fig.11　I2V characteristic of simulation and measure流子的迁移率降低,电流变小;同时,体耗尽层扩展导致漂移区中A区的截面变小,电阻也随着增大.当漏压达到足够高时,沟道区发生夹断.在SPICE模型中电子的饱和速度为一定值,因此电流在饱和区内的变化很小,几乎不变.在实际的工程应用中,器件的线性和准饱和特性很重要,本文提出的模型较准确地模拟了线性及准饱和特性,基本满足工程应用的需要,H VIC的C AD设计中.5　结　论本文在高压六角型VDM OST的物理机制下,建立了数值的三维物理模型,进而提出了基于现有仿真平台的等效电路模型.该模型物理概念清晰,简单准确,即避免了过多工艺参数的引入,又简化了等效电路.将该模型嵌入SPICE进行仿真,得到了全电压范围内连续的I2V特性曲线,与实际测试数据相比较,误差接近5%,已能够满足工程应用的需要.通过对内部节点电压的分析,容易求得内部非线性电容随外加偏压变化的情形,为建立瞬态模型提供参考.但是该模型没有考虑沟道漏端电压随栅压和漏压变化的情形,还有待进一步完善.该器件完整的模型将为高压六角型VDM OST的C AD设计提供简单而有效的手段.参考文献:[1]　Sun S C,Plummer J D.M odeling of the on2resistance ofLDM OS,VDM OS,and VM OS power transistors[J].IEEET rans on E lectron Devices,1980,E D227(2):356-367. [2]　Hu C,Chi M,Patel V M.Optimum design of powerM OSFET’s[J].IEEE T rans E lectron Devices,1984,E D231(10):1693-1700.[3]　Victory J,Miller I,Scanchez J,et al.A new physicalpower M OSFET for improved simulation in power electronicdesign[J].IEEE T rans on E lectron Devices,1996,43(1):83-90.[4]　Victory J,Scanchez J J,Demassa T A,et al.A staticphysical VDM OS m odel based on the charge2sheet m odel[J].IEEE T rans on E lectron Devices,1996,43(1):157-164.[5]　K im Y S,F ossum J G.Physical DM OST m odeling for high2v oltage IC C AD[J].IEEE T rans on E lectron Devices,1990,37(3):797-803.[6]　Chung Y,Burk D E.A physically based DM OS transistorm odel implemented in SPICE for advanced power IC C AD[A].International Symposium on P ower SemiconductorDevices&ICs[C].1995.340-345.[7]　K im S D,K im I J,Han M K,et al.An accuration on2resistance m odel for low v oltage VDM OS devices[J].S olid2S tate E lectronics,1995,38(2):345-350.[8]　Victory J,Mcandrew C C,Thoma R.A three2dimensional,physically based compact m odel for IC VDM OS transistors[J].Microelectronics Journal,1998,29:451-459.[9]　Victory J,Scanchez J,Demassa T,et al.Application ofM OS charge2sheet m odel to nonuniform doping along thechannel[J].S olid2S tate E lctron,1995,38(8):1497-1503.(编辑:曹培华)906　6期赵　野等:高压功率VDM OST的SPICE直流模型。

硅基高压功率VDMOSFET器件设计硅基高压功率VDMOSFET器件设计引言：在现代电子和电力应用中，高压功率场效应晶体管（VDMOSFET）被广泛应用于功率变换和控制电路中。

它们具有高效率、高电压承受能力和低开关损耗等优点。

硅基高压功率VDMOSFET器件是一种常见的功率器件，其设计和优化对于实现高性能和可靠的功率电子系统至关重要。

1. 硅基高压功率VDMOSFET器件原理及结构硅基高压功率VDMOSFET器件是一种双极结（bipolar junction）型功率FET。

它由P型硅衬底和N型漂移区组成。

N型漂移区域通常采用低杂质浓度的高纯度N-型硅，以确保其低电阻和高电压承受能力。

通常，为了提高N型漂移区的控制能力，还会在其上方引入浅掺杂（shallow doping）的N+型层。

漂移区的上方是P型接触区，通过其与漂移区的结电容和浓缩区的形成，实现漂移区与控制区之间的电流控制。

P型接触区在器件正常工作状态下保持反偏。

2. 主要设计参数硅基高压功率VDMOSFET器件设计中的关键参数包括：N型漂移区的厚度、N型漂移区的杂质浓度、P型接触区的深度、控制栅极的长度和宽度等。

这些参数的选择会直接影响器件的电压承受能力、导通电阻、开关速度以及损耗和效率等性能指标。

3. 设计方法和优化策略为了实现高性能的硅基高压功率VDMOSFET器件，设计过程中需要考虑多个方面。

首先是材料选择，尽可能选用高纯度的硅材料，并通过表面处理和响应的工艺步骤来降低杂质浓度。

其次是结构设计，在设备布局中，需要考虑如何最大限度地减小漂移区和浅掺杂区之间的阻挡层电压，以降低漂移区内的电场强度。

同时还需合理选择漂移区的宽度和长度，以平衡电阻和漏电流。

此外，设备调制层（modulation layer）的设计也是关键方面之一。

调制层可以增强漂移区的控制性能，减小漂移区对电压承受能力和导通电阻的影响。

通过适当调节调制层的材料和厚度，可以优化漂移区电荷密度分布，从而提高器件的性能。

VDMOS功率晶体管版图设计VDMOS功率晶体管的版图设计系专业姓名班级学号指导教师职称指导教师职称设计时间2012.9.15－2013.1.4摘要VDMOS 是微电子技术和电力电子技术融和起来的新一代功率半导体器件。

因具有开关速度快、输入阻抗高、负温度系数、低驱动功率、制造工艺简单等一系列优点，在电力电子领域得到了广泛的应用。

目前，国际上已形成规模化生产，而我国在VDMOS 设计领域则处于起步阶段。

本文首先阐述了VDMOS 器件的基本结构和工作原理，描述和分析了器件设计中各种电性能参数和结构参数之间的关系。

通过理论上的经典公式来确定VDMOS 的外延参数、单胞尺寸和单胞数量、终端等纵向和横向结构参数的理想值。

根据结构参数，利用L-edit版图绘制软件分别完成了能够用于实际生产的60V、100V、500V VDMOS 器件的版图设计。

在此基础之上确定了器件的制作工艺流程，并对工艺流水中出现的问题进行了分析。

最后，总结全文，提出下一步研究工作的方向。

关键词：，功率半导体器件，版图设计，原胞，击穿电压目录第1章绪论电力电子系统是空间电子系统和核电子系统的心脏，功率电子技术是所有电力电子系统的基础。

VDMOSFET 是功率电子系统的重要元器件，它为电子设备提供所需形式的电源以及为电机设备提供驱动。

几乎大部分电子设备和电机设备都需用到功率VDMOS 器件。

VDMOS 器件具有不能被横向导电器件所替代的优良性能，包括高耐压、低导通电阻、大功率和可靠性等。

半导体功率器件是电力电子系统进行能量控制和转换的基本电子元器件，也称为电力电子开关器件。

它是用来进行高效电能形态变换、功率控制与处理，以及实现能量调节的新技术核心器件。

电力电子技术的不断发展为半导体功率器件开拓了广泛的应用领域，而半导体功率器件的可控制特性决定了电力电子系统的效率、体积和重量。

实践证明，半导体功率器件的发展是电力电子系统技术更新的关键。

通常，半导体功率器件是一种三端子器件，通过施加于控制端子上的控制信号，控制另两个端子处于电压阻断（器件截至）或电流导通（器件导通）状态。

第29卷　第1期2006年3月电子器件Chinese J ournal Of Elect ron DevicesVol.29　No.1Mar.2006收稿日期:2005205225作者简介:陈　龙(19802)男,硕士研究生,主要研究方向为功率半导体器件的设计与研制,longcmems @ ;沈克强(19602)男,东南大学电子工程系副教授。

R esearch and Progress of V DMOS Field 2E ffect T ransistorC H EN L on g ,S H EN Ke 2qi ang(T he Key L aboratory of M EM S of T he Education Mi nist ry ,S out heast Universit y ,N anj ing 210096,China )Abstract :The general sit uation and working principle of VDMOS Field 2Effect Transistor are int roduced.The feat ures and advantages of t his new generation of power electronics devices are presented.The t heory and technology breakt hroughs of t he VDMOS Field 2Effect Transistor in recent years are concluded ,which focus on low voltage and high voltage power MOSFETs.The excellent performance is realized by t he ad 2vanced trench and package technology ,and t he limit line of silicon for high voltage have been broken t hrough t he using of a new st ruct ure named Superjunction and a new SiC material.In t he end ,t he VD 2MOS develop ment and pro spect are explored.K eyw ords :VDMOS ;specific on 2resistance ;t rench ;superjunction EEACC :2560PV DMOS 场效应晶体管的研究与进展陈　龙,沈克强(东南大学M EMS 教育部重点实验室,南京210096)摘　要:介绍了新一代电力电子器件VDMOS 的发展概况及工作原理,分析了其技术特点与优势,重点阐述了近年来国际上VDMOS 在高压大电流及低压大电流方面所取得的理论及技术突破,通过不断改进的沟槽技术以及封装工艺提高了器件的整体性能,而Superjunction 新结构、SiC 新材料的采用突破了Si 的高压应用理论极限。

垂直DMOS的仿真研究北京工业大学功率半导体器件研究室平面栅VDMOS晶体管剖面示意图⏹主要结构：包括有源区和终端两大部分。

⏹仿真内容：元胞仿真和终端仿真。

⏹仿真目的：优化结构，根据要求各参数间达到最佳折衷。

⏹最直观的目标是基本静态参数达标。

❑阈值电压；❑导通电阻；❑击穿电压等。

⏹特征电阻随单元间距的增加存在一个最小值；⏹元胞仿真的一个任务就是优化这一距离；对平行平面结，击穿电压BV pl 与外延层掺杂浓度Nepi 和厚度t 的关系，不同人给出不同经验公式：4.118)(10935.1-⨯≈DS epi BV N 1144/3)(1094-⨯=DS epi BV N 8/1)(40102323epi DS C DS N BV E BV t ⋅≈⋅=1.2.)()(1074.12.16cm BV t DS --⨯≈⏹根据理论计算，通过仿真进一步优化：❑固定外延层厚度，调整外延电阻率⏹仿真目的：❑使通态电阻和所需击穿电压达到最佳折中。

⏹实际PN结具有有限的曲率半径，造成电场集中；⏹为得到近乎理想的击穿电压，必须采用终端结构；⏹终端设计是功率DMOS器件设计的重点；⏹仿真的又一个目的就是：❑确定电场空间分布；❑采用合理的终端结构，优化电场分布，改进击穿电压。

VDMOS设计要点：场板在双平面结构中，临界场点最常出现的位置在薄栅氧和厚场氧之间的过渡区。

⏹当α较大时，Q点处的电场会导致电子向氧化层的注入，使击穿电压降低或漂移；⏹可增加浮置场环可以减少临界区的电场，使电场分布更均匀。

❑采用LOCOS技术确定有源区工艺可使浮置场环自动与有源区对准。

无p场环情况有p场环情况⏹对更高压的VDMOS器件，可采用三平面结构：❑它是将源区金属扩展过多晶硅场板边缘到第三个氧化层上❑作用是减小多晶硅场板边缘处的表面电场，改善器件的电压容量。

⏹在VDMOS元件中，击穿也可能发生在两个单元之间❑在两单元之间的区域，两相邻单元之间的距离对决定最大电场值起着根本作用；❑当单元间的距离太大时，相邻两个P体区的耗尽层与场板的有效结合作用消失。

功率半导体器件LDMOSVDMOS关于功率MOSFET（VDMOS & LDMOS）的报告---时间日期：2009.11.12---报告完成人：祝靖1．报告概况与思路报告目的：让研一新同学从广度认识功率器件、了解功率器件的工作原理，起到一个启蒙的作用，重点在“面”，更深层次的知识需要自己完善充实。

报告内容：1）从耐压结构入手，说明耐压原理；2）从普通MOS结构到功率MOS结构的发展；（功率MOS其实就是普通MOS结构和耐压结构的结合）；3）纵向功率MOS（VDMOS）的工作原理；4）横向功率MOS（LDMOS）的工作原理；5）功率MOSFET中的其它关键内容；（LDMOS和VDMOS共有的，如输出特性曲线）报告方式：口头兼顾板书，点到即止，如遇到问题、疑惑之处或感兴趣的地方，可以随时打断提问。

2．耐压结构（硅半导体材料）目前在我们的研究学习中涉及到的常见耐压结构主要有两种：①反向PN结②超结结构(包括)；2.1 反向PN结（以突变结为例）图2.1所示的是普通PN结的耐压原理示意图，当这个PN结工作在一定的反向电压下，在PN结内部就会产生耗尽层，P区一侧失去空穴会剩下固定不动的负电中心，N区一侧会失去电子留下固定不动的正电中心，并且正电中心所带的总电量＝负电中心所带的总电量，如图2.1a所示，A区就是所谓耗尽区。

图2.1b所示的是耗尽区中的电场分布情况（需熟悉了解），耗尽区以外的电场强度为零，Em称为峰值电场长度（它的位置在PN，阴影部分的面积就是此时所加在PNP区和N区共同耐压。

图2.2所示的是P+N结的情况，耐压原理和图1中的相同，但是在这种情况中我们常说N负区是耐压区域(常说的漂移区)(a)(b)图2.1 普通PN结耐压示意图（N浓度＝P浓度）图2.2 P＋N结耐压示意图（N浓度<<p浓度）< p="">图2.3所示的是反向电压变化情况下的耗尽层内部的电场强度的变化情况，随着N一侧的电压的上升，耗尽层在展宽（对于P+N-结来说，耗尽层展宽的区域为N区一侧，也就是耐压区一侧），峰值电场强度Em的值也在不断升高，但是当Em=Ec时，PN结发生击穿，Ec 称为临界电场强度，此时加在PN结两端的电压大小就是击穿电压（BV（如表2.1所示），同种材料不同浓度的临界电场也不同，但是对于硅材料来说，在我们目前关系的浓度范围之内，浓度变化对电场强度的影响不大，因图 2.3 电场强度和电压的关系示意图 T able2.1 不同材料的临界电场2.2 超结结构（SuperJunction ）（了解）除了上述所说的P+N-结结构之外，还有一种我们会接触到的耐压结构——超结结构。