数字电子技术实验报告-基于Quartus-II的硬件描述语言电路设计

实验一QUARTUSII原理图输入法实验
一，实验目的
熟悉利用Quartusll的原理图输入方法设计简单电子线路，掌握原理图输入法设计思路，掌握层次化设计的方法，并通过8位全家器和5-24线译码器的设计把握利用EDA软件进行电子线路设计的详细流程。

二，实验内容
1，用原理图输入设计一个一位全加器
三，实验原理
1，一个一位全加器可以由两个一位半加器和一个或门构成，先用原理图输入法绘制半加器文件，然后生成半加器模块，保存在当前文件夹。

然后新建一个原理图文件，在当前文件夹中调用2个新生成的半加器模块和一个或门。

然后用导线连接即可。

具体步骤参见课本及半加器和全加器原理图参见课本相关章节。

四，实验设备
Pc机Quartusll软件
五，实验截图
六，实验心得体会。

数字电路仿真实验报告班级通信二班姓名：孔晓悦学号：10082207 作业完成后,以班级为单位,班长或课代表收集齐电子版实验报告,统一提交.文件命名规则如“通1_王五_学号”一、实验目的1. 熟悉译码器、数据选择器、计数器等中规模数字集成电路（MSI）的逻辑功能及其使用方法。

2. 掌握用中规模继承电路构成逻辑电路的设计方法。

3. 了解EDA软件平台Quartus II的使用方法及主要功能。

二、预习要求1. 复习数据选择器、译码器、计数器等数字集成器件的工作原理。

2. 熟悉所有器件74LS153、74LS138、74LS161的功能及外引线排列。

3．完成本实验规定的逻辑电路设计项目，并画出接线图，列出有关的真值表。

三、实验基本原理1．译码器译码器的逻辑功能是将每个输入的二进制代码译成对应的高、低电平信号。

译码器按功能可分为两大类，即通用译码器和显示译码器。

通用译码器又包括变量译码器和代码变换译码器。

变量译码器是一种完全译码器，它将一系列输入代码转换成预知一一对应的有效信号。

这种译码器可称为唯一地址译码器。

如3线—8线、4线—16线译码器等。

显示译码器用来将数字或文字、符号的代码译成相应的数字、文字、符号的电路。

如BCD-七段显示译码器等。

2．数据选择器数据选择器也陈伟多路选择器或多路开关，其基本功能是：在选择输入（又称地址输入）信号的控制下，从多路输入数据中选择某一路数据作为输出。

因此，数据选择器实现的是时分多路输入电路中发送端电子开关的功能，故又称为复用器。

一般数据选择器有n 个地址输入端，2n错误!未找到引用源。

个数据输入端，一个数据输出端或反码数据输出端，同时还有选通端。

目前常用的数据选择器有2选1、4选1、8选1、16选1等多种类型。

3．计数器计数器是一个庸医实现技术功能的时序部件，它不仅可以用来对脉冲计数，还常用作数字系统的定时、分频、执行数字运算以及其他一些特定的逻辑功能。

74LS161是4位同步二进制计数器，它除了具有二进制加法计数功能外，还具有预置数、保质和异步置零等附加功能。

quartus ii实验报告Quartus II实验报告引言：Quartus II是一款由Intel公司开发的集成电路设计软件，广泛应用于数字逻辑设计和FPGA开发领域。

本实验报告旨在介绍Quartus II的基本功能和使用方法，并通过实际案例展示其在数字逻辑设计中的应用。

一、Quartus II概述Quartus II是一款功能强大的集成电路设计软件，它提供了从设计到验证的全套工具。

Quartus II支持多种编程语言，如VHDL和Verilog，使得用户可以根据自己的需求选择适合的语言进行设计。

此外，Quartus II还提供了丰富的库和模块，方便用户进行快速原型开发和验证。

二、Quartus II的基本功能1. 设计入口Quartus II提供了多种设计入口，包括图形界面、命令行和脚本等方式。

用户可以根据自己的习惯和需求选择适合的方式进行设计。

图形界面友好易用，适合初学者；命令行和脚本则更适合有一定经验和需求的用户。

2. 设计编辑Quartus II提供了强大的设计编辑功能，用户可以在其中创建和编辑设计模块、信号线和电路连接等。

设计编辑界面清晰简洁，用户可以方便地进行设计布局和调整。

3. 仿真和验证Quartus II内置了仿真和验证工具，用户可以通过仿真来验证设计的正确性和性能。

仿真工具支持波形查看和信号分析等功能，帮助用户进行设计调试和优化。

4. 综合和优化Quartus II具备强大的综合和优化功能，可以将设计代码转化为硬件描述，进而生成逻辑电路。

综合工具会根据用户的约束条件和优化目标，自动进行逻辑优化和资源分配，提高设计的性能和效率。

5. 布局和布线Quartus II提供了先进的布局和布线工具，可以将逻辑电路映射到实际的FPGA芯片上。

布局工具可以根据用户的约束条件和性能要求，自动进行电路元件的位置分配；布线工具则负责将电路元件之间的连接线路进行规划和布线。

6. 下载和调试Quartus II支持将设计文件下载到目标FPGA芯片上，并提供了调试工具来验证和调整设计的正确性。

可编程逻辑器件FPGA实验一组合逻辑电路设计1、掌握中规模数字集成器件的逻辑功能及使用方法2、熟悉组合逻辑电路的设计方法3、了解数字可编程器件的应用设计4、学会QUARTUS软件的基本使用方法二．实验器材1、软件：QUARTUSII2、硬件：DE-2实验板，PC机三．实验原理利用74283芯片进行加减法运算，（M控制加减法，结果为负数时CO和M的异或输出为1，接二极管亮）并再利用另外一个74283芯片将运算得到的补码输出转换为原码。

接着利用7485数据比较器进行数据比较（与9比较），当输出小于9时，利用7485 的AGBO的输出为低电平控制十位输出为0，并控制个位输出为原码输出减0的结果；当输出大于9时AGBO输出为高电平，其可控制十位输出为1，个位输出为原码输出减10的结果。

最后十位输出和个位均接7447进行显示。

四．实验内容1、设计一个两组四位二进制数的加减运算显示电路。

要求：一个控制加减运算的功能按键；两数相加的绝对值不大于15；用两个七段数码管显示算术运算结果（0～15）；当运算结果为负数时，红色发光二极管亮。

在QUARTUSII中进行：（1）电路设计（2）功能仿真（3）时序仿真2、下载DE-2板验证设计结果。

五．实验总结1、实验故障及解决方法①电脑无法连接DE-2板可能是数据线的问题。

②DE-2板无法使用更换DE-2板。

③输出结果不对仔细检查并修改电路设计，必要时寻求同学或老师的帮助。

2、实验体会完成实验的重点是理解实验内容要求，并通过对quartus ii 的学习，根据自己思路自行设计或者和同学共同设计电路原理图。

六．思考题1、当运算结果大于15时，显示译码电路如何设计？可以将运算结果输出用7485与15比较，把AGBO输出加非门后再与VCC与门输入两个数码管的BIN端。

当结果大于15时，两个数码管全灭，结果小于等于15时，不受影响。

2、如何实现两个一位十进制数的加减运算电路？讲十进制转化为四位二进制就可以用上述电路原理图进行加减法运算。

数字电路与逻辑设计实验报告实验1 Quartus II 原理图输入法设计一、实验目的1）熟悉用Quartus II原理图输入法进行电路设计和仿真2）掌握Quartus II图形模块的生成和调用3）熟悉实验板的使用二、实验仪器和器件1）计算机2）直流稳压电源3）数字电路与逻辑设计实验开发板三、实验内容1）用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块单元。

2）用实验内容1中生成的半加器模块和逻辑门实现一个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号四、设计过程1.设计半加器：可知半加器函数S = A⊕B，C = AB。

故设计为然后点击File ->Save As, 找到要保存的文件夹，Add file to current project前面的“√”,再选择File -> Create/Update -> Create Files for Current File 将创建半加器的模块bsf文件储存在工程目录内，方便下次调用。

2.设计全加器：在原目录下新建工程，创建原理图，直接导入半加器模块，将两个半加器组合附加2输入或门组成全加器，如图：五、实验过程1.按照以上工程创建工程和原理图2.编译原理图，修正错误，使编译通过3.创建waveform vector仿真文件，将所有原理图输入、输出引脚添加至列表。

设置合适的仿真结束时间，对输入变量设置合适的仿真时钟周期。

开始仿真，得到实验的仿真波形：1）半加器：真值表：输入输出A B S C0 0 0 00 1 1 01 0 1 01 1 0 1半加器仿真波形：波形满足S = A⊕B，C = AB，逻辑正确。

2）全加器：真值表：输入输出a b ci co s0 0 0 0 00 0 1 0 10 1 0 0 10 1 1 1 01 0 0 0 11 0 1 1 01 1 0 1 01 1 1 1 1全加器仿真波形：波形满足函数：co = (a⊕b)ci + ab，s = a⊕b⊕ci，逻辑无错。

QuartusII实验报告范文时间：2022-12-21地点：行政楼202机房指导老师：王本有一、实验目的1、熟悉QuartuII的软件的基本操作。

2、使用QuartuII软件绘制简单原理图电路。

3、使用QuartuII进行VHDL的组合逻辑电路设计。

二、实验内容1、先打开QuartuII软件，点File菜单→new→DeviceDeignFile→VHDLFile,新建一个新的VHDL空白文件，在这个新弹出的空白窗口里输入一个四选一电路的VHDL程序，输入完毕后点击File菜单→Savea…，在弹出的窗口里选择一个纯英文路径，保存刚才写好的VHDL文件，此处的VHDL文件里面电路的名字MU某41要与文件的保存名字一致，点击保存。

然后会弹出一个Doyouwanttocreatanewprojectwiththifile的对话框，点击Ye按钮，会弹出新建工程页面。

此处若要详细对芯片的选择进行设置可以点击Ne某t逐步选择，也可直接选择Finih使用默认选项。

点击Finih，完成新工程的创建。

编写好VHDL后，对VHDL进行编译，若有错误，可双击错误选项进行修改，通常只需修改第一项后继续编译，修改完成后如下图所示：图01-01四选一VHDL程序程序编译完成没有出错后，就可以进行波形仿真。

点击File菜单→new→OtherFile→VectorWaveformFile，新建一个波形仿真窗口，在新弹出来的窗口空白处点击鼠标右键，弹出一个菜单，选择InertNodeorBu…选项，在弹出的窗口中选择NodeFinder…，然后点击新窗口中的Lit按钮把VHDL中的引脚全部列出来，然后点击>>按钮把引脚导入到波形仿真窗口中，点击OK。

此时波形仿真窗口出现多个引脚，点击保存将波形仿真也保存到刚才VHDL文件的相同路径下，名字也为MU某41,。

然后就可以对波形进行不同的时间段设置，设置好后运行，运行情况如下图所示：图01-02四选一波形图对比输入的信号波形段，可知输出波形段是与输入波形段相对应的。

综合电子实践Quartus ii 课程设计报告姓名：刘保帅学号：报告日期：2013/9/4A 交通控制灯设计1.系统设计要求（1）在十字路口的两个方向上各设一组红、绿、黄灯，显示顺序为其中一个方向是（东西方向）是绿灯、黄灯、红灯；另一方向（南北方向）是红灯、绿灯、黄灯。

（2）设置一组数码管，以倒计时的方式显示允许通行或禁止通行的时间。

其中绿灯、黄灯、红灯的持续时间分别是20s、5s和25s。

（3）当各条路上任意一条上出现特殊情况时，如当消防车、救护车或其他需要优先放行的车辆通过时，各方向上均是红灯，倒计时停止，且显示数字在闪烁。

当特殊运行状态结束时，控制器恢复原来状态，继续正常运行。

2.系统设计方案2.1系统设计思路（1）本系统设计中均采用混合设计的方法，将整体方案划分成若干个模块进行设计。

采用VHDL硬件描述语言和原理图描述相结合的方式，对多种应用电路进行设计，其中底层电路（即模块电路）采用VHDL硬件描述语言方式实现，顶层电路采用原理图描述方式实现。

（2）系统设计流程图1 系统设计流程2.2系统设计方案分析根据任务要求，计数器的值和交通灯亮灭关系如图1所示。

显然，此任务设计的核心是一个技术范围为0~50s的计数器和一个根据计数值作出规定反应的控制器。

假设现有晶振为20MHz，因此还需要分频电路来得到10Hz和1Hz的时钟，最后要驱动七段数码管，还需要一个译码电路。

图2 计数值和交通灯亮灭关系根据上面的分析，交通控制灯系统框图如图3所示；图3 交通控制等系统框图3.交通控制灯各模块电路设计3.1 控制模块controller（1）控制模块的作用是根据计数器的数值控制发光二极管的亮、灭，以及输出倒计时数值给七段数码管的分位译码电路。

计数范围为0~50。

计数到50后，下一个时钟沿回复到0，开始下一计数。

此外当检测到特殊情况（hold=”1”）发生时，计数器暂停计数，无条件点亮红色的发光二极管。

而系统复位信号reset则使计数器异步清零。

实验1 应用QuartusII完成基本组合电路设计一、实验目的：熟悉QuartusⅡ的Verilog文本设计流程全过程，学习简单组合电路的设计、仿真和硬件测试。

二、实验内容1：首先利用QuartusⅡ完成2选1多路选择器（课本例3-3）的文本编辑输入(mux21a.v)和仿真测试等步骤，给出图1所示的仿真波形。

最后在实验系统上进行硬件测试，验证本项设计的功能。

图1 mux21a功能时序波形module mux21a(a,b,s,y);a,b,s;inputy;outputassign y=(s? a:b);endmodule2、将此多路选择器看成是一个元件mux21a，利用元件例化语句描述图2（或书93页图3-29），并将此文件放在同一目录中。

图2 含2选1多路选择器的模块module muxk(a1,a2,a3,s0,s1,outy);a1,a2,a3;inputs0,s1;inputouty;outputtmp;wireu1(.a(a2),.b(a3),.s(s0),.y(tmp));mux21au2(.a(a1),.b(tmp),.s(s1),.y(outy));mux21aendmodule按步骤对上例分别进行编译、综合、仿真。

并对其仿真波形作出分析说明。

3、引脚锁定以及硬件下载测试：选择目标器件是EP1C6，建议选实验电路模式5（附录文件：GW48 EDA-SOPC 主系统使用说明中图7）。

用键1(PIO0，引脚号为1)控制s0；用键2(PIO1，引脚号为2)控制s1；a3、a2和a1分别接clock5(引脚号为16)、clock0(引脚号为93)和clock2(引脚号为17)；输出信号outy仍接扬声器spker(引脚号为129)。

通过短路帽选择clock0接256Hz信号，clock5接1024Hz，clock2接8Hz信号。

最后进行编译、下载和硬件测试实验（通过选择键1、键2，控制s0、s1，可使扬声器输出不同音调）。

数字电子技术基础实验报告题目：实验四基于Quartus II的硬件描述语言电路设计小组成员：小组成员：一、实验四基于Quartus II的硬件描述语言电路设计一、实验目的1)学习并掌握硬件描述语言VHDL；熟悉门电路的逻辑功能，并用硬件描述语言实现门电路的设计。

2)熟悉中规模器件译码器的逻辑功能，用硬件描述语言实现其设计。

3)熟悉时序电路计数器的逻辑功能，用硬件描述语言实现其设计。

4)熟悉分频电路的逻辑功能，并用硬件描述语言实现其设计。

二、实验要求要求1：参考“参考内容1”中给出的与门源程序，编写一个异或门逻辑电路。

1）用QuartusII波形仿真验证；2）下载到DE0开发板验证。

要求2：参考“参考内容2”中给出的将8421BCD码转换成0-9的七段码译码器源程序，编写一个将二进制码转换成0-E的七段码译码器。

1）用QuartusII波形仿真验证；2）下载到DE0开发板，利用开发板上的数码管验证。

要求3：参考“参考内容3”中给出的四位二进制计数器的源程序，编写一个计数器实现0-E计数。

用QuartusII波形仿真验证；要求4：参考“参考内容4”中给出的50M分频器的源程序，编写一个能实现占空比50%的5M和50M分频器即两个输出，输出信号频率分别为10Hz和1Hz。

下载到DE0开发板验证。

（提示：利用DE0板上已有的50M晶振作为输入信号，通过开发板上两个的LED灯观察输出信号）。

电路框图如下：要求5：利用已经实现的VHDL模块文件，顶层文件采用原理图设计方法，实现0-E计数自动循环显示，频率1Hz和10Hz可以切换。

（提示：如何将VHDL模块文件在顶层原理图文件中引用，参考参考内容5）三、实验设备（1）电脑一台；（2）数字电路实验箱；（3）数据线一根。

四、实验原理1.VHDL具有功能强大的语言结构，可以用简洁明确的源代码来描述复杂的逻辑控制。

它具有多层次的设计描述功能，层层细化，最后可直接生成电路级描述。

数字电路与逻辑设计实验实验名称：Quartus II 原理图输入法设计班级：实验目的：1、熟悉用Quartus II 原理图输入法进行电路设计和仿真；2、掌握Quartus II图形模块的生成与调用；3、熟悉实验板的使用。

一、实验所用仪器与元器件：1、计算机2、直流稳压电源3、数字系统与逻辑设计实验开发板二、实验内容：1、用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块单元。

2、用实验内容 1 中生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号。

3、用3线-8线译码器和逻辑门设计实现函数=+++,仿真验证其功能，并下载到实验F C B A C B A C B A C B A板测试。

要求用拨码开关设定输入信号，发光二极管显示输出信号。

三、 设计思路与过程：1、半加器的实现：半加器是能够实现两个1位二进制数码相加求得和数及向高位进位的逻辑电路。

设被加数和加数用变量A 、B 表示，求得的和、向高位进位用变量S 、C 表示，则可得如下真值表：由真值表可以写出S 、C 的函数表达式：S A BC A B=⊕=所以半加器用一异或门和与门即可实现。

2、全加器的实现（可用1中封装好的半加器） 全加器是实现两个1位二进制数及低位来的进位相加（即将3个1位二进制数相加），求得和数及向高位进位的逻辑电路。

在该全加器中，A1、B1分别表示输入的被加数、加数、C_1表示低位来的进位，S1、C1分别表示本位和、高位的进位。

可得该电路的真值表：由真S1、C1的卡诺图为得1111111111111111S =A B C _+A B _A B _A B _=A B _C C C C ++⊕⊕同理可得111111()_C A B C A B =⊕+3、利用3线-8线译码器和逻辑门设计实现函数F C B A C B A C B A CBA=+++3线-8线译码器的符号如右图所示（由于没有74LS138，就用74138来替代了）。

quartus实验报告Quartus实验报告引言：在现代电子领域中，数字电路设计是一个至关重要的环节。

为了更好地理解和掌握数字电路的设计和实现，本文将介绍使用Quartus软件进行数字电路实验的过程和结果。

一、实验目的数字电路设计是一门复杂而精密的学科，它涉及到逻辑门、时序电路等多个方面。

本实验的目的是通过使用Quartus软件，深入了解数字电路设计的基本原理和方法，并通过实际操作，掌握数字电路设计的过程和技巧。

二、实验过程1. Quartus软件介绍Quartus是一款由Intel公司开发的数字电路设计软件。

它提供了丰富的工具和功能，可以帮助工程师们设计和验证数字电路。

在本实验中，我们将使用Quartus进行数字电路的设计和仿真。

2. 实验准备在进行实验之前，我们需要准备一些必要的材料和工具。

首先，我们需要一台计算机，并在上面安装Quartus软件。

其次，我们需要一些基本的电子元件，如逻辑门、触发器等。

最后，我们还需要一些实验电路板和连接线。

3. 实验设计在实验设计阶段，我们需要根据实验要求，选择合适的数字电路，并进行设计。

在Quartus软件中，我们可以使用图形化界面进行电路设计，也可以使用硬件描述语言进行设计。

根据实验要求，我们选择了使用硬件描述语言进行设计。

4. 电路仿真在完成电路设计之后，我们需要对电路进行仿真，以验证其正确性和可行性。

在Quartus软件中，我们可以使用ModelSim仿真工具进行电路仿真。

通过仿真，我们可以观察电路的工作状态和输出结果，以判断电路设计是否满足要求。

5. 电路实现在经过仿真验证后，我们可以将电路实现到实验电路板上。

通过连接线将电路板与计算机连接起来，然后将设计好的电路下载到电路板中。

在实验过程中，我们需要注意电路的连接和布线，以确保电路能够正常工作。

三、实验结果通过使用Quartus软件进行实验，我们成功设计和实现了多个数字电路。

在仿真过程中，我们观察到电路的工作状态和输出结果与预期一致，证明了电路设计的正确性和可行性。

姓名：刘保帅学号：22011127 报告日期：2013/9/4A 交通控制灯设计1. 系统设计要求（1 ）在十字路口的两个方向上各设一组红、绿、黄灯，显示顺序为其中一个方向是（东西方向）是绿灯、黄灯、红灯；另一方向（南北方向）是红灯、绿灯、黄灯。

（2 ）设置一组数码管，以倒计时的方式显示允许通行或禁止通行的时间。

其中绿灯、黄灯、红灯的持续时间分别是 20s 、 5s 和 25s。

（3 ）当各条路上任意一条上出现特殊情况时，如当消防车、救护车或其他需要优先放行的车辆通过时，各方向上均是红灯，倒计时停止，且显示数字在闪烁。

当特殊运行状态结束时，控制器恢复原来状态，继续正常运行。

2. 系统设计方案2.1 系统设计思路（1 ）本系统设计中均采用混合设计的方法，将整体方案划分成若干个模块进行设计。

采用 VHDL 硬件描述语言和原理图描述相结合的方式，对多种应用电路进行设计，其中底层电路（即模块电路）采用 VHDL 硬件描述语言方式实现，顶层电路采用原理图描述方式实现。

提出系统设计要求需求分析模块化方案设计顶层电路设计----原理图描述+各模块连接FPGA 整体方案设计实现FPGA 整体方案编译仿真功能仿真时序仿真 底层电路设计----VHDL 模块电路设计硬件搭接和运行FPGA整体方案设计完成图1系统设计流程2.2系统设计方案分析根据任务要求，计数器的值和交通灯亮灭关系如图1所示。

显然，此任务设计的核心是一个技术范围为0~50s的计数器和一个根据计数值作出规定反应的控制器。

假设现有晶振为 20MHz，因此还需要分频电路来得到10Hz和1Hz的时钟，最后要驱动七段数码管，还需要一个译码电路。

红灯亮20 25 45 50 计数值红灯亮绿灯亮黄灯亮图2计数值和交通灯亮灭关系根据上面的分析，交通控制灯系统框图如图3所示;HoldReset 计数器控制器—倒计时数字及“闪烁控制信号”Clk 1Hz分频电路20MHz 事分位译码电路Clk 10Hz图3交通控制等系统框图3. 交通控制灯各模块电路设计3.1 控制模块 controller（1 ）控制模块的作用是根据计数器的数值控制发光二极管的亮、灭，以及输出倒计时数值给七段数码管的分位译码电路。

实验课程名称 VHDL硬件描述语言实验报告实验项目名称 Quartus II实验操作专业班级电子信息科学与技术08级1班学生姓名郎子龙学号************指导教师李良荣理学院实验时间：2010年12月5日Quartus II实验操作1.实验目的（1）掌握EDA工具QuartusII软件的使用方法。

（2）学会用QuartusII软件建立项目并编写程序和调试下载的方法。

（3）掌握VHDL程序的软件及硬件的仿真方法。

（4）学会使用实验室提供的“KH-31001型FPGA/CPLD开发试验平台”进行验证。

（5）熟练掌握VHDL程序的编写方法和注意事项。

2.实验要求（1）编写实验所用的VHDL程序。

（2）使用QuartusII编译，查找程序错误并修改至正确无误。

（3）使用QuartusII仿真，生成波形文件。

（4）使用QuartusII进行引脚的分配，再次编译，生成可下载到开发试验平台的文件。

（5）下载到开发平台进行硬件验证。

3.实验准备（1）装有QuartusII软件的电脑一台。

（2）连接好电脑的“KH-31001型FPGA/CPLD开发试验平台”。

（3）预先编写好的VHDL 程序。

4.实验步骤1.新建设计：点击工具条中的按钮（或主菜单File下选择）即进入设计文档选择窗口，如图1所示。

还有另一种方法是先建项目，再建文档。

这里用的是第一种方法。

（1）建立VHDL设计文件：在图1中选择VHDL file即可进入VHDL文件编辑界面，输入设计源程序，点击QuartusII实验操作| VHDL硬件描述语言实验报告 1保存文件，这时将弹出如图2所示提示窗口，选择存储目标文件夹、输入文件名后点击，又出现如图3追求的项目存储提示窗口，点击“是”后弹出如图4所示信图1 QuartusII 设计界面及文档建立方法息输入提示窗，在中输入D:/Users/MSI/Documents/QUARTUSII/CNT4/CNT4后点击，可能会弹出如图5所示询问信息（不存在，是否现在创建该项目文件夹），点击“是”确定即可，保存后界面如图6所示。

实验一Quartus II 使用与基本逻辑电路的设计[ 实验目的]1、熟悉Quartus II 的文本输入方式, 掌握其编辑、编译综合、仿真的操作方法；2、学习Quartus II 环境下的编程下载及硬件测试方法；3、学习应用QuartusII 完成基本时序电路设计；4、应用QuartusII 完成基本组合电路的设计。

*[ 实验仪器]PC 机、EDA 实验箱一台Quartus II 6.0 软件[ 实验内容](1) 实验内容1:在Quartus n上输入该设计的文本，并进行编辑、编译、综合、适配、仿真。

说明设计中各语句的作用，详细描述设计的功能特点，给出其所有信号的时序仿真波形。

(2) 实验内容2:引脚锁定以及硬件下载测试。

引脚锁定后进行编译、下载和硬件测试实验。

将实验过程和实验结果写进实验报告。

* (3) 实验内容3:使用SignalTap II 对此计数器进行实时测试，流程与要求参考4.3 节。

* (4)实验内容4:从设计中去除SignalTap II，要求全程编译后生成用于配置器件EPCS1 编程的压缩POF文件，并使用ByteBlasterll，通过AS模式对实验板上的EPCS1进行编程，最后进行验证。

*(5) 实验内容5 :为此项设计加入一个可用于SignalTap II 采样的独立的时钟输入端(采用时钟选择clockO=12MHz，计数器时钟CLK分别选择256Hz、16384Hz、6MHz)，并进行实时测试。

[ 实验原理]数字逻辑电路中，根据逻辑功能的不同特点，可以把数字逻辑电路分成组合逻辑电路和时序逻辑电路两大类用。

在组合逻辑电路中，任意时刻的输出仅仅取决于该时刻的输入，与电路的原来状态无关；在时序逻辑电路中，任一时刻的输出信号不仅取决于当时的输入信号，而且还取决于电路原来的状态，也就是与电路原来的状态有关。

在数字系统中使用的最多的时序电路要算是计数器了。

计数器应用非常广泛，可以以用于对时钟脉冲的计数，还可以用于分频、定时、产生节拍脉冲和脉冲序列等。