数字电子技术实验报告_基于Quartus II的硬件描述语言电路设计

  • 格式:docx
  • 大小:349.31 KB
  • 文档页数:10

下载文档原格式

  / 10
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

数字电子技术基础

实验报告

题目:实验四基于Quartus II的硬件描述语言电路

设计

小组成员:

小组成员:

一、实验四基于Quartus II的硬件描述语言电路设

一、实验目的

1)学习并掌握硬件描述语言VHDL;熟悉门电路的逻辑功能,并用硬件描述语言

实现门电路的设计。

2)熟悉中规模器件译码器的逻辑功能,用硬件描述语言实现其设计。

3)熟悉时序电路计数器的逻辑功能,用硬件描述语言实现其设计。

4)熟悉分频电路的逻辑功能,并用硬件描述语言实现其设计。

二、实验要求

要求1:参考“参考内容1”中给出的与门源程序,编写一个异或门逻辑电路。1)用QuartusII波形仿真验证;2)下载到DE0开发板验证。

要求2:参考“参考内容2”中给出的将8421BCD码转换成0-9的七段码译码器源程序,编写一个将二进制码转换成0-E的七段码译码器。1)用QuartusII波形仿真验证;2)下载到DE0开发板,利用开发板上的数码管验证。

要求3:参考“参考内容3”中给出的四位二进制计数器的源程序,编写一个计数器实现0-E计数。用QuartusII波形仿真验证;

要求4:参考“参考内容4”中给出的50M分频器的源程序,编写一个能实现占空比50%的5M和50M分频器即两个输出,输出信号频率分别为10Hz和1Hz。下载到DE0开发板验证。(提示:利用DE0板上已有的50M晶振作为输入信号,通过开发板上两个的LED灯观察输出信号)。电路框图如下:

要求5:利用已经实现的VHDL模块文件,顶层文件采用原理图设计方法,实现0-E计数自动循环显示,频率1Hz和10Hz可以切换。(提示:如何将VHDL模块文件在顶层原理图文件中引用,参考参考内容5)

三、实验设备

(1)电脑一台;

(2)数字电路实验箱;

(3)数据线一根。

四、实验原理

1.VHDL具有功能强大的语言结构,可以用简洁明确的源代码来描述复杂的逻辑控制。它具有多层次的设计描述功能,层层细化,最后可直接生成电路级描述。VHDL支持同步电路、异步电路和随机电路的设计,这是其他硬件描述语言所不能比拟的。VHDL还支持各种设计方法,既支持自底向上的设计,又支持自顶向下的设计;既支持模块化设计,又支持层次化设计。

2.VHDL具有多层次的设计描述功能,既可以描述系统级电路,又可以描述门级电路。而描述既可以采用行为描述、寄存器传输描述或结构描述,也可以采用三者混合的混合级描述。另外,VHDL支持惯性延迟和传输延迟,还可以准确地建立硬件电路模型。VHDL支持预定义的和自定义的数据类型,给硬件描述带来较大的自由度,使设计人员能够方便地创建高层次的系统模型。

3.VHDL是一种标准化的硬件描述语言,同一个设计描述可以被不同的工具所支持,使得设计描述的移植成为可能。

4.VHDL采用基于库(Library)的设计方法,可以建立各种可再次利用的模块。这些模块可以预先设计或使用以前设计中的存档模块,将这些模块存放到库中,就可以在以后的设计中进行复用,可以使设计成果在设计人员之间进行交流和共享,减少硬件电路设计。

五、实验内容

1、(要求一)

(1)VHDL语言描述:

(2)原理图(Multisim和QuartusII中绘制的原理图):

2、(要求二)

(1)VHDL语言描述:

(2)原理图(Multisim和QuartusII中绘制的原理图):

(3)波形图:

3、(要求三)

(1)VHDL语言描述:

(2)原理图(Multisim和QuartusII中绘制的原理图):

(3)波形图:

4、(要求四)

(1)VHDL语言描述:

(2)原理图(Multisim和QuartusII中绘制的原理图):

5、(要求五)

(1)VHDL语言描述:

(2)原理图(Multisim和QuartusII中绘制的原理图):

六、实验过程中的问题

1.在用VHDL语言写了一些器件,在应用时候,没有将逻辑电路图放到顶层,导致没有找到目标管脚。在仔细查看老师所给的参考资料之后,将设置调整为“顶层文件采用原理图设计方法”,得到了正确的结果。

2.在进行波形仿真的时候,没有考虑到延迟。一开始在脉冲时间间隔很短的情况下,发现波形并没有沿边变化。查找相关资料,了解到时序仿真会有延迟。于是我们将脉冲时间间隔调大,最终得到了正确的结果。

七、心得体会

1.通过本次实验,初步掌握了VHDL语言的使用。学会用VHDL语言实现指定逻辑电路,并对几个模块进行综合。实验过程中出现的问题主要是编写代码错误,编写代码过程中一个字符打错了可能是整个代码错误,因此必须格外认真。代码更要做到准确、简洁,学会找出错误,改正错误。

2.前三次的实验都是利用quartus自带的器件资源库完成一定的逻辑功能。而这次实验是第一次写VHDL,可以用代码描述想要实现的逻辑功能,然后将它们封装为一个器件来使用。正是这次实验,让我们体会到数字逻辑电路设计的精华所在。提高了我们对数字逻辑电路的设计的兴趣。