具有整点报时功能的可校时数字钟

数电设计数字钟基于Q U A R T U SHEN system office room 【HEN16H-HENS2AHENS8Q8-HENH1688】大连理工大学本科实验报告题目：数电课设——多功能数字钟课程名称：数字电路课程设计学院（系）：电信学部专业：电子与通信工程班级：学生姓名： ***************学号：***************完成日期：成绩：2010 年 12 月 17 日题目：多功能数字时钟一．设计要求1)具有‘时’、‘分’、‘秒’的十进制数字显示（小时从00～23）2)具有手动校时校分功能3)具有整点报时功能，从59分50秒起，每隔2秒钟提示一次4)具有秒表显示、计时功能（精确至百分之一秒），可一键清零5)具有手动定时，及闹钟功能，LED灯持续提醒一分钟6)具有倒计时功能，可手动设定倒计时范围，倒计时停止时有灯光提示，可一键清零二．设计分析及系统方案设计1. 数字钟的基本功能部分，包括时、分、秒的显示，手动调时，以及整点报时部分。

基本模块是由振荡器、分频器、计数器、译码器、显示器等几部分组成。

利用DE2硬件中提供的50MHZ晶振，经过分频得到周期为1s的时钟脉冲。

将该信号送入计数器进行计算，并把累加结果以“时”“分”“秒”的形式通过译码器由数码管显示出来。

进入手动调时功能时，通过按键改变控制计数器的时钟周期，使用的时钟脉冲进行调时计数（KEY1调秒，LOAD2调分，LOAD3调时），并通过译码器由七位数码从59分50秒开始，数字钟进入整点报时功能。

每隔两秒提示一次。

（本设计中以两个LED灯代替蜂鸣器，进行报时）2. 多功能数字钟的秒表功能部分，计时范围从00分秒至59分秒。

可由输入信号（RST1）异步清零，并由按键（EN1）控制计时开始与停止。

将DE2硬件中的50MHZ晶振经过分频获得周期为秒的时钟脉冲，将信号送入计数器进行计算，并把累计结果通过译码器由七位数码管显示。

EDA技术应用课程设计报告题目名称：多功能数字钟专业班级：姓名：学号：小组成员：指导教师：设计时间： 15-12-01～15-12-25 一、设计目的1.使得更加了解EDA的应用2.熟悉VHDL的编程。

3.对于编程语句的编辑与纠错有较大的提升4.提升对于设计方面的能力二、设计要求1.数字钟具有“时”、“分”、“秒”显示功能，其中时功能为24小时制。

2.数字钟具有校时和校分功能。

3.数字钟具有整点报时功能。

三、设计方案通过分别作出秒模块、分钟模块、小时模块、整点报时模块，导入动态扫描模块，再由其输出到数码管输出。

四、模块设计1.秒程序模块①有3输入3输出②reset为异步清零当没有信号时清零秒模块的计数③setmin为校分当有信号时想分模块进一位④daout_a与daout_b为输出的信号分别为秒的高位与低位⑤enmin 负责向下一个模块进位⑥clk为时钟信号2.分钟程序模块②3输入3输出②reset为异步清零当没有信号时清零分模块的计数③sethour为校分当有信号时向时模块进一位④daout_ma 分daout_mb 为输出的信号分别为分的高位与低位⑦enhour 负责向下一个模块进位⑧clk为时钟信号3.小时程序模块有2输入2输出②reset为异步清零当没有信号时清零时模块的计数③clk为时钟信号⑤daout_ha daout_hb 为输出的信号分别为时的高位与低位4.动态扫描模块①有八个输入端，两个输出端②reset为异步清零当没有信号时清零时模块的计数③daout为高位5.七段译码管模块①有1输入8输出②S为用来接收秒分时模块输出的信号③A~H 为转化后的信号用来接数码管6.整点报时模块①有5输入2输出②Clkspk为时钟信号③Miao_h Miao_lfen_hfen_h为从秒模块时模块接收的信号④Speak 接蜂鸣器，⑤Lamp 接LED作为报时时的闪烁灯五、模块程序1.秒模块设计（60计时制）library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity shijian isport(reset,clk,setmin:in std_logic;daout_a:out std_logic_vector(7 downto 4);————输出高位daout_adaout_b:out std_logic_vector(3 downto 0); ————输出低位daou_benmin:out std_logic);————enmin是向分位进位信号end shijian;architecture behav of shijian issignal count:std_logic_vector(3 downto 0);signal counter:std_logic_vector(3 downto 0);signal carry_out1:std_logic;————59秒时的进位信号signal carry_out2:std_logic;beginp1:process(reset,clk)beginif reset='0'then——59秒时的进位信号count<="0000";counter<="0000";——若reset为0时，则高、低位异步清零elsif(clk'event and clk='1')then——否则clk为上升沿时if(counter<5)thenif(count=9)thencount<="0000"counter<=counter+1;elsecount<=count+1;end if;carry_out1<='0';——若高位counter<5,低位count=9，则低位清零，高位进一，否则低位进一，59秒时的进位信号carry_out1为0。

数字逻辑课程设计－多功能数字电子钟多功能数字钟的设计与仿真一.设计任务与要求设计任务：设计一个多功能数字钟。

要求:1.有“时”、“分”、“秒”(23小时５９分59秒）显示且有校时功能。

(设计秒脉冲发生器)2.有整点报时功能。

(选：上下午、日期、闹钟等）3. 用中规模、小规模集成电路及模拟器件实现。

4. 供电方式: 5V直流电源二.设计目的、方案及原理１.设计目的（1）熟悉集成电路的引脚安排。

(2)掌握各芯片的逻辑功能及使用方法。

(3)了解面包板结构及其接线方法。

（4)了解多功能数字钟的组成及工作原理。

(5）熟悉多功能数字钟的设计与制作2.设计思路(1）设计数字钟的时、分、秒电路。

(2)设计可预置时间的校时电路。

（3)设计整点报时电路。

3.设计过程3．1.总体设计方案及其工作原理为:数字钟原理框图入图1所示，电路一般包括一下几个部分：振荡器、星期、小时、分钟、秒计数器、校时电路、报时电路。

数字钟实际上是一个对标准频率（１HZ）进行计数的计数电路。

由于计数的起始时间不可能与标准时间（如北京时间)一致,故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。

通常使用石英晶体振荡器电路构成数字钟,但也可以用５55定时器构成。

图1 系统框图数字钟计时的标准信号应该是频率相当稳定的1HZ秒脉冲，所以要设置标准时间源。

数字钟计时周期是24小时，因此必须设置24计数器,秒、分、时由数码管显示。

ﻫ为使数字钟走时与标准时间一致，校时电路是必不可少的。

设计中采用开关控制校时电路“时”“分”“秒”计数器进行校时操作。

3.２.各独立功能部件的设计(１)分、秒计时器(60进制)，时计数器（2４进制），星期计数器（7进制）如下图,图中蓝色线为高电平+5v，绿色为接地线,红色线为时钟脉冲。

获得秒脉冲信号后,可根据６0秒为一分，60分为一小时,24时为一个计数周期的计数规则，分别确定秒、分、时的计数器。

由于秒和分的显示都为60进制,因此他们可有两级十进制计数器组成，其中秒和分的个位为十进数器,十位为六进制计数器,可利用两片74160集成电路来实现。

电子课程设计说明书题目：数字钟学生姓名专业学号指导教师日期摘要本说明书介绍了带有校时和整点报时功能的数字钟的实现方案。

包括制作数字钟所需要的各种芯片及具体连接思路和方法，设计过程出现的一些问题和解决方法以及心得体会。

关键词：计数器，触发器分频，555脉冲产生电路，数据选择mul tisim一、完成课题的工作基础和实验条件1．工作基础（1）了解同步十进制计数器CC4518二输入与非门CC4011 四输入与非门CC4012 D触发器CC1013 和非门CC4049的功能和引脚图。

（2）设计电路图，并在进行仿真（采用Multisim进行仿真）。

（3）熟悉面包板、示波器的使用2．实验条件（1）同步时进制计数器CC4518 3个（2）四输入与非门CC4012 1个（3）二输入与非门CC4011 5个（4）非门CC4049 2个（5）D触发器CC4013 1个（6）555定时器2个（7）10kΩ电阻2个（8）100kΩ电阻2个（9）47μF电容1个（11）0.01μF电容4个（12）示波器1台（13）面包板实验台（14）导线若干二、设计任务和要求数字钟设计指标：1、基本指标：（1）时间计数电路采用24进制，从00开始到23后再回到00；各用2位数码管显示时、分、秒；（2）具有校时、校分功能，可以分别对时及分进行单独校时，使其校正到标准时间；（3）计时过程具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次，前四次蜂鸣器声响频率为500Hz，最后一次，即59分59秒时，蜂鸣器声响频率为1000Hz；（4）为了保证计时的稳定及准确，须由555定时器提供时间基准信号。

2、提高指标：（1）星期计数。

因为只有六个数码显示器，分别显示时、分、秒的个十位，故在基本指达到后，拆除一个数码显示器来显示星期。

星期计数从1~6表示星期一到星期六，星期天由8表示。

（2）暂停功能。

暂停秒钟可辅助校时。

三、电路基本原理1、总体设计框架图2、各部分详细电路图（1）脉冲产生电路由555定时器产生脉冲，具体电路如下(a)1Hz 脉冲产生（b）1kHz脉冲产生其中5nF电容由两个0.01μF电容串联而成（2）分频电路采用CC4013 D触发器进行分频，1kHz脉冲从端口3(CP)中输入，在端口2（~Q）即输出500Hz脉冲。

数电课程设计数字钟的设计数电课程设计。

数字钟的设计。

1仿真电路显示时,分,秒。

2采用二十四小时制或者十二小时制。

3具有校时功能。

可以对小时和分单独校时,对分校时的时候,停止分向小时进位。

校时时钟源可以手动输入或借用电路中的时钟。

4具有正点报时功能,正点前10秒开始,蜂鸣器一秒响一秒停地响五次。

5为了保证计时准确,稳定,由晶体振荡器提供标准时间的基准信号。

本科生课程设计题目课程专业班级学号姓名指导教师完成时间数电课程设计。

数字钟的设计。

1仿真电路显示时,分,秒。

2采用二十四小时制或者十二小时制。

3具有校时功能。

可以对小时和分单独校时,对分校时的时候,停止分向小时进位。

校时时钟源可以手动输入或借用电路中的时钟。

4具有正点报时功能,正点前10秒开始,蜂鸣器一秒响一秒停地响五次。

5为了保证计时准确,稳定,由晶体振荡器提供标准时间的基准信号。

目录1设计的目的及任务 (3)1．1课程设计的目的...............................................（3）1．2课程设计的任务与要求 (3)2电路设计总方案及原理框图 (3)2．1数字电子钟基本原理...........................................（3）2．2原理框图.. (4)3.单元电路设计及元件选择 (4)3.1六十进制计数器..................................................(4)3.2二十四进制计数器................................................(5)3.3显示屏..........................................................(6)3 .4校时电路.. (6)3.5报时电路 (7)4电路仿真 (8)4.1Multii................................................... ......(8)4.2数字钟总电路图..................................................(8)4.3仿真电路测试结果 (9)5电路实验结果.............................................(10)6收获与体会. (10)参考文献 (11)数电课程设计。

物理与电子工程学院课程设计题目:数字电子钟专业电子信息工程班级12级电信三班学号学生姓名李长炳指导教师张小英张艳完成日期：2013 年7月数字电子钟前言：数字钟是一个将“时”、“分”、“秒’’显示于人的视觉器官的计时装置。

它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时闹铃等功能。

一、基本原理主体电路1.1 振荡电路晶体振荡器的作用是产生时间标准信号。

我采用由门电路或555定时器构成的多谐振荡器作为时间标准信号源。

本系统中的振荡电路选用555定时器构成的多谐振荡器，见图1。

多谐振荡器的振荡频率可由式估算。

2图11.2 时、分、秒显示电路模块设计①秒的产生采用74LS160产生60进制的加法计数器，输出端Q0,Q1，Q2，Q3分别接到七段数码管的相应的各端，由上图的555产生的秒脉冲链接秒的两个160的cp，第一片的进位来控制第二片的EP,ET来构成秒。

如下图所示图2注意：两个CP都是连接到555的输出。

4②分的产生采用74LS160产生60进制的加法计数器，输出端Q0,Q1，Q2，Q3分别接到七段数码管的相应的各端，由上图的秒产生的进位连接秒的两个160的cp，第一片的进位来控制第二片的EP,ET来构成秒。

如下图所示图3注意：两个CP都是连接的秒的进位的输出。

③小时的产生采用74LS160产生24进制的加法计数器，输出端Q0,Q1，Q2，Q3分别接到七段数码管的相应的各端，由上图的分产生的进位连接秒的两个160的cp，第一片的进位来控制第二片的EP,ET来构成秒。

如下图所示图4注意：两个CP都是连接的秒的进位的输出。

61.3闹钟我设置的闹钟是00:03响的。

会响一分钟，采用与非门和或门组成的电路。

可以得出以下的电路图当达到00:03时就开始响，当不是00:03是就停止了，喇叭一端节地。

仿真图如下所示。

图51.4整点报时整点报时就是当达到了整点的时候就开始响，我设计的是响10秒钟的报时。

数电课程设计实验报告班级：通信工程1001班姓名：XX学号：、、、、、、、、数字钟的设计与制作一、设计任务本次课程设计要求以中规模集成电路为主，利用所学知识，设计一个数字钟。

通过本次课程设计，进一步加强数字电路综合应用能力，掌握数字电路的设计技巧，增强实践能力，以及熟练掌握数字钟的系统设计、组装、调试及故障排除的方法。

二、设计要求1.设计一台可以显示时、分、秒的数字钟。

2.具有校时功能，可以对时、分秒单独校时。

3.具有整点报时功能。

3.要求电路主要采用中小规模数字集成电路来实现。

三、工作原理数字电子钟由秒信号发生器。

“时、分、秒”计数器、译码显示器、校时电路、整点报时电路等组成。

秒信号发生器主要由555振荡器分频后得到；秒、分都是60进制，故由60进制计数器构成；时为24进制，即由24进制计数器构成；显示部分由译码和数码显示构成，将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位数码管显示出来。

校时电路和整点报时电路由门电路和开关等构成。

1、秒脉冲信号发生器秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。

由振荡器与分频器组合产生秒脉冲信号。

●振荡器: 通常用555定时器与RC构成的多谐振荡器，输出2KHz脉冲。

●分频器: 分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能扩展电路所需要的信号，选用六片进行CC4518，因为每片为1/10分频器，三片级联刚好获得2Hz脉冲，再经过二分频得到标准1HZ脉冲，其余两片构成两个二分频得到1KHZ和500HZ脉冲供整点报时用，其电路图如下：图2 秒脉冲信号发生器2、秒、分、时计数器的设计秒、分计数采用60进制计数器、时采用24进制计数器。

他们都是8个BCD码输出，一个进位输出，一个时钟脉冲输入。

在设计层次电路时，皆可以设计为一个输入端，9个输出端。

在Multisim 仿真软件中，按照模块化化设计，不但将复杂的电路图变简单，而且更加直观，便于检测调试。

目录1 绪论 (1)2 设计主体 (1)2.1 振荡器 (1)2.1.1 555定时器的电路结构及工作原理 (2)2.1.2 用555定时器构成多谐振荡器 (4)2.2 分频器 (5)2.3 校正电路 (6)2.3.1 校“秒”电路 (7)2.3.2 校“分”电路 (7)2.3.3 校“时”电路 (8)2.4 整点报时电路 (8)2.5 计数器、译码器和显示器 (9)3 心得体会 (10)参考文献 (12)具有整点报时功能的数字钟1 绪论数字钟是集模拟技术与数字技术为一体的一种综合应用。

数字钟与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用，数字电子钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序逻辑电路。

此次设计数字电子钟是为了了解数字电子钟的原理，从而学会制作数字电子钟，而且通过数字电子钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实现方法，且由于数字电子钟电路包括组合逻辑电路和时序逻辑电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。

2 设计主体数字钟是用计数器、译码器和显示器等集成电路实现“时”、“分”、“秒”按照数字方式显示的计数装置，主要由振荡器、分频器、校正电路、计数器、译码器和显示器六部分组成，如框图2-1所示。

图2-1 数字钟框图2.1 振荡器振荡器是数字钟的核心。

振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路，也可以选择555定时器。

我在这里选择的是555定时器。

555定时器是一种应用极为广泛的中规模集成电路，因集成电路内部含有3个5KΩ电阻而得名。

该电路使用灵活、方便，只需接少量的阻容元件就可以构成施密特触发器、单稳态触发器和多谐振荡器，且价格便宜。

555定时器广泛应用于信号的产生、变换、控制与检测。

目前生产的555定时器有双极型和CMOS两种类型，主要厂商生产的产品有NE555、FX555、LM555和C7555等，它们的结构和工作原理大同小异，引出线也基本相同，有的还有双电路封装，称为556。

/安徽工程大学机电学院单片机课程设计题目：数字电子时钟设计指导老师：***制作人员：范超学号：************班级：自动化2132日期：7月13日-7月24日总评成绩：课程任务设计书设计题目：数字电子时钟的设计设计任务：1.设计一款时，分，秒可调数字电子时钟可整点报时；2.设计三个按键K1，K2和K3，用于调节时钟的时间；3.用8个、七段LED数码管作为显示设备，开机显示00-00-00；本设计采用AT89C51单片机为核心器件。

具有电子钟显示，时间调整，整点报时等功能。

此数字钟是一个将“时”、“分”、“秒”显示于人的视觉器官的计时装置。

根据60秒为一分、60分为1小时的计数周期，构成秒、分、时的计数，实现计时的功能。

而且能显示清晰、直观的数字符号。

针对数字钟会产生误差的现象，就设计有校准时间的功能。

AT89C51单片机控制的数字钟的硬件结构与软件设计,给出了汇编语言源程序。

此数字钟是一个将“时”、“分”、“秒”显示于人的视觉器官的计时装置。

它的计时周期为24小时，显示满刻度为24时00分00秒，另外应有校时功能。

电路由时钟脉冲发生器、时钟计数器、译码驱动电路和数字显示电路以及时间调整电路组成。

用晶体振荡器产生时间标准信号，这里采用石英晶体振荡器。

根据60秒为1分、60分为1小时、24小时为1天的计数周期，分别组成两个60进制（秒、分）、一个24进制（时）的计数器。

显示器件选用LED八段数码管。

在译码显示电路输出的驱动下，显示出清晰、直观的数字符号。

针对数字钟会产生走时误差的现象，在电路中就设计有有校准时间功能的电路。

关键字：Proteus,Keil uVision，AT89C51，电子钟，整点报时摘要 (3)第1章概述 (5)1.1 设计背景 (5)1.2系统方案论证与设计 (5)第2章系统硬件设计 (7)2.1 系统总电路的设计 (7)2.1.1系统的总框图 ................................................................................................2.1.2芯片的选择 (7)2.2最小系统设计 (9)2.2.1时钟电路的选择与设计 (10)2.2.2复位电路的选择与设计 .............................................. 错误!未定义书签。

第一章课题的来源及意义第一节介绍20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力的推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品跟新换代的节奏也越来越快。

数字钟已成为人们日常生活中必不可少的必需品，广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。

由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、集成电路有体积小、功耗小、功能多、携带方便等优点，因此在许多电子设备中被广泛使用。

电子钟是人们日常生活中常用的计时工具，而数字式电子钟又具有体积小、重量轻、走时准确、结构简单、耗电量少等优点而在生活中广泛应用，因此本次设计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟，使其完成计时及报时校时功能。

本次设计以数字电子为主，分别对一秒信号源、秒计时显示、分计时显示、小时计时显示、整点报时及校时电路进行设计，然后将它们组合来完成时、分、秒的显示并且具有整点报时和走时校时的功能。

并通过本次设计加深对数字电子技术的理解以及更熟练是有计数器、触发起和各种逻辑门电路的能力。

电路主要使用集成计数器，例如74LS161、CD4518；译码集成电路，例如CD4511、LED数码管及各种门电路和基本的触发器等，电路使用5号电池供电，很合适在日常生活中使用。

第二节目前研究现状在做这次设计前，首先了解了一些现在数字钟的研究状况，通过查找，我总结了下面一些方法，通过对比，我选择了适合自己的方法，来实现我的设计。

一、采用小规模集成电路实现采用集成逻辑电路设计具有能实现，时、分、秒计时功能和多点定时功能，计时数据的更新每秒自动进行一次，不需程序干预。

二、EDA技术实现采用EDA作为主控制外围电路进行电压，时钟控制键盘和LED控制，此方案逻辑电路复杂，且灵活性较低，不利于各种功能的扩展，在对电路进行检测比较困难。

整点报时数字钟设计随着时代的发展，流行于市场的钟表已从传统的机械钟表转变为数字式电子钟表。

数字式电子钟表大大提高了时间精度，并为人们带来了更加便利的使用体验。

然而，采用这种钟表需要特别注意的是，时刻要注意时间的走动，尤其是在许多场合下，如工作或学习中，需要有一款能够准确地报道时间的数字式电子钟表。

而本作品的整点报时数字钟设计，就是一款可以准确刻度时间，且更具音乐感和生活情致的电子钟表。

1. 设计思路我们最终设计产物的整点报时具有两大特点：一是时效性，即报时精准度高，可确保时间的同步；二是生活化，即通过更具音乐感和生活情致的方式，为用户带来更智能化的使用体验。

要达到这样的目标，我们在对市面现有数字式电子钟表的研究之后，结合了一些音乐元素和自然元素，包括音乐节奏、风铃的声响、鸟叫等元素，使得报时不再是单调的数字，而是融合了生活情致和音乐美的元素，更具有鲜活感、动感和律动感。

2. 设计结构整点报时数字钟表的机体主要以硬质方钢制作，设计上建议以角线为基座，以便于摆放和关注，同时便于整点报时的语音扩散。

时钟的底部会有音质强的喇叭，可保证报时时的语音声音清晰响亮。

整点报时的设计主要以人声报时为主，同时融合了自然元素。

例如，整点报时声音可以先是清脆悦耳的风铃声，然后缓慢地转入自然野外鸟鸣声，等到整点报时的时间来到，即可听到人声报时，并配合报时时刻的自然元素，如鸟鸣、风声、水声等等。

每当整点报时的时候，钟表的屏幕上会跳出一些短小的、浅色的动态图案，例如水滴、花朵、云朵等，以强化整点报时的视觉和整体氛围效果。

3. 设计功能整点报时数字钟表的功能非常多样化，除了传统的报时、时间设置、日期查询、闹钟等外，还可以设计一些更加细致的功能，比如定时播放，即在某个时候播放某个曲子，因此该数字钟还可有着音乐播放功能，用户可通过在工作上忙碌的时候，拥有一些音乐舒缓心情以及缓解疲劳的效果。

在音乐播放这个功能上，可以考虑先后加入美妙的钢琴曲、海浪声、电子音乐等，以及其它适合于不同情境使用的音乐元素，同时充分考虑到使用者的身体健康，可加入智能化的定时音乐享受，设定按需听音乐时间和音量大小等条件，以确保整点报时数字钟表的用户体验度和生活化程度。

数字电子钟的设计（由数字IC构成）一、设计目的1. 熟悉集成电路的引脚安排。

2. 掌握各芯片的逻辑功能及使用方法。

3. 了解面包板结构及其接线方法。

4. 了解数字钟的组成及工作原理。

5. 熟悉数字钟的设计与制作。

二、设计要求1．设计指标时间以24小时为一个周期；显示时、分、秒；有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；计时过程具有报时功能，当时间到达整点前5秒进行蜂鸣报时；为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。

2．设计要求画出电路原理图（或仿真电路图）；元器件及参数选择；电路仿真与调试；PCB文件生成与打印输出。

3．制作要求自行装配和调试，并能发现问题和解决问题。

4．编写设计报告写出设计与制作的全过程，附上有关资料和图纸，有心得体会。

三、设计原理及其框图1．数字钟的构成数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。

由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。

通常使用石英晶体振荡器电路构成数字钟。

图3-1所示为数字钟的一般构成框图。

图3-1 数字钟的组成框图⑴晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。

不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。

⑵分频器电路分频器电路将32768Ｈz的高频方波信号经32768（）次分频后得到1Hz的方波信号供秒计数器进行计数。

分频器实际上也就是计数器。

⑶时间计数器电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。

⑷译码驱动电路译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。

数字电子课程设计报告——多功能电子钟一、设计题目多功能数字电子钟的设计二、设计要求1.有“时”、“分”、“秒”（23小时59分59秒）显示且有校时功能。

（设计秒脉冲发生器）；2、有整点报时功能。

（选: 上下午、日期、闹钟等）3.用中规模、小规模集成电路及模拟器件实现。

4.供电方式: 5V直流电源三、设计任务1.画出数字电子钟的电路图。

2.用EWB进行功能仿真。

3.撰写课程设计说明书四、设计总体框图和总电路图图1 多功能数字电子钟系统框图图2 总电路图五、设计方案及论证主电路是由TTL集成电路功能部件和单元电路构成。

本方案主要功能特点:1.实现“时”、“分”、“秒”（23小时59分59秒）显示且有校时功能；2.自行设计的用555定时器组成的多谐振荡器和分频器组合的秒脉冲发生器, 可以代替1Hz方波信号源是电路正常运作；3、有星期的显示功能, 以及时钟12/24进制的转换, 并能同步正常进位；4.实现整点报时功能。

1.振荡器的设计振荡器是数字电子钟的核心部件。

有以下两种方案:方案一: 选用石英晶体构成的振荡器电路石英晶体振荡器的精度较高, 由于振荡器的稳定度及频率的精确度决定了数字钟的及时的准确程度, 而且, 通常情况下, 震荡器的频率越高, 计数精度越高, 所以多数都采用石英晶体振荡器, 如：电子手表中的晶体振荡器电路。

方案二: 555定时器构成的振荡器555定时器构成的晶体振荡器的精度不比石英晶体振荡器, 不过考虑到555定时器在数字电子中有广泛的应用, 而且本设计中不要求很高的精度, 所以这里采用555定时器构成多谐振荡器, 设置振荡频率为1kHz 。

电路图如下：图3 555定时器接成的秒脉冲发生器555定时器频率计算公式:添加公式2ln )2(121C R R f += 周期 T=1/f 根据公式, 设置R1=R2=4.77M Ohm , C=0.1uf 则f 1Hz,T 1s2.分频器设计分频器的设计目的: 产生等间距的频率稳定的标准秒脉冲信号。

LED数字钟整点报时电路图本设计是一个显示时间的系统，所以三个计数器分别为60、60、12进制。

用拨码开关不同的组合分别控制调时、调分、正常计时三种不同的状态。

在调时、调分的过程中计数器间的CP脉冲被屏蔽掉，由单步脉冲代替CP输入；相反正常计时的时候，单步脉冲被屏蔽掉。

报时电路中，用减法计数器就可以实现报时的功能。

数字电子钟的设计一、绪论（一）引言20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。

时间对人们来说总是那么宝贵，工作的忙碌性和繁杂性容易使人忘记当前的时间。

忘记了要做的事情，当事情不是很重要的时候，这种遗忘无伤大雅。

但是，一旦重要事情，一时的耽误可能酿成大祸。

例如，许多火灾都是由于人们一时忘记了关闭煤气或是忘记充电时间。

尤其在医院，每次护士都会给病人作皮试，测试病人是否对药物过敏。

注射后，一般等待5分钟，一旦超时，所作的皮试试验就会无效。

手表当然是一个好的选择，但是，随着接受皮试的人数增加，到底是哪个人的皮试到时间却难以判断。

所以，要制作一个定时系统。

随时提醒这些容易忘记时间的人。

钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。

诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。

因此，研究数字钟及扩大其应用，有着非常现实的意义。

（二）论文的研究内容和结构安排本系统采用石英晶体振荡器、分频器、计数器、显示器和校时电路组成。

由LED 数码管来显示译码器所输出的信号。

采用了74LS系列中小规模集成芯片。

使用了RS触发器的校时电路。

总体方案设计由主体电路和扩展电路两大部分组成。

其中主体电路完成数字钟的基本功能,扩展电路完成数字钟的扩展功能。

本次设计题目：数字钟电路设计1 简述数字钟是一种用数字显示秒、分、时的计时装置，与传统的机械钟相比，它具有走时准确，显示直观、无机械传动装置等优点，因而得到了广泛的应用。

小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。

在控制系统中也常用来做定时控制的时钟源。

2 题目要求（1）具用时、分、秒十进制数字显示的计时器功能；（2）具有手动校时、校分的功能；（3）通过开关能实现小时的十二进制和二十四进制转换；（4）具有整点报时功能。

主要集成芯片：3 总体方案设计数字钟由振荡器、分频器、计数器、译码显示、报时等电路组成。

其中振荡器和分频器组成标准秒信号发生器，直接决定计时系统的精度。

由不同进制的计数器、译码器和显示器组成计时系统。

将标准秒信号送入采用60进制的“秒计数器”，每累计60sec就发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。

“分计数器”也采用60进制计数器，每累计60min，发出一个“时脉冲”，该信号将被送到“时计数器”。

“时计数器”采用12或24进制计数器，可实现对一天12h 或24h的累计。

译码显示电路将“时”、“分”、“秒”计数器的输出状态通过6位7段译码显示器显示出来，可进行整点报时，计时出现误差时，可以用校时电路校时、校分。

数字钟的原理框图如图2.1所示。

图2.1 数字钟原理框图4 单元电路设计提示本题目的设计采用自下而上的层次电路设计法。

先设计单元电路，再设计总电路。

（1） 秒脉冲产生电路秒脉冲产生电路在此例中的主要功能有两个：一是产生标准脉冲信号，二是可提供整点报时所需要的频率信号。

可用1Hz 的秒脉冲时钟信号源替代。

V11 Hz 5 V图2.2 1Hz 的秒脉冲时钟信号源（2） 秒、分、时计时器电路秒计时器本质上为对1Hz 的秒脉冲时钟信号源进行60进制计数的计数器，其由一个10进制计数器（个位）和一个6进制计数器（十位）串接组成。

个位与十位计数器之间采用同步级联复位方式，将个位计数器的进位输出端RCO 接至十位计数器的时钟信号输入端CLK ，完成个位对十位计数器的进位控制。