报时数字钟的设计

信息与电气工程学院课程设计说明书课程名称：整点报时数字钟题目：整点报时数字钟专业班级：电气工程及其自动化07-05学生姓名：学号：指导教师：崔春艳设计周数：2周设计成绩：1. 课程设计目的………………………………………………………2 .课程设计的要求……………………………………………………3. 数字钟方案设计……………………………………………………3.1方案设计……………………………………………………………3.2数字钟逻辑框架图…………………………………………………4. 单元电路的设计和元器件的选择…………………………………4.1 时钟秒脉冲的产生…………………………………………………4.2 六十进制计数电路的设计…………………………………………4.3 双六十进制计数电路设计…………………………………………4.4 二十四进制计数电路的设计………………………………………4.5 译码驱动及显示单元电路设计……………………………………4.6 整点报时器单元电路………………………………………………4.7 校正单元电路的设计………………………………………………5.数字钟的PCB 板图的设计……………………………………………5.1PROTEL99的使用……………………………………………………5.2具体工艺要求和相关规则…………………………………………5.3 注意事项…………………………………………………………6.系统调试………………………………………………………………6.1 系统调试方法………………………………………………………6.2调试出现的问题及解决方法………………………………………7. 元器件清单…………………………………………………………8. 主要元件介绍………………………………………………………9. 课程设计总结和心得体会…………………………………………9.1 设计过程中遇到的问题及解决方法………………………………9.2 个人体会……………………………………………………………10. 参考文献……………………………………………………………附录……………………………………………………………………1 数字钟原理图………………………………………………………2 数字钟PCB板………………………………………………………课程设计评语表格……………………………………………………1 课程设计的目的（1）设计的目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。

设计要求1.用秒脉冲作信号源，构成数字钟，显示秒、分、时2.具有“对时”功能，即时间可以快速预置3.具有整点提示功能。

一种实现的方法是每到整点时触发“音乐芯片”或每到整点前几秒钟，发出如“的、的、的、答”声音信号。

系统框图设计过程时间显示模块电路可以用3个CD4518作为核心芯片，进行级联，再辅以若干逻辑门，完成进位、置零等功能，CD4518是双十进制计数器，有两个时钟输入端，正好可以满足进位和校时的功能，而不会产生干扰，且有一个置零功能，可以组成六十进制和二十四进制的计数器。

整点报时模块电路用的是555芯片和一块CD4068芯片组成的电2路，555芯片可以接成多谐振荡器，提供交变信号使蜂鸣器发出声音，而整点报时的控制可以用CD4068实现，CD4068是8输入与/与非门，可以在整点之前输出脉冲信号，经过由555芯片组成的多谐振荡器，为其提供一个信号，这样由多谐振荡器输出端可以使蜂鸣器发出“嘀、嘀、嘀”的响声。

秒信号发生器可以用实验箱上的秒脉冲信号代替。

考虑到开关抖动现象，校时模块电路实验实验箱上的按键开关，每输出一个脉冲信号可以改变分个位和十个位，同时考虑到干扰问题，进位接线和校时接线接在不同的时钟输入端。

电路仿真与设计3.1所需芯片及芯片管脚图CD4518 CD4068CD4002 CD40112CD4069 5553.2时、分、秒显示电路模块设计整个电路的的核心芯片是CD4518，它是一个双10进制加法计数器，因此只需要三个芯片，进行级联即可实现两个六十进制和一个二十四进制计数器，再加上一些合适的逻辑门，实现置零和进位。

上图是秒显示电路设计图，右边为秒个位，左边为秒十位，秒个位的电路中置零引脚和时钟输入端CP1必须接地，这是因为CMOS 的引脚不能悬空，否则会影响实验结果，CP0接秒脉冲信号，考虑到秒个位计数到9的时候必须进位，所以在显示0的同时输出一个进位信号，输出是0000，因此可以用一个或非门，当输出是0000的时候提供一个进位信号至秒十位的时钟输入端，秒十位另一个时钟输入端接地，当秒十位计数器计到5时，在输出为0110时提供一个信号到秒十位计数器的置零端，使其实现0110——0000，即六十进制。

用EDA软件实现整点报时数字式可调电子时钟的设计一、设计目的了解常见中规模数字集成电路的使用方法，包括计数器、显示译码器、多谐振荡器的工作原理及使用方法。

通过组装具有整点报时数字可调电子时钟，了解这类电路的使用技巧及调整方法。

通过对电路板的实际布线焊接检测调试，提高电子技术硬件的基本能力。

二、系统组成1、先用Multisim实现如下系统:本组合电路包括时基多谐振荡器、计数器、十进制译码显示器、发光数码管等部分组成。

各部分组成框图如下：系统组成图2、仿真通过三、单元电路组成原理与参数选择1、多谐振荡器：这里采用最常见的时基电路555组成的周期为1秒的振荡器。

555集成电路的原理及应用可以参见教材，此不重复。

通常选择适当的定时电阻和电容元件使振荡刚好为1秒钟。

多谐振荡器的电路图和NE555的芯片引脚图如下：2、十进制计数器：本系统采用的是十进制计数器7490。

本系统秒钟是用两个7490构成60进制组成。

分钟也是用两个7490构成60进制组成时钟采用两个7490构成24进制计数器组成。

将三个计数器级连起来就构成了电子时钟。

7490的芯片图和真值表如下：（5脚接电源VCC，10脚接地其中1脚和12脚相连）。

X 0 0 X COUNT下面介绍秒钟和分钟连接方法如下图（如果是秒钟14脚则接多谐振荡器555电路的第3脚，如果是分钟14脚则接秒钟的7408（与门）芯片的第3脚。

下面介绍时钟的接法（14脚接分钟的7408的第3脚）：3、7448实现多位数字码显示译（如果是选用共阳极七段数码管则选择7447）7448为七段译码显示器，其功能可详细参见数字电路书。

它实现的功能是把7490输出的（QA、QB、QC、QD）实现译码驱动七段共阴极数码显示它的接法如下：7448的8引脚接第，16脚接电源。

7490的3脚接7480的输出引脚输出高电平时控制计数器时及时清零。

4、LED数码显示管数码显示管是7段显示器，其内部有八个LED发光二极管，7个组成7段显示，一个为小数点指示。

实验八 综合设计实验——设计24时制数字电子钟一、实验方案数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置.它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有闹钟功能和报时功能.。

因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路和振荡器组成.干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、整点报时电路、闹钟电路组成。

秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现.将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发现胡一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲.“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”.“时计数器”采用24进制计时器，可实现对一天24小时的累计.译码显示电路将“时”、“分”、“秒”计数器的输出状态菁七段显示译码器译码，通过LED 七段显示器显示出来.整点报时电路及闹钟电路是根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时.（由于EWB 元件中没有扬声器，故电路中一红色小灯泡代替）。

二、系统框图三、数字时钟的原理图：1、信号源及分频器信号源及分频器是数字电子中的核心，其作用是信号源产生一个频率标准，即时间标准信号，然后再由分频器生成秒脉冲。

由于实验室的信号源可提供10Hz 的信号，故要分频成1hz。

74290的引脚图74290的功能表分频电路的仿真图为：2、振荡器(如果要做成一个独立的电子时钟，则要一个能自动产生信号的电路，即振荡电路)振荡器是数字电子中的核心，其作用是产生一个频率标准，即时间标准信号，然后再由分频器生成秒脉冲。

我们有三种选择，即石英晶体振荡器、集成逻辑门与RC组成的时钟源振荡器和由集成电路定时器555和RC组成的多谐振荡器。

基于ISD1110语⾳报时数字钟的设计基于ISD1110语⾳报时数字钟的设计摘要：随着信息时代的不断发展和进步，语⾳芯⽚的普及，语⾳播报被⼴泛应⽤于⼤型商场、公交车、医院、银⾏等公共场所，并且⾯向家庭个⼈使⽤的⽅向发展。

语⾳报时具有准确、定时、快速的性能将为⼈们提供更加快捷、便利的⽣活。

本⽂采⽤AT89C51单⽚机为核⼼构成的语⾳报时功能的数字钟。

该系统操作简单，⽅便，可随时调节时间，制定时间报时。

系统采⽤语⾳芯⽚ISD1110和⽶头组成了语⾳录放模块；采⽤时钟芯⽚DS1302和32768HZ晶振组成了时钟模块；采⽤液晶LCM128645ZK实现了显⽰模块；通过按键和各模块的组合实现了良好的语⾳录放功能。

语⾳报时数字钟各性能指标良好，可靠性、准确性提⾼。

关键词：单⽚机AT89C51语⾳芯⽚ISD1110时钟芯⽚DS1302液晶显⽰器LCM128645ZK前⾔：在幼⼉园、⼩学、中学、⼤学，我们经常会听到雷鸣般的铃声，把我们从睡梦中振醒，有可能会影响我们的情绪，时刻都保持在紧张的状态。

特别是对正在长⾝体的⼩朋友极为不利，他们需要温和亲切带语⾳功能的⼩铃声提醒。

为此，本项⽬就是针对在校园范围内课间铃声进⾏改装设计的。

本⽂内容分为四个部分：第⼀部分，系统的设计⽅案，由设计要求、功能分析和设计框图来说明；第⼆部分，系统硬件电路的设计，从ISD1110语⾳芯⽚、DS1302时钟芯⽚、LCM128645ZK液晶显⽰的⼯作原理及应⽤，还有硬件电路图设计来阐述；第三部分，系统软件的设计，结合语⾳模块、时钟模块、液晶显⽰模块来进⾏编写程序，实现ISD语⾳报时数字钟的功能；第四部分，系统调试，从器件采购、布置电路，进⾏焊接，最后进⾏软硬件调试。

1系统的设计⽅案1.1系统的设计要求1）以MCS-51系列单⽚机AT89C51为核⼼器件组成⼀个语⾳报时系统。

2）系统具有标准的⽇历/时钟，即年、⽉、⽇、星期、时、分和秒。

3）系统显⽰器采⽤LCM128645ZK液晶显⽰器显⽰年、⽉、⽇、星期、时、分和秒。

“数字电子技术”课程设计实验报告电子时钟整点报时；姓名:学号:年级:日期:目录一、选题意义 (1)二、设计方案 (1)三、电路设计 (2)四、电路调试 (4)五、实验结果总结及电路实物照片 (5)六、存在问题及可能改进思路 (6)七、心得体会 (6)附：所用元件清单 (6)一、选题意义电子钟已成为人们日常生活中的必需品，它是一种利用数字电路来显示秒、分、时的计时装置，与传统的机械钟相比，它具有走时准确、显示直观、无机械传动装置等优点，因而得到广泛应用。

随着人们生活环境的不断改善和美化，在许多场合可以看到数字电子钟。

通过该课程设计可以增强对数字电路系统设计、模块设计、画原理图、电路仿真、元件布线和调试等方面的能力，从而加深对课堂所学的理论知识的了解，增强发现问题、分析问题、解决问题和制作实验报告的综合能力。

二、设计方案观察上图，整点报时电子钟的设计可分为逻辑运算部分、校时部分、时间显示部分和报时部分。

用秒脉冲作信号源，构成电子钟，显示秒、分、时，具有高精度和高稳定度。

可以快速预置时间，当时间达到整点，蜂鸣器会发出如“的、答”的声音。

三、电路设计设计原理：设计以CD4518为核心芯片，C D4518是双10进制加法计数器，右侧都作为时、分、秒计时模块的低位计数显示，而左侧则作为高位显示。

通过逻辑组合，将三个CD4518分别做成一个24进制加法计数器和两个60进制加法计数器。

当时间到达00分00秒时，振荡器在脉冲信号的作用下发出响声，实现整点报时的功能。

而校时功能则是将上一级的低位时钟输入端，利用一个单向双刀开关，分别与下一级的高位时钟输出端和时钟信号连接起来，通过手动切换来实现校时功能。

图1：计时模块时钟部分图2：计时模块分、秒钟部分图3：报时模块图4：电路图总图四、电路调试遭遇问题：（1）在接报时部分的电路时，把CD4518的高位输出接成低位输出，达到整点时蜂鸣器没有发声。

（2）有时候数码管显示有点混乱。

实用标准电子电路课程设计报告题目：整点报时数字钟设计姓名：年级专业：学号：完成时间：目录一、设计任务与要求 (3)1设计任务 (3)2设计要求 (3)二、总体概要设计 (4)三、单元模块电路设计分析 (4)1时钟驱动脉冲产生模块 (4)2时间技术模块 (5)3校时模块 (6)4整点报时 (7)5显示选择模块 (9)6比较模块 (10)四、组装调试 (11)1使用的主要仪器及仪表 (11)2调试电路的方法和技巧 (11)3调试中出现的故障，原因及排除方法 (12)五、元器件清单 (12)六、设计总结及改进期望 (13)七、收获和体会 (13)八、参考文献 (14)一、设计任务与要求1设计任务数字钟一种用数字显示分，秒，时的即使装置，与传统的机械钟相比，它具有走势准确，显示直观，无需机械传动等有点。

因而得到了广泛的应用。

本次课程设计要求以中规模集成电路为主，利用所学知识，设计一个数字钟。

通过本次课程设计，进一步加强数字短路综合应用能力，掌握数字电路的设计技巧，增强实践能力，以及熟练掌握数字钟的系统设计，组装，调试及故障排除的方法。

2设计要求数字钟采用数码管显示。

显示范围0时0分00秒——23时59分59秒。

有校时功能，可以分别对时及单独校时，使其校正到标准时间；电路具有整点报时功能，报时声响为四低一高，最后一响正好为整点，并且要求走时准确。

画出电路原理图。

选择元器件及参数，列出有相关元器件的清单。

自行装配和调试，并能发现问题和解决问题。

编写设计报告，写出设计与制作的全过程附上有关资料和图纸，心得体会。

二、总体概要设计三、单元模块电路设计分析1时钟驱动脉冲产生模块时钟驱动脉冲产生模块是构成数字式时钟的核心，它产生一个矩形波时间基准源信号，其稳定性和频率精确度决定了计时的准确度，振荡频率越高，计时精度也就越高。

分频器采用计数器实现，以得到1s的标准秒脉冲。

通常，数字钟的晶体振荡器输出频率较高，为了得到1HZ的秒信号输入，需要对振荡器的输出信号进行分频。