NMOS+CMOS工艺

格式：ppt
大小：1007.00 KB
文档页数：36

下载文档原格式

CMOS集成电路制造工艺流程

陕西国防工业职业技术学院课程报告课程微电子产品开发与应用论文题目CMOS集成电路制造工艺流程班级电子3141姓名及学号王京（24#）任课教师张喜凤目录摘要 (2)引言 (2)关键词 (2)1. CMOS器件 (2)1.1分类 (2)2.CMOS集成技术发展 (3)3.CMOS基本的制备工艺过程 (3)3.1衬底材料的制备 (3)4.主要工艺技术 (3)5.光刻 (4)6. 刻蚀 (4)6.1湿法刻蚀 (4)6.2干法刻蚀 (4)7.CMOS工艺的应用 (4)举例 (5)CMOS集成电路制造工艺流程摘要：本文介绍了CMOS集成电路的制造工艺流程，主要制造工艺及各工艺步骤中的核心要素，及CMOS器件的应用。

引言：集成电路的设计与测试是当代计算机技术研究的主要问题之一。

硅双极工艺面世后约3年时间，于1962年又开发出硅平面MOS工艺技术，并制成了MOS集成电路。

与双极集成电路相比，MOS集成电路的功耗低、结构简单、集成度和成品率高，但工作速度较慢。

由于它们各具优劣势，且各自有适合的应用场合，双极集成工艺和MOS集成工艺便齐头平行发展。

关键词：工艺技术，CMOS制造工艺流程1.CMOS器件CMOS器件，是NMOS和PMOS晶体管形成的互补结构，电流小，功耗低，早期的CMOS电路速度较慢，后来不断得到改进，现已大大提高了速度。

1.1分类CMOS器件也有不同的结构，如铝栅和硅栅CMOS、以及p阱、n阱和双阱CMOS。

铝栅CMOS和硅栅CMOS的主要差别，是器件的栅极结构所用材料的不同。

P阱CMOS，则是在n型硅衬底上制造p沟管，在p阱中制造n沟管，其阱可采用外延法、扩散法或离子注入方法形成。

该工艺应用得最早，也是应用得最广的工艺，适用于标准CMOS电路及CMOS与双极npn兼容的电路。

N阱CMOS，是在p型硅衬底上制造n沟晶体管，在n阱中制造p沟晶体管，其阱一般采用离子注入方法形成。

该工艺可使NMOS晶体管的性能最优化，适用于制造以NMOS为主的CMOS以及E/D－NMOS和p沟MOS兼容的CMOS电路。

cmos的原理

cmos的原理
CMOS（亦称Complementary Metal-Oxide-Semiconductor）是
一种集成电路技术，也是一种制造这种技术的电晶体。

CMOS 芯片由NMOS和PMOS两种类型的晶体管组成，其原理基于
这两种晶体管的互补关系。

NMOS晶体管是N沟道开关型晶体管，由P型基质，在其中
形成了N型沟道。

当输入电压为高电平（逻辑“1”）时，基质
和源结之间的电势差足够大，导电层形成，电流可以通过。

而当输入电压为低电平（逻辑“0”）时，P基质和源结之间的电
势差不足以形成导电层，导致电流断开，此时晶体管处于关断状态。

PMOS晶体管是P沟道开关型晶体管，由N型基质，在其中
形成了P型沟道。

与NMOS晶体管相反，当输入电压为高电
平时，P基质和源结之间的电势差足够大，导电层形成，电流
可以通过。

而当输入电压为低电平时，N基质和源结之间的电势差不足以形成导电层，导致电流断开，晶体管处于关断状态。

CMOS技术通过将NMOS和PMOS晶体管连接在一起，形成
了互补的结构。

这样的结合使得CMOS电路具有很高的抗干
扰能力和功耗效率。

CMOS电路在逻辑门设计和数字电路中
得到广泛应用，如存储器、微控制器以及在电脑芯片等领域。

CMOS技术还可以实现低电平逻辑设计，从而让电路工作在
更低的功耗和噪声水平上。

总之，CMOS电路的原理基于NMOS和PMOS晶体管的互补
特性，利用两种晶体管之间的开关行为来实现逻辑功能。

这种技术带来了高性能、低功耗、高抗干扰能力和可靠性的优势，在现代集成电路设计中起着至关重要的作用。

cmos工艺流程

cmos工艺流程cmos工艺流程如下：1、初始清洗将晶圆放入清洗槽中，利用化学或物理方法将在晶圆表面的尘粒或杂质去除，防止这些杂质尘粒对后续制造工艺造成影响。

2、前置氧化利用热氧化法生长一层二氧化硅（Si02）薄膜，目的是为了降低后续生长氮化硅（Si3N4）薄膜工艺中的应力。

氮化硅具有很强的应力，会影响晶圆表面的结构，因此要在这一层Si3N4及硅晶圆之间生长一层Si02薄膜，以此来减缓氧化硅与硅晶圆间的应力。

3、淀积Si3N4利用低压化学气相沉积（LPCVD）技术，沉积一层Si3N4，用来作为离子注入的掩模板，同时在后续工艺中定义p阱的区域。

4、p阱的形成将光刻胶涂在晶圆上后，利用光刻技术，将所要形成的p型阱区的图形定义出来，即将所要定义的p型阱区的光刻胶去除。

5、去除Si3N4利用干法刻蚀的方法将晶圆表面的Si3N4去除。

6、p阱离子注入利用离子注入技术，将棚打入晶圆中，形成P阱，接着利用无机榕液（硫酸）或干式臭氧烧除法将光刻胶去除。

7、p阱退火及氧化层的形成将晶圆放入炉管中进行高温处理，以达到硅晶圆退火的目的，并顺便形成层n阱的离子注入掩模层，以阻止后续步骤中（n阱离子注入）n型掺杂离子被打入p阱内。

8、去除Si3N4利用热磷酸湿式蚀刻方法将晶圆表面的Si3N4去除掉。

9、n阱离子注入利用离子注入技术，将磷打入晶圆中，形成n阱。

而在p阱的表面上，由于有一层Si02膜保护，所以磷元素不会打入p阱中。

10、n阱退火离子注入后，会严重破坏硅晶圆晶格的完整性。

所以掺杂离子注入后的晶圆必须经过适当的处理以回复原始的晶格排列。

退火就是利用热能来消除晶圆中晶格缺陷和内应力，以恢复晶格的完整性，同时使注入的掺杂原子扩散到硅原子的替代位置，使掺杂元素产生电特性。

11、去除Si02利用湿法刻蚀方法去除晶圆表面的Si02。

12、前置氧化利用热氧化法在晶圆上形成一层薄的氧化层，以减轻后续Si3N4沉积工艺所产生的应力。

CMOS电路分析及工艺流程

02 03
详细描述
CMOS电路的噪声容限受多种因素影响，如电源电压、温度和工艺偏差等。当电路受到超过其噪声容限的噪声干扰时，其性能将受到影响，甚至可能导致功能失效。
解决方案
提高噪声容限的方法包括优化电路设计、增加电源滤波和采用更稳定的制程技术等。
功耗问题
总结词
功耗问题是集成电路设计中必须考虑的重要因素之一，它涉及到芯片的散热和能效等问题。
压力和流量控制
精确控制工艺过程中的气体压力和流量，以保证工艺的稳定性和重复性。
时间控制
合理控制各工艺步骤的时间，以保证材料生长和反应的充分进行。
清洁和环境控制
保持生产环境的清洁度，防止污染和杂质对电路性能的影响。
04 CMOS工艺中的问题与解决方案
寄生效应
总结词
寄生效应是指集成电路中不期望有的额外元件或效应，会对电路
详细描述
CMOS电路的功耗主要包括静态功耗和动态功耗两部分。静态功耗是指电路在没有信号活动时的功耗，而动态功耗则是在信号活动时产生的功耗。过高的功耗可能导致芯片发热、可靠性下降和能耗增加等问题。
解决方案
降低功耗的方法包括优化电路设计、采用低功耗制程技术和采用电源管理技术等。此外，对于移动设备和电池供电的应用，低功耗设计尤为重要。
制作材料
01
02
03
硅片
作为集成电路的基础材料，硅片的质量和纯度对 CMOS电路的性能有着至关重要的影响。
金属材料
用于互连和导电，常用的金属材料包括铜、铝等。
介质材料
用于绝缘和隔离，如二氧化硅、氮化硅等。
制作工艺流程
薄膜沉积
通过物理或化学方法在硅片上沉积所需的薄膜，如氧化硅、氮化硅等。

CMOS工艺

CMOS工艺英文全称是Complementary Metal Oxide Semiconductor ，互补金属氧化物半导体。

是设计集成电路（模拟IC）最常用的一种工艺。

其中C表示互补，MOS指的
是NMOS和PMOS。

在稳态时只有一种MOS导通，因此基本无直流电流，静态功耗极低！将NMOS器件和PMOS器件同时制作在同一硅衬底上，NMOS制作在P型硅衬底，PMOS制作在N阱里面。

CMOS工艺也细分很多种，不同代工厂的CMOS工艺不完全一样。

为什
么叫互补？NMOS和PMOS在物理特性上是互补的；NMOS参与导电的载流子是电子，PMOS参与到导电的载流子是空穴；NMOS高电平开启，PMOS低电平开启；
深井工艺现在一般存在于BCD工艺中，作为浅掺杂的高压井使用，当然在CMOS工艺中增加deep NWell是隔离NMOS非常好的一个选择。

cmos 工作原理

cmos 工作原理
CMOS（Complementary Metal-Oxide-Semiconductor）是一种集成电路技术，其工作原理基于N型和P型金属氧化物半导体场效应晶体管（NMOS和PMOS）。

CMOS技术的主要特征是低功耗、高集成度和抗噪声能力强。

在CMOS电路中，NMOS和PMOS晶体管被互补地连接在一起，形成CMOS逻辑门。

当输入电压为低电平时，NMOS晶体管通，PMOS晶体管截断，输出电压为高电平；当输入电压为高电平时，NMOS晶体管截断，PMOS晶体管通，输出电压为低电平。

这是因为NMOS和PMOS晶体管的导通与截断条件相反。

在CMOS电路中，晶体管的导通与截断通过控制栅极上的电压来实现。

NMOS晶体管的栅极电压需要高于源极电压才能导通，而PMOS晶体管的栅极电压需要低于源极电压才能导通。

通过调整栅极电压，可以实现晶体管的导通和截断。

CMOS电路的主要特点包括：
1. 低功耗：CMOS电路在静态状态下几乎不消耗电流，只有在切换时才会短暂消耗能量。

2. 高集成度：CMOS电路可以在一个芯片上实现大量的逻辑门和功能模块。

3. 抗噪声能力强：CMOS电路的输出电平是明确的高电平或低电平，不容易受到干扰。

总的来说，CMOS工作原理是通过控制NMOS和PMOS晶体
管的导通和截断来实现逻辑操作，具有低功耗、高集成度和抗噪声能力强的优势。

NMOS CMOS工艺

由于外延层电阻率很高，可以分别根据NMOS和PMOS性由于外延层电阻率很高，可以分别根据NMOS和PMOS性 NMOS 能优化要求选择适当的n阱和p 能优化要求选择适当的n阱和p阱浓度做在阱内的器件可以减少受到α 做在阱内的器件可以减少受到α粒子辐射的影响外延衬底有助于抑制体硅CMOS中的寄生闩锁效应外延衬底有助于抑制体硅CMOS中的寄生闩锁效应 CMOS
7、铜互连、
铜比铝的电阻率低40％左右。铜比铝的电阻率低40％左右。用铜互连代替铝互连可以显 40 著减小互连线的寄生电阻从而减小互连线的RC RC延迟著减小互连线的寄生电阻从而减小互连线的RC延迟铜易于扩散到硅中，会影响器件性能；铜还会对加工设备铜易于扩散到硅中，会影响器件性能；造成污染，造成污染，因此铜互连不能用常规的淀积和干法刻蚀方法形成铜互连技术特点：铜互连技术特点： –显著减小互连线的寄生电阻显著减小互连线的寄生电阻 –与低k介质材料结合减小寄生电容，提高电路性能与低k介质材料结合减小寄生电容，与低 –需要特殊的工艺技术：“镶嵌”（大马士革）技术和需要特殊的工艺技术：镶嵌” 大马士革）需要特殊的工艺技术化学机械抛光技术
第二章集成电路制作工艺
• • • • • • • 2.1.1 集成电路加工的基本操作 2.1.2 MOS结构和分类结构和分类 2.2.1 N阱CMOS工艺阱工艺 2.2.2 深亚微米深亚微米CMOS工艺工艺 2.3.1 CMOS IC中的寄生效应中的寄生效应 2.3.2 SOI工艺工艺 2.3.3 CMOS版图设计规则版图设计规则
解答：解答：硅的局部氧化方法（书上 P23）优点：避免了过大的氧化层台阶影响硅片的平整度、进而影响了金属连线的可靠性。缺点：鸟嘴的形成，使有源区面积比版图设计的小；如果要求的氧化层很厚，表面仍然有较大台阶，因为氧化层要向上抬高0.54 Tox。

CMOS工艺流程版图剖面

P sub. 〈100〉
形成N阱
– 初始氧化，形成缓冲层，淀积氮化硅层
– 光刻1，定义出N阱
– 反应离子刻蚀氮化硅层 – N阱离子注入，先注磷31P+ ，后注砷75As+
41
N阱 P sub. 〈100〉
形成P阱
– 在N阱区生长厚氧化层，其它区域被氮化硅层保护而不会被氧化 – 去掉光刻胶及氮化硅层 – P阱离子注入，注硼
70
71
2. 典型P阱CMOS工艺的剖面图
硅栅漏薄氧化层
源
金属低氧
场氧化层（FOX）
n-衬底
p-阱
72
CMOS process
p+
p+
p-
73
Process (Inverter)p-sub
In
GND
S G D
VDD
D G S
图例
Legend of each layer
N-well P-diffusion N-diffusion
49
形成第一层金属
– 淀积金属钨(W)，形成钨塞
50
形成第一层金属
– 淀积金属层，如Al-Si、Al-Si-Cu合金等 – 光刻9，第一层金属版，定义出连线图形 – 反应离子刻蚀金属层，形成互连图形
51
正硅酸乙脂（TEOS）分解 650～750℃
形成穿通接触孔 – 化学气相淀积PETEOS, 等离子增强正硅酸四乙酯热分解 Plasma Enhanced TEOS ：tetraethylorthosilicate [Si(OC2H5)4] -- 通过化学机械抛光进行平坦化 – 光刻穿通接触孔版 – 反应离子刻蚀绝缘层，形成穿通接触孔形成第二层金属 – 淀积金属层，如Al-Si、Al-Si-Cu合金等 52 – 光刻10，第二层金属版，定义出连线图形

现代CMOS工艺基本流程

多晶硅氧化
• 多晶硅氧化
– 在多晶硅表面生长薄氧化层
– 用于缓冲隔离多晶硅和后续步骤形成的
Poly Re-oxidation
Si3N4
Poly Gate Electrode
Gate Oxide
N- Well
P- Well Silicon Epi Layer P-
Silicon Substrate P+
光刻胶成形
• 光刻胶成形
– 厚度比较厚，用于阻挡离子注入 – 用于N-阱的定义
Future PMOS Transistor
Photoresist Future NMOS Transistor
Silicon Epi Layer P-
Silicon Substrate P+
磷离子注入
• 磷离子注入
– 高能磷离子注入 – 形成局部N型区域，用于制造PMOS管
– 用于控制NMOS管的源/漏区注入
Photoresist
P Tip
N- Well
N Tip
P- Well Silicon Epi Layer P-
Silicon Substrate P+
NMOS管源/漏注入
• NMOS管源/漏注入
– 浅深度、重掺杂的砷离子注入，形成了重掺杂的源/漏区
– 隔离侧墙阻挡了栅区附近的注入
Arsenic (-) Ions
Photoresist
N- Well
N Tip
P- Well Silicon Epi Layer P-
Silicon Substrate P+
除去光刻胶
N- Well
N Tip
P- Well Silicon Epi Layer P-

CMOS制造工艺流程介绍

研究生课程报告题目CMOS制造工艺流程介绍学生姓名鲁力指导教师学院物理与电子学院专业班级电子1602班研究生院制2017年4月CMOS制造工艺流程介绍CMOS的制作过程需要经过一系列复杂的化学和物理操作过程最后形成具有特定功能的集成电路。

而做为一名集成电路专业的学生，如果对于半导体制造技术中具有代表性的CMOS制造工艺流程有个简单的了解，那么对将来进入集成电路行业是有很大帮助的。

同时我也认为只有了解了CMOS的工艺才会在硬件电路设计中考虑到设计对实际制造的影响。

通过查找相关资料，我发现CMOS制造工艺流程非常复杂，经过前面学者的简化主要由14个步骤组成，如下所示：（1）双阱工艺注入在硅片上生成N阱和P阱。

（2）浅槽隔离工艺隔离硅有源区。

（3）多晶硅栅结构工艺得到栅结构。

（4）轻掺杂(LDD)漏注入工艺形成源漏区的浅注入。

（5）侧墙的形成保护沟道。

（6）源漏(S/D)注入工艺形成的结深大于LDD的注入深度。

（7）接触(孔)形成工艺在所有硅的有源区形成金属接触。

（8）局部互连(LI)工艺。

（9）通孔1和钨塞1的形成（10）金属1(M1)互连的形成。

（11）通孔2和钨塞2的形成。

（12）金属2(M2)互连的形成。

（13）制作金属3直到制作压点及合金。

（14）工艺是参数测试，验证硅片上每一个管芯的可靠性。

由于这个CMOS制造工艺的流程太复杂，我主要对其中的部分重要工艺做一些介绍。

1、双阱注入工艺我们都知道n阱工艺是指在N阱CMOS工艺采用轻掺杂P型硅晶圆片作为衬底，在衬底上做出N阱，用于制作PMOS晶体管，而在P型硅衬底上制作NMOS晶体管；而p阱工艺是指在p阱CMOS工艺采用N型单晶硅作为衬底，在衬底上做出p阱，用于制作nMOS晶体管，而在n型硅衬底上制作pMOS晶体管。

如果要双阱注入在硅片上生成N阱和P阱。

那么只能N阱工艺和P阱工艺结合在双阱cmos工艺采用p型硅晶圆片作为衬底，在衬底上做出N阱，用于制作PMOS晶体管，在衬底上做出p阱，用于制作nMOS晶体管。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

1、浅沟槽隔离、
常规CMOS工艺中的LOCOS隔离的缺点常规CMOS工艺中的LOCOS隔离的缺点 CMOS工艺中的LOCOS
表面有较大的不平整度鸟嘴使实际有源区面积减小高温氧化热应力也会对硅片造成损伤和变形
浅沟槽隔离的优势
占用的面积小，占用的面积小，有利于提高集成密度不会形成鸟嘴用CVD淀积绝缘层从而减少了高温过程 CVD淀积绝缘层从而减少了高温过程深亚微米CMOS工艺中浅沟槽隔离工艺中浅沟槽隔离(STI)代替代替LOCOS隔离的原因隔离的原因? 深亚微米工艺中浅沟槽隔离代替隔离的原因
• • • • • • 衬底硅片选择制作阱场区氧化形成硅栅形成源、形成源、漏区制作互连线
1、硅片的选择、
• <100>晶向无缺陷的单晶硅片 <100>晶向无缺陷的单晶硅片 • 8英寸硅片，硅片厚度约700um 英寸硅片，硅片厚度约700um • p型硅片，电阻率为10-50Ωcm 型硅片，电阻率为1010 • NMOS做在衬底上，PMOS在N阱里 NMOS做在衬底上，PMOS在做在衬底上
半导体制造工艺分类
MOS型双极型
PMOS型
NMOS型
CMOS型
饱和型
非饱和型
BiMOS
TTL
I2L
ECL/CML
1. nMOS晶体管的制造流程晶体管的制造流程
N沟道增强型沟道增强型MOSFET的物理结构沟道增强型的物理结构
nMOS晶体管的制造流程晶体管的制造流程
衬底硅
衬底硅氧化：在衬底硅氧化：衬底表面产生一层相对较厚的 SiO2 有选择地刻蚀氧化区，暴露出将来用来生成MOS晶体管来生成晶体管的硅表面
先进深亚微米CMOS工艺过程先进深亚微米CMOS工艺过程 CMOS
先进深亚微米CMOS工艺过程（先进深亚微米CMOS工艺过程（续） CMOS工艺过程
第二章集成电路制作工艺
• • • • • • • 2.1.1 集成电路加工的基本操作 2.1.2 MOS结构和分类结构和分类 2.2.1 N阱CMOS工艺阱工艺 2.2.2 深亚微米深亚微米CMOS工艺工艺 2.3.1 CMOS IC中的寄生效应中的寄生效应 2.3.2 SOI工艺工艺 2.3.3 CMOS版图设计规则版图设计规则
nMOS晶体管的制造流程
用一高质量的氧化物薄膜覆盖在 Si表面，这层氧表面，表面化物最终将形成 MOS晶体管的晶体管的栅极氧化物在薄氧化层顶部淀积一层多晶硅。淀积一层多晶硅。多晶硅可以用做 MOS晶体管的晶体管的栅电极材料，栅电极材料，也可以用做硅集成电路中的互连线
nMOS晶体管的制造流程
深亚微米CMOS结构和工艺 §2.2.2 深亚微米结构和工艺
深亚微米CMOS工艺的主要改进深亚微米工艺的主要改进
工艺的主要改进是什么？问：深亚微米CMOS工艺的主要改进是什么？深亚微米工艺的主要改进是什么
解答：解答：书上P32
1. 2. 3. 4. 5. 6. 7. 浅沟槽隔离代替LOCOS隔离外延双阱工艺代替单阱工艺逆向掺杂和环绕掺杂代替均匀的沟道掺杂对NMOS、PMOS分别采用n+ 、p+硅栅在沟道两端形成很浅的源漏延伸区硅化物自对准结构铜互联代替铝互联
5、SDE结构 SDE结构
减小源漏区结深有利于抑制短沟效应。短沟效应。问题：简单地减小源、问题：简单地减小源、漏区结深将使源、结深将使源、漏区寄生电阻增大造成MOS晶体管性能退化! 增大造成MOS晶体管性能退化! MOS晶体管性能退化解决办法：使用SDE结构，解决办法：使用SDE结构，在 SDE结构沟道两端形成极浅的源、沟道两端形成极浅的源、漏延伸区。
成型和刻蚀多晶硅层，硅层，形成互连线和MOS管的栅线和管的栅极
刻蚀未覆盖多晶硅的那层薄栅极氧化物，氧化物，裸露出硅表层，硅表层，这样就可以在其上面形成源区和漏区了。成源区和漏区了。
nMOS晶体管的制造流程
通过扩散或离子注入的方式，注入的方式，整个硅表层就会被高浓度的杂质所掺杂，掺杂，形成源区和漏区
场区氧化后
场氧化层
n阱 n阱
p 型衬底
场氧向有源区侵蚀问题
• 场氧在有源区边缘形成鸟嘴
– 在缓冲层二氧化硅上淀积一层多晶硅缓冲层 – 深亚微米工艺一般采用沟槽隔离STI 沟槽隔离
场区氧化后
场氧化层
n阱 n阱
p 型衬底
什么是LOCOS工艺，它有什么优缺点。什么是工艺，它有什么优缺点。工艺
解答：解答：硅的局部氧化方法（书上 P23）优点：避免了过大的氧化层台阶影响硅片的平整度、进而影响了金属连线的可靠性。缺点：鸟嘴的形成，使有源区面积比版图设计的小；如果要求的氧化层很厚，表面仍然有较大台阶，因为氧化层要向上抬高0.54 Tox。
4、制作硅栅
硅栅工艺实现了栅和源、硅栅工艺实现了栅和源、漏区自对准
SDE结深减小趋势 SDE结深减小趋势
6、硅化物自对准结构、
在栅极两侧形成一定厚度的氧化硅或氮化硅侧墙，然后淀积难熔金属并和硅反应形成硅化物作用：减小多晶硅线和作用：漏区的寄生电阻；源、漏区的寄生电阻；减小金属连线与源、减小金属连线与源、漏区引线孔的接触电阻硅化物同时淀积在栅电极上和暴露的源、漏区上，硅化物同时淀积在栅电极上和暴露的源、漏区上，因此是自对准结构
3、沟道区的逆向掺杂和环绕掺、杂结构
• 沟道掺杂原子数的随机涨落引起器件阈值电压参数起伏，因此希望沟道表面低掺杂；电压参数起伏，因此希望沟道表面低掺杂；体内需要高掺杂抑制穿通电流 • 逆向掺杂技术利用纵向非均匀衬底掺杂，逆向掺杂技术利用纵向非均匀衬底掺杂，抑制短沟穿通电流 • 环绕掺杂技术利用横向非均匀掺杂，在源环绕掺杂技术利用横向非均匀掺杂，漏区形成局部高掺杂区
由于外延层电阻率很高，可以分别根据NMOS和PMOS性由于外延层电阻率很高，可以分别根据NMOS和PMOS性 NMOS 能优化要求选择适当的n阱和p 能优化要求选择适当的n阱和p阱浓度做在阱内的器件可以减少受到α 做在阱内的器件可以减少受到α粒子辐射的影响外延衬底有助于抑制体硅CMOS中的寄生闩锁效应外延衬底有助于抑制体硅CMOS中的寄生闩锁效应 CMOS
用一层SiO2绝缘用一层层覆盖整个表面
nMOS晶体管的制造流程
对绝缘的氧化层成型得到源层成型得到源极和漏极的接触孔
表层蒸发覆盖一层铝，一层铝，形成互连线
nMOS晶体管的制造流程
将金属层成型并刻蚀，其表层形成了将金属层成型并刻蚀，其表层形成了MOS管的互连管的互连
2. N阱CMOS工艺流程阱工艺流程
2、制作n阱制作n
• • • • 热氧化形成初始氧化层作为阱区注入的掩蔽层在氧化层上开出n阱区窗口在氧化层上开出n 注磷在窗口下面形成n 注磷在窗口下面形成n阱退火和阱区推进
3、场区氧化
LOCOS工艺具体步骤 LOCOS工艺具体步骤生长薄层SiO 生长薄层SiO2缓冲层淀积氮化硅刻掉场区的氮化硅和缓冲氧化层场区注入热氧化形成场氧化层
浅沟槽隔离（浅沟槽隔离（STI））
氮化硅
光刻胶
（a））
（b））
（c））
（d））
2、外延双阱工艺、
常规单阱CMOS工艺，阱区浓度较高，使阱内工艺，阱区浓度较高，常规单阱工艺的器件有较大的衬偏系数和源、漏区结电容的器件有较大的衬偏系数和源、漏区pn结电容采用外延双阱工艺的好处
7、铜互连、
铜比铝的电阻率低40％左右。铜比铝的电阻率低40％左右。用铜互连代替铝互连可以显 40 著减小互连线的寄生电阻从而减小互连线的RC RC延迟著减小互连线的寄生电阻从而减小互连线的RC延迟铜易于扩散到硅中，会影响器件性能；铜还会对加工设备铜易于扩散到硅中，会影响器件性能；造成污染，造成污染，因此铜互连不能用常规的淀积和干法刻蚀方法形成铜互连技术特点：铜互连技术特点： –显著减小互连线的寄生电阻显著减小互连线的寄生电阻 –与低k介质材料结合减小寄生电容，提高电路性能与低k介质材料结合减小寄生电容，与低 –需要特殊的工艺技术：“镶嵌”（大马士革）技术和需要特殊的工艺技术：镶嵌” 大马士革）需要特殊的工艺技术化学机械抛光技术
6、形成金属互连线
Vout Vdd
在整个硅片上淀积氧化层通过光刻在氧化层上开出引线孔在整个硅片上淀积金属层，如铝在整个硅片上淀积金属层，光刻形成需要的金属互连线图形
VDD GND V in
Vout
VDD SS
ቤተ መጻሕፍቲ ባይዱ
n阱CMOS 阱剖面结构
P+ n + n+ P+ P+ n+ n阱 p 型硅硅硅
4、n＋、p＋两种硅栅＋、p
电路中希望NMOS和PMOS的性能对称，这样有的性能对称，在CMOS电路中希望电路中希望和的性能对称利于获得最佳电路性能使NMOS和PMOS性能对称很重要的一点是使它们的阈值性能对称很重要的一点是使它们的阈值和性能对称很重要的一点是使它们的电压绝对值基本相同在同样条件下，如果NMOS和PMOS都选用硅栅，则在同样条件下，如果和都选用n+硅栅，都选用硅栅 PMOS的负阈值电压绝对值要比的负阈值电压绝对值要比NMOS的阈值电压大很多的负阈值电压绝对值要比的阈值电压大很多 PMOS采用＋硅栅减小其阈值电压的绝对值，从而获得采用p＋硅栅减小其阈值电压的绝对值，采用采用n＋和NMOS采用＋硅栅对称的性能采用
逆向掺杂
• 逆向掺杂杂质分布 • 0.25um工艺100个 NMOS器件阈值电压统计结果 • 器件阈值分布的标准差减小