15高速CMOS数据转换器基础

高速转换器的lvds,cml,coms数字输出的分析和对比
 设计人员有各种模数转换器(ADC)可以选择，数字数据输出类型是选择过程中需要考虑的一项重要参数。

目前，高速转换器三种最常用的数字输出是互补金属氧化物半导体(CMOS)、低压差分信号(LVDS)和电流模式逻辑(CML)。

ADC中每种数字输出类型都各有优劣，设计人员应根据特定应用仔细考虑。

这些因素取决于ADC的采样速率和分辨率、输出数据速率、系统设计的电源要求，以及其他因素。

本文将讨论每种输出类型的电气规格，及其适合特定应用的具体特点。

我们将从物理实现、效率以及最适合每种类型的应用这些方面来对比这些不同类型的输出。

 CMOS数字输出驱动器
 在采样速率小于200 MSPS的ADC中，CMOS是很常见的数字输出。

典型的CMOS驱动器由两个晶体管(一个NMOS和一个PMOS)组成，连接在电源(VDD)和地之间，如图1a所示。

这种结构会导致输出反转，因此，可以采用图1b所示的背对背结构作为替代方法，避免输出反转。

输出为低阻抗时，CMOS输出驱动器的输入为高阻抗。

在驱动器的输入端，由于栅极与导电材料之间经栅极氧化层隔离，两个CMOS晶体管的栅极阻抗极高。

输入端阻抗范围可达k至M级。

在驱动器输出端，阻抗由漏电流ID控制，该电流通常较小。

此时，阻抗通常小于几百。

CMOS的电平摆幅大约在VDD和地之间，因此可能会很大，具体取决于VDD幅度。

数字逻辑电路基础知识整理1961年美国德克萨斯仪器公司（TI）率先将数字电路的元、器件和连线制作在同一硅片上，制成了集成电路，揭开了集成电路发展的序幕。

一、TTL和CMOS逻辑器件分类逻辑器件的分类方法有很多,下面以逻辑器件的功能、工艺特点和逻辑电平等方法来进行简单描述。

1.1 TTL和CMOS器件的功能分类按功能进行划分,逻辑器件可以大概分为以下几类： 门电路和反相器、选择器、译码器、计数器、寄存器、触发器、锁存器、缓冲驱动器、收发器、总线开关、背板驱动器等。

1：门电路和反相器逻辑门主要有与门74X08、与非门74X0 0、或门74X32、或非门74X02、异或门74X86、反相器74X04等。

2：选择器 选择器主要有2-1、4-1、8-1选择器74X157、74X153、74X151等。

3： 编/译码器编/译码器主要有2/4、3/8和4/16译码器74X139、 74X138、74X154等。

4：计数器计数器主要有同步计数器74 X161和异步计数器74X393等。

5：寄存器寄存器主要有串-并移位寄存器74X164和并-串寄存器74X165等。

6：触发器触发器主要有J-K触发器、带三态的D触发器74X374、不带三态的D触发器74X74、施密特触发器等。

7：锁存器锁存器主要有D型锁存器74X373、寻址锁存器74X25 9等。

8：缓冲驱动器缓冲驱动器主要有带反向的缓冲驱动器74X24 0和不带反向的缓冲驱动器74X244等。

9：收发器收发器主要有寄存器收发器74X543、通用收发器74X245、总线收发器等。

10：总线开关 < br />总线开关主要包括总线交换和通用总线器件等。

11：背板驱动器背板驱动器主要包括TTL或LVTTL电平与GTL/GTL+（GTLP）或BTL之间的电平转换器件。

12：包含特殊功能的逻辑器件A．总线保持功能（Bus hold）由内部反馈电路保持输入端最后的确定状态,防止因输入端浮空的不确定而导致器件振荡自激损坏;输入端无需外接上拉或下拉电阻,节省PCB空间,降低了器件成本开销和功耗。

采样保持电路（S/H） 子ＡＤ电路 ＭＤＡＣ电路（乘法数模转换器） 误差校正电路 基准源 时钟电路 数字编码电路
39
采样保持电路
采样保持电路
40
采样开关
41
三种机制产生误差 1、沟道电荷注入 2、时钟馈通 3、KT/C噪声
42
沟道电荷注入
43
时钟馈通
44
KT/C噪声
45
误差的消除
以上误差的存在，对于高速高精度 Pipeline ADC 来说是很 不利的，因此需要采取一定措施来减小。
2n
对输入信号进行采样，并把输入信号与相对应的参 考电压相比较，后将比较结果输入到优先编码的编 码电路进行编码，最终输出N位的二进制编码。
25
Flash A/D转换器结构图
全并行A/D转换器结构图
ቤተ መጻሕፍቲ ባይዱ
3bit FlashADC 的基本框架
26
Flash ADC优缺点
全并行结构的ADC实现一次转换只需要整个电路 比较一次,所以其转换速率非常快。
数字校正 运用算法逻辑等后台处理技 术来消除电路对温度及误差 匹配等方面所产生的影响
缺点
模拟校正 采用电容误差平均技术
需要一个额外的始终周期， 这样便降低了电路速度。
6
高转换速度
A/D转换电路的速度主要是受运放建立时间和比 较器响应速度的影响。因此必须优化单级电路的建 立特性，提高运放的增益可以保证系统精度的同时 确保运放的大宽带、提高运放的压摆率设计、压摆 区和线性建立区的合理分割等。目前国际上已经产 品化的 ADC 采样速率最高可以达到 2.2GSPs （Maxiam公司的 MAX109）
4
发展方向
在未来,模数转换芯片的主要发展方向是 1、高分辨率 2、高转换速度 3、低功耗 4、单电源低电压 5、单片化

二~二
注释， A、为了使时钟馈通为最小，当 CS为高电平时加在SCLK端的输入时钟应当呈现低电平. B 、数据输入来自先前转换周期. C、第 16个 SCLK下降沿 图 1 时序图
= = 98-4-22 :: 10:08 P&S武汉力源电子股份有限公司
10-6
吨 ， 晶
AU 典
型
特
性 刽
曲
线
FH i 黠ii斗 俑
IIIN 1YP MAX UNIT 4.5 5 5.5 v
1 回 250 恤
230 捕。 M
2.3.7 模拟输出动态性能
R民RAMETER
国gn皿-..，..，01回+ dlstorUon, S/(N+D)
TEST 自由刷 DπIONB
W窗户 1 Vocat 1 kHz + 2.048 Vdc,
由蛐e= 咽啊'恻唱， S咽 No阳 8
帽
g"
申 吉
但
%
1/
E a
/
量 崎
' e e 9
J
"•• v / v
4
/
2
￠ MMMMMMM"'Mtz
v VO-OUtPUt PuIdown V.蝴匈..
图2 输出吸收电流与输出下拉电压的关系 280
;8339 刽←回E回Vg-gsrv蝴V
...
v ν， 伊'
vv
唱
v
:ær咱
1/
/ 一
-. U '-1 <<C.2 C 3.1且IU 3.2 3 胁。嘟ut Pl巅lPlMI幅画..V
电源电压 (Voo至AGND)