第三章集成门电路与触发器习题解答

数字逻辑课程作业_A一、单选题。

1.(4分)如图x1-229（D）。

A. (A)B. (B)C. (C)D. (D)知识点：第五章解析第五章译码器2.(4分)如图x1-82（C）。

A. (A)B. (B)C. (C)D. (D)知识点：第二章解析第二章其他复合逻辑运算及描述3.(4分)N个触发器可以构成最大计数长度（进制数）为（D）的计数器。

A. NB. 2NC. N2次方D. 2N次方知识点：第九章解析第九章计数器4.(4分)n个触发器构成的扭环型计数器中，无效状态有（D）个。

A. A． nB.C. C．2n－1D. D．2n-2n知识点：第九章解析第九章集成计数器5.(4分)如图x1-293（A）。

A. (A)B. (B)C. (C)D. (D)知识点：第十一章解析第十一章数字系统概述6.(4分)如图x1-317（D）。

A. (A)B. (B)C. (C)D. (D)知识点：第二章解析第二章其他复合逻辑运算及描述7.(4分)EPROM是指（C）。

A. A、随机读写存储器B. B、只读存储器C. C、光可擦除电可编程只读存储器D. D、电可擦可编程只读存储器知识点：第十章解析第十章只读存储器8.(4分)如图x1-407（B）。

A. (A)B. (B)C. (C)D. (D)知识点：第十一章解析第十一章数字系统概述9.(4分)为实现将JK触发器转换为D触发器，应使（A）。

A. J=D,K=D非B. B. K=D,J=D非C. =K=DD. =K=D非知识点：第六章解析第六章各种触发器的比较10.(4分)一位8421BCD码计数器至少需要（B）个触发器。

A. 3B.C.D.知识点：第九章解析第九章计数器11.(4分)为把50Hz的正弦波变成周期性矩形波，应当选用（A）。

A. A、施密特触发器B. B、单稳态电路C. C、多谐振荡器D. D、译码器知识点：第六章解析第六章集成触发器12.(4分)下列描述不正确的是（A）。

教材：数字电子技术基础（“十五”国家级规划教材） 杨志忠 卫桦林 郭顺华 编著高等教育出版社2009年7月第2版； 2010年1月 北京 第2次印刷；第三章 集成逻辑门电路练习题P112【题3.1】在图P3.1所示的电路中，发光二极管正常发光的电流范围是8mA ≤I D ≤12mA ，正向压降为2V ，TTL 与非门输出高电平U OH =3V ，输出高电平电流I OH =-300uA ，输出低电平U OL =0.3V ，输出低电平电流I OL =20mA 。

分别求出图P3.1（a ）和（b ）中电阻RL1和RL2的取值范围。

解题思路：选择限流电阻R 的原则是既保证发光二极管正常工作又要保证门的输出电流不超载。

解：（a ）、电路采用输出低电平驱动发光管；此时流过发光管的电流1CC D OL D L V V V I R −−=；根据发光管的工作条件：8mA ≤I D ≤12mA （最大电流小于门的最大输出电流I OL =20mA ），所以可以得到：1225337.5L R Ω≤≤Ω，门电路输出高电平时发光管熄灭电流为零。

（b ）、电路采用输出高电平驱动发光管；此时流过发光管的电流2CC D D OH L V V I I R −=+；根据发光管的工作条件：8mA ≤I D ≤12mA ，所以可以得到：2256.4389.6L R Ω≤≤Ω，同时门电路输出低电平时，门的最大灌入电流要小于I OL =20mA ，由此得到2 4.723520CC OL L OL V V V R I mA−≥==Ω，所以综上所述限流电阻应该为：2256.4389.6L R Ω≤≤Ω。

【3.2】、在图P3.2（a ）~（g ）所示的TTL 门电路中，已知开门电阻R ON =3K Ω，关门电阻R OFF =0.8K 。

试判断哪些门电路能正常工作？哪些门电路不能正常工作？并且写出能正常工作电路的输出逻辑函数表达式。

解题思路：了解各类门电路的逻辑功能，明白TTL 门的开门电阻R ON ≥3K Ω时相当于在输入端得到高电平“1”，关门电阻R OFF ≤0.8K Ω时相当于在输入端得到低电平“0”。

第一部分考试试题第0章绪论1.什么叫半导体集成电路？2.按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写？3.按照器件类型分，半导体集成电路分为哪几类？4.按电路功能或信号类型分，半导体集成电路分为哪几类？5.什么是特征尺寸？它对集成电路工艺有何影响？6.名词解释：集成度、wafer size、die size、摩尔定律？第1章集成电路的基本制造工艺1.四层三结的结构的双极型晶体管中隐埋层的作用？2.在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响？。

3.简单叙述一下pn结隔离的NPN晶体管的光刻步骤？4.简述硅栅p阱CMOS的光刻步骤？5.以p阱CMOS工艺为基础的BiCMOS的有哪些不足？6.以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法。

7. 请画出NPN晶体管的版图，并且标注各层掺杂区域类型。

8.请画出CMOS反相器的版图，并标注各层掺杂类型和输入输出端子。

第2章集成电路中的晶体管及其寄生效应1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？。

2.什么是集成双极晶体管的无源寄生效应？3. 什么是MOS晶体管的有源寄生效应？4. 什么是MOS晶体管的闩锁效应，其对晶体管有什么影响?5. 消除“Latch-up”效应的方法？6.如何解决MOS器件的场区寄生MOSFET效应？7. 如何解决MOS器件中的寄生双极晶体管效应？第3章集成电路中的无源元件1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？2.集成电路中常用的电容有哪些。

3. 为什么基区薄层电阻需要修正。

4. 为什么新的工艺中要用铜布线取代铝布线。

5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。

第4章TTL电路1.名词解释电压传输特性开门/关门电平逻辑摆幅过渡区宽度输入短路电流输入漏电流静态功耗瞬态延迟时间瞬态存储时间瞬态上升时间瞬态下降时间瞬时导通时间2. 分析四管标准TTL与非门（稳态时）各管的工作状态？3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。

第1单元能力训练检测题（共100分，120分钟）一、填空题：（每空0.5分，共20分）1、由二值变量所构成的因果关系称为逻辑关系。

能够反映和处理逻辑关系的数学工具称为逻辑代数。

2、在正逻辑的约定下，“1”表示高电平，“0”表示低电平。

3、数字电路中，输入信号和输出信号之间的关系是逻辑关系，所以数字电路也称为逻辑电路。

在逻辑关系中，最基本的关系是与逻辑、或逻辑和非逻辑。

4、用来表示各种计数制数码个数的数称为基数，同一数码在不同数位所代表的权不同。

十进制计数各位的基数是10，位权是10的幂。

5、8421 BCD码和2421码是有权码；余3码和格雷码是无权码。

6、进位计数制是表示数值大小的各种方法的统称。

一般都是按照进位方式来实现计数的，简称为数制。

任意进制数转换为十进制数时，均采用按位权展开求和的方法。

7、十进制整数转换成二进制时采用除2取余法；十进制小数转换成二进制时采用乘2取整法。

8、十进制数转换为八进制和十六进制时，应先转换成二进制，然后再根据转换的二进数，按照三个数码一组转换成八进制；按四个数码一组转换成十六进制。

9、逻辑代数的基本定律有交换律、结合律、分配律、反演律和非非律。

10、最简与或表达式是指在表达式中与项中的变量最少，且或项也最少。

13、卡诺图是将代表最小项的小方格按相邻原则排列而构成的方块图。

卡诺图的画图规则：任意两个几何位置相邻的最小项之间，只允许一位变量的取值不同。

14、在化简的过程中，约束项可以根据需要看作1或0。

二、判断正误题（每小题1分，共10分）1、奇偶校验码是最基本的检错码，用来使用PCM方法传送讯号时避免出错。

（对）2、异或函数与同或函数在逻辑上互为反函数。

（对）3、8421BCD码、2421BCD码和余3码都属于有权码。

（错）4、二进制计数中各位的基是2，不同数位的权是2的幂。

（对）3、每个最小项都是各变量相“与”构成的，即n个变量的最小项含有n个因子。

（对）4、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。

集成电路设计复习题绪论1．画出集成电路设计与制造的主要流程框架。

2．集成电路分类情况如何？集成电路设计1．层次化、结构化设计概念，集成电路设计域和设计层次2．什么是集成电路设计？集成电路设计流程。

（三个设计步骤：系统功能设计逻辑和电路设计版图设计）3．模拟电路和数字电路设计各自的特点和流程4．版图验证和检查包括哪些内容？如何实现？5．版图设计规则的概念，主要内容以及表示方法。

为什么需要指定版图设计规则？6．集成电路设计方法分类？（全定制、半定制、PLD）7．标准单元/门阵列的概念，优点/缺点，设计流程8．PLD设计方法的特点，FPGA/CPLD的概念9．试述门阵列和标准单元设计方法的概念和它们之间的异同点。

10．标准单元库中的单元的主要描述形式有哪些？分别在IC设计的什么阶段应用？11．集成电路的可测性设计是指什么？Soc设计复习题1.什么是SoC？2.SoC设计的发展趋势及面临的挑战？3.SoC设计的特点?4.SoC设计与传统的ASIC设计最大的不同是什么？5.什么是软硬件协同设计？6.常用的可测性设计方法有哪些？7. IP的基本概念和IP分类8.什么是可综合RTL代码?9.么是同步电路，什么是异步电路，各有什么特点？10.逻辑综合的概念。

11.什么是触发器的建立时间（Setup Time），试画图进行说明。

12.什么是触发器的保持时间（Hold Time），试画图进行说明。

13. 什么是验证，什么是测试，两者有何区别？14.试画图简要说明扫描测试原理。

绪论1、 画出集成电路设计与制造的主要流程框架。

2、集成电路分类情况如何？集成电路设计1． 层次化、结构化设计概念，集成电路设计域和设计层次分层分级设计和模块化设计．将一个复杂的集成电路系统的设计问题分解为复杂性较低的设计级别，⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎩⎨⎧⎩⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎨⎧⎩⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎩⎨⎧⎪⎩⎪⎨⎧按应用领域分类数字模拟混合电路非线性电路线性电路模拟电路时序逻辑电路组合逻辑电路数字电路按功能分类GSI ULSI VLSI LSI MSI SSI 按规模分类薄膜混合集成电路厚膜混合集成电路混合集成电路B iCMOS B iMOS 型B iMOS CMOS NMOS PMOS 型MOS双极型单片集成电路按结构分类集成电路这个级别可以再分解到复杂性更低的设计级别；这样的分解一直继续到使最终的设计级别的复杂性足够低，也就是说，能相当容易地由这一级设计出的单元逐级组织起复杂的系统。

模块八检测题答案(一) 填空题：1．触发器的逻辑功能通常可用、、和等多种方法进行描述。

（功能真值表，逻辑函数式，状态转换图，时序波形图）2．组合逻辑电路的基本单元是，时序逻辑电路的基本单元是。

（门电路，触发器）3．触发器具有“空翻”现象，且属于触发方式的触发器；为抑制“空翻”，人们研制出了触发方式的JK触发器和D触发器。

（钟控RS，电平，边沿）4．JK触发器具有、、和四种功能。

欲使JK触发器实现n+1的功能，则输入端J应接，K应接。

n QQ=（置0 ，置1 ，保持，翻转，1 ，1 ）5．同步RS触发器的状态变化是在时钟脉冲期间发生的，主从RS 触发器的状态转变是在时钟脉冲发生的。

（CP=1, 下降沿)6．时序逻辑电路按各位触发器接受信号的不同，可分为步时序逻辑电路和步时序逻辑电路两大类。

在步时序逻辑电路中，各位触发器无统一的信号，输出状态的变化通常不是发生的。

(时钟脉冲控制,同,异,异,时钟脉冲控制,同一时刻)7．分析时序逻辑电路时，首先要根据已知逻辑的电路图分别写出相应的方程、方程和方程，若所分析电路属于步时序逻辑电路，则还要写出各位触发器的方程。

(驱动,输出,次态,异,时钟脉冲)8．寄存器可分为寄存器和寄存器，集成74LS194属于移位寄存器。

用四位移位寄存器构成环行计数器时，有效状态共有个；若构成扭环计数器时，其有效状态是个。

(数码，移位，双向，4 ，8 ）9．74LS194是典型的四位型集成双向移位寄存器芯片，具有、并行输入、和等功能。

（TTL，左移和右移，保持数据，清除数据）10．逻辑图输入端子有圆圈的表示触发，输出端子有圆圈的表示；不带三角符号的表示方式，带三角符号的表示方式；带三角符号及圆圈的表示触发，有三角符号不带圆圈的表示触发。

（低电平，“非”，电位触发，边沿触发方式，下降沿，上升沿）（二）判断题（错）1．基本的RS触发器具有“空翻”现象。

（错）2．钟控的RS触发器的约束条件是：R＋S=0。

第一章逻辑门电路§1-1 基本门电路一、填空题1.与逻辑；Y=A·B2.或逻辑；Y=A+B3.非逻辑；Y=4.与；或；非二、选择题1. A2. C3. D三、综合题1.2.真值表逻辑函数式Y=ABC§1-2 复合门电路一、填空题1.输入逻辑变量的各种可能取值；相应的函数值排列在一起2.两输入信号在它们；异或门电路3.并；外接电阻R；线与；线与；电平4.高电平；低电平；高阻态二、选择题1. C2. B3. C4. D5. B三、综合题1.2.真值表逻辑表达式Y1=ABY2=Y3==A+B 逻辑符号3.第二章组合逻辑电路§2-1 组合逻辑电路的分析和设计一、填空题1.代数；卡诺图2.n；n；原变量；反变量；一；一3.与或式；1；04.组合逻辑电路；组合电路；时序逻辑电路；时序电路5.该时刻的输入信号；先前的状态二、选择题1. D2. C3. C4. A5. A三、判断题1. ×2. √3. √4. √5. ×6. √四、综合题1.略2.（1）Y=A+B（2）Y=A B+A B(3) Y=ABC+A+B+C+D=A+B+C+D3. (1) Y=A B C+A B C+ A B C + ABC=A C+AC(2) Y=A CD+A B D+AB D+AC D(3) Y=C+A B+ A B4. （a）逻辑函数式Y= Y=AB+A B真值表逻辑功能：相同出1，不同出0 （b）逻辑函数式Y=AB+BC+AC真值表逻辑功能：三人表决器5.状态表逻辑功能：相同出1，不同出0逻辑图1. 6.Y=A ABC+B ABC+C ABC判不一致电路，输入不同，输出为1,；输入相同，输出为0。

§2-2 加法器一、填空题1.加数与被加数；低位产生的进位2.加数与被加数；低位产生的进位3.加法运算二、选择题1. A2. C三、综合题1.略2.略3.§2-3 编码器与比较器一、填空题1. 编码2. 101011；010000113. 十；二；八；十六4. 0；1；逢二进一；10；逢十进一5. 二进制编码器；二—十进制编码器6. 两个数大小或相等7. 高位二、选择题1. A2. B3. C4. B三、综合题1.略2.（1）10111；00100011（2）00011001；19（3）583. （1）三位二进制（2）1,1,0（3）1,1,14.§2-4 译码器与显示器一、填空题1. 编码器；特定含意的二进制代码按其原意；输出信号；电位；解码器2. 二进制译码器；二—十进制译码器；显示译码器3. LED数字显示器；液晶显示器；荧光数码管显示器4. 1.5～3；10mA/段左右5. 共阴极显示译码器；共阳极显示译码器；液晶显示译码器二、选择题1. A；D2. A三、判断题1.√2.×3.×4.√5.√四、综合题七段显示译码器真值表f=D C B A +D C B A +D C B A+D CB A +D C B A +D C B A =D+B A +C A +C B =DB AC AC B§2-5 数据选择器与分配器一、填空题1.多路调制器；一只单刀多掷选择开关；地址输入；数字信息；输出端2.从四路数据中，选择一路进行传输的数据选择器3.地址选择；输出端二、选择题1. D2. A；C三、判断题1. √2. ×四、综合题1.略2. Y=A B D0+A BD1+A B D2+ABD3第三章触发器§3-1 基本RS触发器与同步RS触发器一、填空题1.两个；已转换的稳定状态2.R S+RSQ n;R+S=13. R S Q n+ R S;RS=04.置0；置15.相同；低电平；高电平6.时钟信号CP7.D触发器8.空翻二、选择题1.D2.B3.A4.B5.B6.D三、判断题1. ×2. ×3. √4. ×5. ×6. ×四、综合题1.略2.3.4.5.略§3-2主从触发器与边沿触发器一、填空题1.空翻2.置0、置1、保持、翻转3.Ｄ、J Q n+K Q n4.保持、置1、清0、翻转5.电平、主从6.一次变化7.边沿触发器8.不同、做成9.置0、置1、时钟脉冲二、选择题1.A2.A3.D4.B5.A6.C7.D8.B9.A10.D三、判断题1. √2. ×3. ×4. ×5. √6. ×7. √8. √四、综合题1.2.3.4.略5.略6.§3-3触发器的分类与转换一、填空题1.T、T'2. T Q n+ T Q n、Q n3.1、04. Q n、Q n5. 16. T'7. T8. T'二、选择题1.D2.D3.D4.B5.B三、判断题1. ×2. ×3. ×4. ×四、分析解答题1.2.3.略4.略5.略第四章时序逻辑电路§4-1 寄存器一、填空题1.输入信号；锁存信号2.接收；暂存；传递；数码；移位二、选择题1. C2. B；A三、判断题1. √2. ×3. √四、综合题1.JK触发器构成D触发器，即Q n+1= D。

《半导体集成电路》考试题目及参考答案(DOC)1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？2.集成电路中常用的电容有哪些。

3. 为什么基区薄层电阻需要修正。

4. 为什么新的工艺中要用铜布线取代铝布线。

5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。

第4章TTL电路1.名词解释电压传输特性开门/关门电平逻辑摆幅过渡区宽度输入短路电流输入漏电流静态功耗瞬态延迟时间瞬态存储时间瞬态上升时间瞬态下降时间瞬时导通时间2. 分析四管标准TTL与非门（稳态时）各管的工作状态？3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。

4. 两管与非门有哪些缺点，四管及五管与非门的结构相对于两管与非门在那些地方做了改善，并分析改善部分是如何工作的。

四管和五管与非门对静态和动态有那些方面的改进。

5. 相对于五管与非门六管与非门的结构在那些部分作了改善，分析改进部分是如何工作的。

6. 画出四管和六管单元与非门传输特性曲线。

并说明为什么有源泄放回路改善了传输特性的矩形性。

7. 四管与非门中，如果高电平过低，低电平过高，分析其原因，如与改善方法，请说出你的想法。

8. 为什么TTL与非门不能直接并联？9. OC门在结构上作了什么改进，它为什么不会出现TTL与非门并联的问题。

第5章MOS反相器1. 请给出NMOS晶体管的阈值电压公式，并解释各项的物理含义及其对阈值大小的影响（即各项在不同情况下是提高阈值还是降低阈值）。

2. 什么是器件的亚阈值特性，对器件有什么影响？3. MOS晶体管的短沟道效应是指什么，其对晶体管有什么影响？4. 请以PMOS晶体管为例解释什么是衬偏效应，并解释其对PMOS晶体管阈值电压和漏源电流的影响。

5. 什么是沟道长度调制效应，对器件有什么影响？6. 为什么MOS晶体管会存在饱和区和非饱和区之分（不考虑沟道调制效应）？7.请画出晶体管的D DS特性曲线，指出饱和区和I V非饱和区的工作条件及各自的电流方程（忽略沟道长度调制效应和短沟道效应）。

第一章数制和码制2.(单选题) 与二进制数等值的十进制数为（）。

A. 9.21B. 9.3125C. 9.05D. 9.5参考答案：B3.(单选题) 与二进制数等值的十六进制数为（）。

A. B0.C3B. C. 2C.C3D. 参考答案：D参考答案：B5.(单选题) 与二进制数等值的十进制数为（）。

A. 6.11B. 6.21C. 6.625D. 6.5参考答案：C6.(单选题) 与二进制数等值的八进制数为（）。

A. 6.44B. 6.41C. 3.44D. 3.41参考答案：A13.(单选题) 的原码、反码、补码分别是（）。

A．11011、00100、00101 B．11011、10100、10101C．01011、00100、00101 D．01011、10100、10101参考答案：B第二章逻辑代数基础1.(单选题) 将函数式化成最小项之和的形式为（）。

参考答案：D2.(单选题) 函数的反函数为（）。

参考答案：B3.(单选题) 将函数式化成最小项之和的形式为（）。

参考答案：A4.(单选题) 函数的反函数为（）。

参考答案：B5.(单选题) 已知函数的卡诺图如图2-1所示, 则其最简与或表达式为（）。

参考答案：A6.(单选题) 某电路当输入端A或B任意一个为高电平时，输出Y为高电平，当A和B均为低电平时输出为低电平，则输出Y与输入A、B之间的逻辑关系为Y＝（）。

参考答案：B7.(单选题) 全体最小项之和为（）。

参考答案：C8.(单选题) 以下与逻辑表达式相等的式子是（）。

参考答案：D9.(单选题) 和与非-与非逻辑表达式相等的式子是（）。

参考答案：C11.(单选题) 某电路当输入端A或B任意一个为低电平时，输出Y为低电平，当A和B均为高电平时输出为高电平，则输出Y与输入A、B之间的逻辑关系为Y＝（）。

参考答案：A12.(单选题) 任何两个最小项的乘积为（）。

参考答案：A13.(单选题) 以下与逻辑表达式相等的式子是（）。

第一、二章数制转换及逻辑代数一、完成下列数制转换（11001）2=（）10；（6AB）16=（）10（46BE.A）16=（）2=（）10（32）10=（）2；（110101.01）2=（）10 （132.6）10=（）8421BCD；（32.6）10=（）余3码二、试分别用反演规则和对偶规则写出下列逻辑函数的反函数式和对偶式。

1、Y=+CD2、Y= C3、Y= D4、Y= A B5、Y=A+6、Y=ABC+三、用公式法化简为最简与或式:1、Y=C+ A2、Y=C+BC+A C+ABC3、Y=(A+B)4、Y=A(C+D)+D+5、C BY+++A=BBCAB四、证明利用公式法证明下列等式1、++BC+=+ BC2、AB+BCD+C+C=AB+C3、A+BD+CBE+A+D4、AB++ A+B=)5、AB(C+D)+D+(A+B)(+)=A+B+D五、用卡诺图化简函数为最简与-或表达式1、Y（A，B，C，D）=B+C++AD2、Y（A，B，C，D）=C+AD+（B+C）+A+3、Y（A，B，C，D）=4、Y（A，B，C，D）=5、Y（A，B，C，D）=+(5,6,7,13,14,15)6、Y（A，B，C，D）=+(6,14)7、Y（A，B，C，D）=+(3,4,13)8、∑∑，，，，，，，DAYBCm，d，(，2(511+=))30(131),964六、1、逻辑函数的表达方法有：逻辑函数表达式，逻辑图，_____，_____。

2、数字电路可进行_____运算，_____运算，还能用于_____。

3、若用二进制代码对48个字符进行编码，则至少需要位二进制数。

4、要用n位二进制数为N个对象编码，必须满足。

5、逻辑函数进行异或运算时，若“1”的个数为偶数个，“0”的个数为任意个，则运算结果必为。

七、选择题1. 在N进制中，字符N的取值范围为：（）A．0 ~ N B．1 ~ N C．1 ~ N -1 D．0 ~ N-12. 下列数中，最大的数是（）。