当前位置：文档之家 › 数字时钟的VHDL设计

数字时钟的VHDL设计

  • 格式：doc
  • 大小：78.00 KB
  • 文档页数：10

数字系统设计与硬件描述语言期末考试作业题目：数字时钟的VHＤL设计学院:信息学院专业：物联网工程学号:30112０４2８6姓名：赵洋2013-11-06一、选题设计描述1.功能介绍设计一台能显示时、分、秒的数字钟。

由时钟信号经分频产生秒脉冲；计时计数器用24进制计时电路；可手动校时，能分别进行时、分的校正;具有整点报时功能。

2.算法简介设计原理图１数字钟的系统框图该系统由振荡器、分频器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。

振荡器和分频器产生整个系统的时基信号,它直接决定计时系统的精度。

“秒计数器”采用六十进制计数器,每累计60秒向“分计数器”进位；“分计数器”采用六十进制计数器，每累计60分向“时计数器”进位;“时计数器”采用二十四进制计数器,按照“２４翻1”规律计数。

“时、分、秒”计数器的输出经译码器送显示器显示。

校时电路用来当计时出现误差时对“时、分、秒”进行校对调整。

设计过程1．设计思路时钟脉冲信号作为数字钟的时间基准,再经分频器输出标准秒脉冲。

秒计数器计满60后向分计数器进位，分计数器计满60后向小时计数器进位，小时计数器是计满2４后，系统自动复位重新开始计数。

计数器的输出经译码电路后送到显示器显示。

可以用校时电路进行校时。

2.数字钟的设计方案数字钟的设计包括编码模块、分频模块、秒计时模块、分计时模块、小时计时模块和报时模块。

该数字钟可以实现3个功能：计时功能、报时功能和设置时间功能。

2．1. 编码模块编码模块主要是对时（sethoｕr)、分(ｓeｔmin）、秒（setsec)的设置输入。

2.2. 分频模块在数字钟的设计中,外部输入时钟信号clk1的频率为８hｚ，其分频后的频率为clk,使其分频结果为１ｈz，用来提供给秒计时模块、分计时模块、小时计时模块。

2.3. 秒计时模块将“秒计时脉冲”clk接信号源单元的1HZ脉冲信号,此时秒显示将从0０计时到５9,然后回到00,重新计时。

在秒位进行计时的过程中。

秒计时器是由一个６0进制的计数器构成的,具有置数和计数功能。

其中ｒｓt为置数信号，当rst为1时，秒计时器置数。

ｃｌk为驱动秒计时器的时钟，sec１、sec０为秒计时器的高位和低位输出。

2.４．分计时模块分计时电路:将“分计时脉冲”cｌｋ接信号源单元的1HZ脉冲信号，此时分显示将从0０计时到５9，然后回到0０,重新计时。

在分位进行计时的过程中。

分计时器是由一个60进制的计数器构成的,具有置数和计数功能。

其中rst为置数信号，当rsｔ为1时，分计时器置数。

ｍiｎ1、min0为分计时器的高位和低位输出。

２.5．小时计时模块将“小时计时脉冲”clk接信号源单元的1ＨZ脉冲信号，此时小时显示将从00计时到24，然后回到０0,重新计时。

时计时器是由一个2４进制的计数器构成的，具有置数和计数功能。

其中的rst为置数信号，当ｒst为1时,时计时器置数。

hｒ1、hr0为时计时器的高位和低位输出。

3.２.6，报时模块当分位到59时，秒位计到51秒、53秒、55秒、５7秒、５9秒时报时一次，而后小时位加1。

二、程序源代码及说明源程序数字钟整体程序整个程序分为五个部分,分别为分频部分、校时部分、秒部分、分部分、小时部分。

VＨDL程序如下:library ＩEEE;use IEＥE．STD_ＬOＧIC＿1164.AＬL;ｕsｅ IＥEE.ＳTD_LＯＧＩC_ARITＨ.AＬＬ；use IEEE．STD＿LOGIC＿ＵＮＳIGNED.ALL;eｎtity cloｃk_２４ isPoｒt (cｌｋ1 : iｎ STD_ＬOGＩC;--时钟ﻩrstﻩ：ｉn STD_LＯGIC；－－复位,高有效ﻩｓｅthr : in SＴD_ＬOＧIC;－-小时设置,增加1ﻩﻩsetmｉｎ: in STＤ_LOGＩC;--分钟设置setsecﻩ：in SＴD_LOGIＣ;-－秒设置ﻩhr0 ﻩ: oｕt STD_LOGIC_ＶECTOＲ(3 downtｏ 0);--小时个位ｈr1 : ouｔＳTD＿LＯＧIＣ_VECＴOＲ（３ downｔo ０);－－小时十位mｉｎ0 : ouｔSTD＿LOGIC＿ＶＥCTＯR(3 downto 0）；-－分钟个位miｎ１ﻩ: ｏut STＤ＿LOGＩC_VＥCTOR（3 downｔｏ 0)；--分钟十位ﻩsec0 : out SＴD_LＯＧＩＣ_VＥCTOR(３ｄownｔｏ 0);－－秒个位ｓec１: ouｔSTD＿LOＧIC_VECTOR(3 dｏwnto ０);--秒十位ﻩspeakﻩ: ouｔ SＴD_LOGIC--报时输出)；end ｃlｏck_２4;aｒcｈitｅｃturｅｒｔｌｏf clock＿24 issignａl ｃo＿ｓec0: STD_LOＧIC;--秒个位计数溢出标示signal ｃo_sｅc１: STＤ_LOGIC;signａl co_min0: STD_LOＧIC;siｇnal co_ｍin1： STD_LＯGＩC;ｓignal cｏ_hr0: ＳTD_LＯGＩC;siｇnaｌ cnｔ_sｅc0: ＳＴD_ＬＯGIＣ_ＶECTOＲ(3 ｄownｔo 0);-－秒个位计数器sｉgnａl cnt_seｃ１: STＤ_LOGIC＿ＶEＣＴOR(3 doｗnｔo 0）;sigｎａl cnｔ_mｉn0: STＤ_ＬOGIC＿ＶECＴOR(3 dｏｗntｏ 0）；sigｎaｌcnｔ_ｍiｎ１: STＤ＿LＯGIＣ_VＥCTＯR(3 downto 0);signal ｃnt＿hr0： STD_LOGIC_VＥＣTOR(３ doｗnto 0）;ｓigｎal cnｔ_hr１: STＤ_LOGIＣ_VＥCTＯR（3 doｗnｔo 0);siｇｎal ｓtａte_ｈｏur：ＳTD_LOGIＣ_ＶECTOR(１ downtｏ 0);--小时个位当前状态,当state_ｈour="00","01"时,cnt_ｈr0计数从0到9,当stａｔe_hｏuｒ＝"10"时,ｃnt_hr0计算从0到３.beginｃouｎter＿ｓｅｃonｄ0:--秒个位计数器ｐroｃess(clk1，rｓｔ,setsec）beｇinﻩif(ｒst＝＇１＇）then－-异步复位ﻩcnt_ｓｅc0<="０00０";ｅlsif(cｌｋ1'evenｔaｎd clk1=＇1')then--如果秒计数脉冲上升沿到来ﻩif(setsec=＇１')thｅn--如果秒设置按下,则秒计数器增加1ﻩif(ｃnt＿sｅc０>="１000") thenﻩﻩｃnｔ_sec0<=cｎｔ＿sｅｃ０-"1000"；ﻩｅlseﻩﻩﻩcnｔ_ｓec0＜=cnt＿seｃ0+"０0１０"；end if;ﻩｅlseｉｆ(cｎt_sec0=＂１０01＂)then－-如果cnt＿sec０计数到9,则将cnｔ_sec0=0;ﻩﻩﻩﻩcnt_ｓec0<＝"000０";ﻩelse--否则将ｃnt＿sec0增加１;ﻩﻩﻩcnt＿sec0<=cnt＿sｅｃ0+"00０1";－-否则计数器加1ﻩend if;ﻩﻩend if;ﻩﻩｉf（cnt_sec０=＂1000＂) ｔhen-－产生进位标志ﻩｃｏ_seｃ0<='1';ﻩeｌsｅﻩﻩco_ｓec0<＝＇０';ﻩｅnd iｆ;end if;end process ｃouｎter_sｅcond0;ｃountｅｒ_sｅcond1：--秒十位计数器pｒocess(clk1,ｒst）begiｎiｆ(rst=＇1') thｅnﻩcnt_sｅc1<＝＂00０0";eｌsｉf（cｌｋ1'ｅｖenｔaｎｄｃlｋ1＝'1')theｎﻩｉf(cｏ_sec０='1')ｔhｅnﻩﻩif(cnt_ｓｅc1="０10１＂)theｎ--如果溢出则置0ﻩﻩcnt_ｓeｃ1<=＂０000";ﻩeｌseﻩcｎt_sec1<=ｃnｔ_seｃ1+"0001";--否则计数器加1ﻩend ｉf;ﻩend ｉf;ﻩif(cnt_sｅc0＝"10０0" ａnｄ cnt_sec1="０10１＂)ｔhｅn－-产生进位标志ﻩｃo_sｅc1＜='１＇;ｅlseﻩｃo_sｅc１<＝'０＇;ﻩｅnd if;ｅnｄｉｆ;end pｒoｃess cｏunteｒ_ｓecond1;cｏuｎｔeｒ_miniuｔe0:--分个位计数器proｃeｓｓ(ｃｌk1，rst,ｓetmｉｎ)begiｎｉｆ（ｒst='1'） thenﻩｃｎt_ｍiｎ０<="0000";elsｉf(ｃlk1＇eveｎt anｄ clｋ1='1')tｈenｉf（ｓetmiｎ='1')ｔhｅnﻩﻩcｎt_ｍin０<＝ｃnt_min0+"00０1＂;eｎｄ if;ﻩif (co_sec１=＇1')thｅnﻩﻩｉｆ(ｃnt_min０="１０01")ｔｈｅｎ--如果溢出则置０ﻩﻩﻩｃnt_ｍｉn０<="0０0０＂；ﻩﻩeｌsｅﻩﻩﻩﻩｃnｔ_min０＜＝cnt＿min０＋"00０1";－－否则计数器加１ﻩｅｎd if;ﻩﻩend ｉf；ﻩif(cnt_miｎ0＝"1001" anｄcnt_ｓec0＝"1000＂aｎｄcnt_seｃ1=＂０101＂)tｈen--产生进位标志ﻩco_min0<='1';eｌsｅﻩﻩﻩcｏ_miｎ0<=＇0';ﻩﻩeｎd if；ﻩend if;end process counｔer＿mｉniｕｔe０;ｃounｔeｒ_mｉniｕte1:--分十位计数器process（ｃｌk1，ｒst)begiｎﻩｉf(ｒｓt=＇1') tｈｅnﻩcnt_ｍｉn1<＝"0000＂;elsif(clk1'evｅnｔ and cｌｋ1＝'１＇)ｔheｎif(ｃo_ｍin0='1')thenﻩｉf(ｃnt_min1="0101＂）ｔhen--如果溢出则置0ﻩﻩｃnt＿min1＜="０000";ﻩelsｅﻩﻩﻩﻩcnt_mｉn1<＝cnt_min1+＂00０1";--否则计数器加１ｅnｄ iｆ;end ｉf;ﻩﻩif(cｎt_min1="0101" anｄ cｎt_miｎ0="１００1＂ａnd cnｔ_ｓｅｃ0＝"1000＂and ｃnt_sec１="0101＂)ｔhen--产生进位标志ﻩﻩｃo_ｍin1<='1';eｌseﻩｃo_mｉｎ1<＝'０';ﻩｅnｄif;ﻩｅｎｄ if；ｅnd proｃess counter_mｉniutｅ1;ｃｏｕnｔer_hoｕr０:-－小时个位计数器process(ｃｌk1,rst，sｅthｒ）beｇinﻩｉf(ｒst='1') ｔhｅnﻩcnt_hr0<=＂000０";sｔate_houｒ<＝"00";ﻩｅlsｉf(cｌk1'event and clk1='１')ｔｈeｎｉf(seｔhｒ=＇1')tｈｅnﻩcnｔ＿hｒ0<=cｎt_hr0+"０001＂;ﻩﻩｅnd if;ﻩﻩcａse sｔatｅ＿hoｕr iｓﻩﻩﻩｗhen "０0＂＝>－-如果当前是０0,cnt_hr0的计数范围从0~9ﻩﻩif (ｃｏ_mｉｎ1='1')thｅｎﻩﻩﻩif(ｃnt＿hr0＝"1001")then-－如果溢出则置０ﻩﻩｃnt_hｒ0<=＂0000";ﻩﻩﻩｓtate_ｈour＜="01＂；ﻩﻩﻩelseﻩﻩcnt_hｒ０<=ｃnt＿hｒ0+"０0０1";－-否则计数器加1ﻩﻩenｄｉf;ﻩﻩenｄ if;ﻩif(cnt_hr０="1001" ａｎd cnｔ_ｍin1="0101" ａnd cｎt_miｎ０=＂1001" and cnt_seｃ0＝"１000" and cnt_sec1＝"０１0１"）ｔheｎﻩﻩco_hr0＜='1＇;－-产生进位标志ﻩｅlseﻩﻩﻩｃo_ｈr0<＝'０';eｎd if;ﻩﻩﻩwhen "01"=>-－如果当前是01,cnt_hｒ0的计数范围从0~9ﻩﻩif (co_ｍiｎ１＝＇1')tｈenﻩﻩif(cnt_hr0="1001")then－-如果溢出则置０ﻩﻩﻩcｎt_hr0＜="0000";ﻩﻩｓｔａte_ｈour<＝＂１0＂;ﻩﻩﻩelｓeｃnt_hｒ0<＝cnt_hr０+"０００1";--否则计数器加1end iｆ;eｎd if;ﻩﻩﻩﻩﻩﻩﻩﻩif(cnt_hr0＝"10０1" and cnt_ｍin1="０101" ａｎd ｃnｔ_mｉn0="１0０1" ａｎd cnt_seｃ0="１000" and cnt_ｓec１="０101")thｅｎcｏ_hr０<='１';ﻩﻩeｌｓeﻩﻩﻩｃｏ＿hr0<='0';ﻩﻩenｄ if;ﻩﻩﻩｗｈｅn "１0"＝>--如果当前是10，cnｔ_hｒ0的计数范围从0~3 ﻩiｆ（co_mｉn1＝'１')thenﻩif(ｃnｔ_hｒ0＝"0011")tｈeｎ--如果溢出则置0ﻩﻩﻩﻩﻩcnt＿hr0＜=＂0000"；ﻩﻩﻩﻩstate_ｈour<="00";ﻩﻩﻩelseﻩﻩﻩcnｔ_hｒ0<=cnt_hｒ0+"0００１";--否则计数器加1ﻩﻩenｄ if;eｎd ｉf;ﻩif(cnt＿hr0="0０11" anｄ cｎt＿min1＝"0１01" and ｃnt_miｎ0＝"1０0１＂ and ｃnt＿ｓec０="10００" and cnt_sec１＝"01０1＂)ｔｈeｎﻩﻩﻩcｏ＿ｈr０<=＇1';－－产生进位标志ﻩﻩelｓeﻩco＿hｒ0<='０'；ﻩﻩｅnｄ if; ﻩﻩｗｈｅｎ oｔheｒｓ=>ﻩﻩstaｔｅ_ｈour＜="０0＂;ﻩﻩｅｎd casｅ；ﻩﻩend iｆ；enｄproｃeｓｓｃounter＿hｏuｒ０;couｎｔｅr_ｈｏur１:－-小时十位计数器proceｓs（ｃｌｋ1,rst)bｅginif(ｒst＝＇1'）ｔhｅnﻩcnt＿hr1＜=＂0０00＂;ｅｌsif(clｋ1'evenｔａnd clk1=＇1')thenﻩif(co＿hr0=＇１')theｎﻩﻩif（ｃnt＿ｈr1="0010＂)then--如果溢出则置0ﻩﻩﻩcnt＿hr1<="0000";ﻩﻩelseﻩﻩﻩcｎt_ｈr1<=ｃｎt＿hr1+"０001＂;ﻩenｄｉf;end if;eｎd ｉf；end process coｕｎｔer_hour1;--在*＊－59-5*的时候ｓｐeaｋ＝1,否则等于0wiｔh (cｎｔ_ｍin１="０101＂ and ｃnt＿mｉｎ０="1０0１" ａnｄ cnt_seｃ１="０101") sｅｌectspeａk<＝＇1' ｗｈen TRUE,ﻩ＇0' when othｅrｓ;--将计数器的值赋给相应的输出引脚hr０＜=ｃnt_hｒ0;hr１<＝cnt＿hr1；min0<=ｃnt_ｍin0;ｍiｎ1<=cnt_ｍiｎ1;sec0<=cnt＿sec０；sec１<＝cnt_seｃ1；ｅｎd rtl;三、仿真结果及分析整体仿真结果如下因整体不清晰,做了局部仿真截图如下由上调试过程可知，该数字钟实现了计时、重置时间和整点报时的功能。

合集下载

vhdl数字时钟设计精选全文

vhdl数字时钟设计精选全文

可编辑修改精选全文完整版数字时钟设计一、题目分析1、功能介绍1）具有时、分、秒计数显示功能，以24小时循环计时。

2）时钟计数显示时有LED灯的花样显示。

3）具有调节小时、分钟及清零的功能。

4）具有整点报时功能。

2、总体方框图3、性能指标及功能设计1）时钟计数：完成时、分、秒的正确计时并且显示所计的数字；对秒、分——60进制计数，即从0到59循环计数，时钟——24进制计数，即从0到23循环计数，并且在数码管上显示数值。

2）时间设置：手动调节分钟、小时，可以对所设计的时钟任意调时间，这样使数字钟真正具有使用功能。

我们可以通过实验板上的键7和键4进行任意的调整，因为我们用的时钟信号均是1HZ的，所以每LED灯变化一次就来一个脉冲，即计数一次。

3）清零功能：reset为复位键，低电平时实现清零功能，高电平时正常计数。

可以根据我们自己任意时间的复位。

4）蜂鸣器在整点时有报时信号产生，蜂鸣器报警。

产生“滴答.滴答”的报警声音。

5）LED灯在时钟显示时有花样显示信号产生。

即根据进位情况，LED不停的闪烁，从而产生“花样”信号。

二、选择方案1、方案选择方案一：根据总体方框图及各部分分配的功能可知，本系统可以由秒计数器、分钟计数器、小时计数器、整点报时、分的调整以及小时的调整和一个顶层文件构成。

采用自顶向下的设计方法，子模块利用VHDL语言设计，顶层文件用原理图的设计方法。

显示：小时采用24进制，而分钟均是采用6进制和10进制的组合。

方案二：根据总体方框图及各部分分配的功能可知，本系统可以由秒计数器、分钟计数器、小时计数器、整点报时、分的调整以及小时的调整和一个顶层文件构成。

采用自顶向下的设计方法，子模块利用VHDL语言设计，顶层文件用原理图的设计方法。

显示：小时采用24进制，而分钟和秒均60进制。

终上所述，考虑到试验时的简单性，故我选择了方案二。

三、细化框图根据自顶向下的方法以及各功能模块的的功能实现上述设计方案应系统细化框图：四、编写程序、仿真和分析1、秒计数器1）VHDL 语言描述程序见附录 2）秒计数器的仿真波形图3）波形分析数字时钟控制单元 时调整 分调整使能端信号 CLK 信号时显示 分显示 秒显示24进制 60进制 60进制LED 显示整点报花样显利用60进制计数器完成00到59的循环计数功能，当秒计数至59时，再来一个时钟脉冲则产生进位输出，即enmin=1；reset作为复位信号低电平有效，即高电平时正常循环计数，低电平清零。

vhdl数字电子钟的设计与实现

vhdl数字电子钟的设计与实现

基于VHDL数字电子钟的设计与实现摘要：本课程设计完成了数字电子钟的设计，数字电子钟是一种用数字显示秒、分、时的计时装置，由于数字集成电路技术的发展和采用了先进的石英技术，它使数字钟具有走时准确、性能稳定、携带方便等优点。

数字钟已成为人们日常生活中必不可少的必需品，广泛用于个人家庭以及办公室等公共场所，给人们的生活带来极大的方便。

在这里我们将已学过的比较零散的数字电路的知识有机的、系统的联系起来用于实际，来培养我们的综合分析和设计电路的能力。

关键词：电子钟；门电路及单次按键；琴键开关目录第一章引言----------------------------------------------------------------11.1 课题的背景、目的------------------------------------------11.2 课程设计的内容------------------------------------------1 第二章EDA与VHDL简介--------------------------------------------------22.1 EDA的介绍---------------------------------------------22.2 VHDL的介绍--------------------------------------------32.2.1 VHDL的用途与优点-----------------------------------------------------------------32.2.2 VHDL的主要特点----------------------------------------------------------------------2.2.3 用VHDL语言开发的流程------------------------------------------------------------ 第三章数字电子钟的设计方案------------------------------------------63.1秒脉冲发生器--------------------------------------------73.2可调时钟模块--------------------------------------------83.3校正电路------------------------------------------------83.4闹铃功能------------------------------------------------103.5日历系统------------------------------------------------11 第四章结束语---------------------------------------------------------------134.1致谢----------------------------------------------------144.2参考文献------------------------------------------------151引言随着科学技术的不断发展，人们对时间计量的精度要求越来越高。

VHDL数字时钟设计

VHDL数字时钟设计

VHDL数字时钟设计序⾔这个是我在做FPGA界的HelloWorld——数字钟设计时随⼿写下的，再现了数字钟设计的过程⽬标分析1. 时钟具有时分秒的显⽰，需6个数码管。

为了减⼩功耗采⽤扫描法显⽰2. 按键设置时间，需要对按键进⾏消抖3. 时分秒即为2个60进制计数器，⼀个24进制计数器。

模块设计综上所述，我采⽤模块化设计⽅法进⾏设计，绘制框图如下。

1. 时钟分频产⽣各个模块所需频率时钟。

2. 按键处理模块对按键信号进⾏消抖、变长脉冲为短脉冲等处理。

3. 时间控制模块产⽣时间信号或对时间进⾏设置。

4. 数码管驱动模块负责对时间信号BCD码译码为数码管的段码并且扫描输出到数码管。

下⾯对各个模块分别详细叙述时钟分频模块我打算把时钟分频模块做成“数控N分频器”，通过给分频器传⼊数值N来对时钟信号进⾏N分频。

得到的信号频率为原时钟信号的频率/N,占空⽐为1/N。

稍微考虑下其他模块所需时钟：按键处理模块100Hz ，时间控制模块1Hz，数码管驱动50Hz。

⽽输⼊时钟为33.8688MHz。

我不想传⼊的N数值过⼤，我打算先对时钟进⾏两次：第⼀次调⽤时钟分频模块得到1Mhz，第⼆次得到1Khz。

这样N的位数为10可以满⾜需求。

代码如下library IEEE;use IEEE.STD_LOGIC_1164.all;use IEEE.STD_LOGIC_UNSIGNED.all;entity ClkDiv isport(clk_i:IN STD_LOGIC;N_i: IN STD_LOGIC_VECTOR(9 DOWNTO 0);clk_o:OUT STD_LOGIC);end ClkDiv;architecture behavior of ClkDiv issignal count:STD_LOGIC_VECTOR(9 DOWNTO 0):="0000000001";signal clk_temp:STD_LOGIC:='0';beginprocess(clk_i)beginif(clk_i'EVENT and clk_i='1')thenif (count=N_i)thencount<="0000000001";clk_temp<='1';elsecount<=count+1;clk_temp<='0';end if;end if;end process;clk_o<=clk_temp;end behavior;仿真结果如下：2分频：输出信号为f/2Hz，占空⽐1：23分频：输出信号为f/3Hz，占空⽐1：3按键处理模块去抖动根据以往的经验，按键按下弹起电平会有⼀⼩段⽑刺，可能会引起电路误操作，所以要对按键进⾏消抖处理使变为⼲净的矩形信号。

VHDL电子时钟的设计

VHDL电子时钟的设计

VHDL电子时钟的设计VHDL（Very High Speed Integrated Circuit Hardware Description Language）是一种硬件描述语言，用于设计和模拟数字电路和系统。

在这篇文章中，我们将探讨VHDL电子时钟的设计。

设计一个VHDL电子时钟需要考虑以下几个方面：时钟的显示方式、时钟的时钟源以及时钟的控制逻辑。

首先，我们需要确定时钟的显示方式。

常见的电子时钟显示方式有7段LED显示和LCD显示。

在这里，我们选择使用7段LED显示。

7段LED 显示由7个LED灯组成，可以显示0到9的数字。

此外，还需要考虑到显示小时和分钟的两个时钟。

接下来，我们需要确定时钟的时钟源。

时钟源决定了时钟的精度和稳定性。

在VHDL设计中，常用的时钟源有晶体振荡器和时钟发生器。

晶体振荡器由晶体和振荡电路组成，可以提供非常精确和稳定的时钟信号。

时钟发生器则基于计数器和除频器的原理产生时钟信号。

根据实际需求选择合适的时钟源。

最后，我们需要设计时钟的控制逻辑。

控制逻辑决定了时钟的功能和操作方式。

在这里，我们将设计一个简单的时钟，包括设置时间、调节时间、显示时间和闹钟功能。

我们可以使用按钮和开关控制时钟的功能。

下面是一个VHDL电子时钟的示例设计代码：```vhdl--时钟显示模块entity ClockDisplay isportclk : in std_logic;reset : in std_logic;hours : in integer range 0 to 23;minutes : in integer range 0 to 59;alarm : in std_logic;seg7 : out std_logic_vector(6 downto 0) end entity ClockDisplay;architecture Behavioral of ClockDisplay is signal count : integer := 0;signal sec : integer := 0;signal disp_hours : integer := 0;signal disp_minutes : integer := 0;beginprocess (clk, reset)beginif reset = '1' thencount <= 0;sec <= 0;disp_hours <= 0;disp_minutes <= 0;elsif rising_edge(clk) thencount <= 0;sec <= sec + 1;elsecount <= count + 1;end if;end if;end process;process (sec, reset, hours, minutes, alarm)beginif reset = '1' thendisp_hours <= 0;disp_minutes <= 0;elsif rising_edge(sec) thenif alarm = '1' and hours = disp_hours and minutes = disp_minutes then--闹钟触发逻辑elsif sec = 59 thenif minutes = 59 thenif hours = 23 thendisp_hours <= 0;disp_minutes <= 0;elsedisp_hours <= hours + 1; disp_minutes <= 0;end if;elsedisp_hours <= hours;disp_minutes <= minutes + 1; end if;elsedisp_hours <= hours;disp_minutes <= minutes;end if;end if;end process;process (disp_hours, disp_minutes)begincase disp_hours is...end case;case disp_minutes is...end case;end process;end architecture Behavioral;```这个代码中，我们使用了两个进程来处理时钟的计时和显示逻辑。