数电卷2e

西南交通大学数字电子技术模拟试卷二一．填空题（共10 分，每空1分）1．逻辑函数C B AC AB F ++=的最小项之和(以A 为高位) = ∑m （ ），最大项之积=∏M （ ），其最简与-或表达式为 ，最简与非-与非表达式为 。

2．已知函数的对偶式为B A +BC D C +，则它的原函数表达式为 ，其原函数的反函数表达式为 。

3．用555定时器组成施密特触发器，当输入控制端C O 外接10V 电压时，其上、下门限电压值分别为 V 和 V 。

4．8位D/A 转换器当输入数字量10000000为5v 。

若只有最低位为高电平，则输出电压为 v ；当输入为10001000，则输出电压为 v 。

二．选择题（共5 分，每题1分，可能有多选） 1．逻辑变量的取值１和０可以表示 。

A.开关的闭合、断开B.电位的高、低C.真与假D.电流的有、无 2．当A 、B 、C 三个输入变量中有奇数个1时输出F 为1，否则F 为0，则F 的表达式为 。

A ． ABCB ．A+B+C ． A ⊕ B ⊕ CD ．A B C3．一个容量为1K ×8的存储器有 个存储单元。

A.8B.8KC.8000D.8192 4．石英晶体多谐振荡器的突出优点是 。

A.速度高B.电路简单C.振荡频率稳定D.输出波形边沿陡峭5．单稳态触发器的外接电阻R 、电容C 增大,则( )。

A ．输出脉冲宽度减小B ．输出脉冲宽度增大C ．输出脉冲幅度减小D ．输出脉冲幅度增大三．判断题，正确打√，错误的打×（共5 分，每题1分）1．若两个函数具有相同的真值表，则两个逻辑函数必然相等。

（ ）2．因为逻辑表达式A+B+AB=A+B 成立，所以AB=0成立。

（ ）3．组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。

（ ） 4．RAM 中的信息，当电源断掉后又接通，则原存的信息不会改变。

（ ） 5．D/A 转换器的位数越多，能够分辨的最小输出电压变化量就越小。

期末考试试卷（A）卷课程名称：适用年级/专业：试卷类别开卷（）闭卷（√）学历层次本科考试用时120分钟《考生注意：答案要全部抄到答题纸上，做在试卷上不给分》．．．．．．．．．．．．．．．．．．．．．．．．．．．一、填空题（每空2分，共20分）1.逻辑代数中三个最基本的运算是①、②和③。

2.逻辑函数F=A+B+C D的反函数F= ①，对偶式为②。

3.D触发器的特征方程为①，JK触发器的特征方程为②。

4. 型触发器克服了空翻现象。

5.构造一个模10计数器需要①个状态，②个触发器。

二、单项选择（每小题2分，共20分）（A）1、最小项AB C D的逻辑相邻最小项是A. ABC DB. ABC DC. ABC DD.A BC D（）2、若所设计的编码器是将31 个一般信号转换成二进制代码，则输出应是一组N=（C ）位的二进制代码。

A．3 B. 4 C. 5 D. 6（A）3、时序逻辑电路中一定是含A. 触发器B. 组合逻辑电路C. 移位寄存器D. 译码器（D ）4、在何种输入情况下，“或非”运算的结果是逻辑0。

A．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为1（B ）5、同步时序逻电路和异步时序逻电路比较，其差别在于后者A.没有触发器B. 没有统一的时钟脉冲控制C .没有稳定状态 D. 输出只与内部状态有关（）6、某移位寄存器的时钟脉冲频率为100KH Z，欲将存放在该寄存器中的数左移8位，完成该操作需要（）时间。

A.10μSB.80μSC.100μSD.800ms（D ）7、没有置0功能的触发器是A.RS-FFB.JK-FFC.D-FFD.T-FF（ ）8、一个4位二进制同步加法计数器用作分频器时，若计数脉冲的频率为=CPf160KHZ ，现需要20KHZ 的信号，取自A 、0Q 端的信号 B 、1Q 端的信号；C 、2Q 端的信号 D 、3Q 端的信号（ D ）9、为实现将D 触发器转换为T 触发器，图（一）的虚框内应是A. 或非门B. 与非门C. 异或门D. 同或门 图一（ D ）10、以下表达式中符合逻辑运算法则的是 A.C ·C=C 2 B.1+1=10 C.0<1 D.A+1=1三、证明与化简：（每小题5分，共15分）1、用公式法证明等式A B A B A AB +++B=1成立。

数字电子技术试题二一、选择题（每小题3分，共15分）1.十六进制数（3E ）H 对应的十进制数是 。

（A ）62 (B)60 (C)52 (D)502.逻辑函数F(A,B,C)=Σm(0,1,4,6)的最简“与非式”为 。

（A ）F= AC B A ∙ (B) F=C A B A ∙ (C) F=AC AB ∙ (D) F=C A B A ∙三.试用与非门设计一组合逻辑电路，其输入为三位二进制数，当输入中有奇数个1时输出为1，否则输出为0。

要求列出真值表，写出逻辑函数表达式，画出逻辑图（输入变量允许有反变量）。

（10分）四.已知用8选1数据选择器74LS151构成的逻辑电路如下图所示，请写出输出L 的逻辑函数表达式，并将它化成最简“与或”表达式。

（10分）五. （14分）（1）写出D ，T ，T ’三种触发器的特性方程，然后将D 触发器分别转化成T 和T ’触发器，画出连线图。

(2)有一下降沿触发的JK 触发器，已知CP ，J ，K 信号波形，画出Q 端的波形。

（设Q 的初始态为0）六.试分析以下同步时序逻辑电路，并写出分析过程。

（16分）“1”J t八.说明下图所示电路的名称。

计算电路的暂稳时间tw，根据计算的tw值，说明输入如图所示的触发信号是否合理。

（8分）数字电子技术试题二答案一、选择题（每小题3分，共15分）1.A；2.D；3.D；4.B；5.B。

二、（10分）（1）()()()CACBBACACBBAF+++=++=（2）真值表三、（10分）真值表（3分）2.ABCCBACBACBAABCCBACBACBAF⋅⋅⋅=+++=（4分）五、（14分）（1）RS 触发器 n1n Q R S Q +=+D 触发器D Q 1n =+ JK 触发器 n n 1n Q K Q J Q +=+T 触发器 n n 1n Q T Q T Q+=+T ′触发器 n 1n Q Q =+（2）（6分）六、（16分） （1） （2）（3）JtQK Q J Q+=+n11n 2n 1n 0n 1n 21n 1n 2n 01n 0Q Q Q Q Q Q Q QQ Q =+=+=+++n 20Q K =n12Q K =n21Q K =n12Q J =n21Q J =1J 0=Q 3Q 2Q 1Q 0 0000 0010 0001 0011 0100 0101 100001110110七、（9分） （1） （2）八、（8分）单稳态触发器1 1100 001()s50s 3.36101.03301.1RC 1.1t 6W μ<μ=⨯⨯⨯==-，所以触发器信号不合理。

《数字电路》试卷及答案一、【单项选择题】 ( 本大题共20 小题，每题 2 分，共40 分) 在每题列出的四个选项中只有一个选项是切合题目要求的，请将正确选项前的字母填在答题卷相应题号处。

1、关于钟控 RS触发器，若要求其输出“ 0”状态不变，则输入的RS信号应为（ A）。

[A] RS=X0[B] RS=0X[C] RS=X1[D] RS=1X2、以下各电路中，（ B）能够产生脉冲准时。

[A]多谐振荡器[B]单稳态触发器[C]施密特触发器[D]石英晶体多谐振荡器3、以下逻辑电路中为时序逻辑电路的是（C）。

[A]变量译码器[B]加法器[C]数码存放器[D]数据选择器4、同步时序电路和异步时序电路比较，其差别在于后者（B）。

[A]没有触发器[B]没有一致的时钟脉冲控制[C]没有稳固状态[D]输出只与内部状态相关5、当用专用输出构造的PAL设计时序逻辑电路时，一定还要具备有（A）。

[A]触发器[B]晶体管[C] MOS 管[D]电容6、能将输出端直接相接达成线与的电路有（C）。

[A] TTL 与门[B]或门[C]三态门[D]三极管非门7、 TTL 与非门的剩余脚悬空等效于（A）。

[A] 1[B] 0[C] Vcc[D] Vee8、以下哪一条不是除去竟争冒险的举措（B）。

[A]接入滤波电路[B]利用触发器[C]加当选通脉冲[D]改正逻辑设计9、主从触发器的触发方式是（D）。

[A] CP=1[B] CP上涨沿[C] CP 降落沿[D]分两次办理10、组合型 PLA 是由（ A）组成。

[A]与门阵列和或门阵列[B]一个计数器[C]一个或阵列[D]一个存放器11、以下四个数中，最大的数是（B）。

[A] (AF) 16[B] (001010000010)8421BCD[C] (10100000) 2[D] (198) 1012、触发器有两个稳态，储存8 位二进制信息要（B）个触发器。

[A] 2[B] 8[C] 16[D] 3213、以下门电路属于双极型的是（A）。

线密封线5、（4分）下图所示逻辑电路的输出逻辑函数表达式F=C A BC B A ++。

6、（3分）8选1数据选择器74HC151各输入端信号如下图所示，其输出F= 1 。

7、（3分）8位倒T 型电阻网络D/A 转换器，当电路输入的数字量为80H 时，输出电压O v =4V ，则当输入的数字量为 110000 时，输出电压O v =1.5V 。

8、（3分）A/D 转换器一般要经过取样、保持、量化 和 编码 这4个转换过程，取样时要满足取样定理，即max 2i s f f ≥。

9、（4分）实现两个二位二进制相加的加法器，所需ROM 的容量至少为 48 ，该ROM 有 4 条地址线， 3 条数据线。

10、（3分）一个存储容量为4K ×4的存储器有 214 个存储单元，若用该存储器构成32K ×8的存储系统，则需 16 片4K ×4的存储器。

FC B密封线11、（2分）用n个触发器组成的计数器，其最大计数模是n2。

二、用卡诺图法将下列逻辑函数化简为最简与或式（10分）CBDBCABDDABCF+++=解：最简与或式DBCBABF++=三、（6分）时序电路及输入波形如图所示，写出其激励方程和状态方程，并画出输出Q端的波形。

设触发器初态为“0”。

解：激励方程QD=状态方程nn QQ=+1Q端的波形如上图所示。

密封线四、（16分）设计一个三输入的组合逻辑电路，当输入的二进制码小于5时，输出为0，大于等于5时，输出为1。

要求：（1）列出真值表；（2）写出逻辑函数的最简与或式；（3）用非门和与非门实现该电路；（4）用74HC138实现该电路。

解：（1）真值表:设输入A、B、C，输出F密封线（2）逻辑函数的最简与或式；ACABABCCABCBAF+=++=（3）用非门和与非门实现ACABACABF⋅=+=用非门和与非门实现该电路的逻辑图如下图（a）所示（4）用74HC138实现A、B、C从A2、A1、A0输入，令0,1123===EEE765765765YYYmmmmmmABCCABCBAF⋅⋅=⋅⋅=++=++=用74HC138实现该电路的逻辑图见下图（b）图（a）图（b）五、（20分）分析下图所示的时序逻辑电路，写出其激励方程、状态方程和输出方程，画出其状态转换表、状态转换图，并说明电路实现的逻辑功能。

数字电子技术基础试题（一）一、 填空题：（每空1分，共10分）1. （30. 25） 10 = （ ） 2 = （ ） 16。

2 .逻辑函数 L = + A+ B+ C +D = o3 .三态门输出的三种状态分别为：、和。

4 .主从型JK 触发器的特性方程二。

5 .用4个触发器可以存储位二进制数。

6 .存储容量为4KX8位的RAM 存储器，其地址线为条、数据线为条。

二、 选择题：（选择一个正确的答案填入括号，每题3分，共30分） 1•设图1中所有触发器的初始状态皆为0,找出图中触发器在时钟信号作用下,输出电压波形恒 为0的是：（）图。

图12. 下列儿种TTL 电路中，输出端可实现线与功能的电路是（）。

A 、或非门B 、与非门C 、异或门D 、OC 门3. 对CMoS 与非门电路，其多余输入端正确的处理方法是（）。

A B C DA、通过大电阻接地（＞1.5KΩ）B、悬空C、通过小电阻接地（＜1KΩ）D、通过电阻接V CC4.图2所示电路为Ill 555定时器构成的（）。

A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（）。

图2A、计数器B、寄存器C、译码器D、触发器6.下列儿种A/D转换器中，转换速度最快的是（）。

图2A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7.某电路的输入波形U I和输出波形U 0如图3所示，则该电路为（）。

图3A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8.要将方波脉冲的周期扩展10倍，可釆用（）。

A、10级施密特触发器B、10位二进制计•数器C、十进制计数器D、10位D/A转换器9、已知逻辑函数与其相等的函数为（）。

A、B、C、D、10、一个数据选择器的地址输入端有3个时，最多可以有）个数据信号输出。

（A、 4B、 6C、8D、16三、逻辑函数化简（每题5分，共10分）1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D,约束条件：A C + A CD+AB=0四、分析下列电路。

1．将二进制数化为等值的十进制和十六进制：(1100101)2=( 101 )10=( 65 )162．写出下列二进制数的原码和补码：(-1011)2=( 11011 )原=( 10101 )补3．输出低电平有效的3线–8线译码器的输入为110时,其8个输出端07~YY的电平依次为 10111111 。

4．写出J、K触发器的特性方程：QKQJQ+=*；5. TTL集电极开路门必须外接__上拉电阻______才能正常工作。

1．余3码10001000对应的8421码为（A ）。

A．01010101 B.10000101 C.10111011 D.111010112.使逻辑函数)')(')(''(CACBBAF+++=为0的逻辑变量组合为( D )A. ABC=000B. ABC=010C. ABC=011D. ABC=1103．标准或-与式是由（ C ）构成的逻辑表达式。

A．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与 4. 由或非门构成的基本R、Ｓ触发器，则其输入端R、S应满足的约束条件为（ B ）。

Ａ. R+S=０Ｂ. RS=０Ｃ. R+S=１Ｄ.RS=１5．一个8选一数据选择器的地址输入端有（C ）个。

A.1B.2C.3D.86．RAM的地址线为16条，字长为32，则此RAM的容量为（ D ）。

A．16×32 位 B. 16K×32位 C. 32K×32位 D.64K×32位7．要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为（D ）。

A．JK=00 B. JK=01 C. JK=10 D. JK=118. 用８个触发器可以记忆（ D ）种不同状态．A．8 B．16 C．128 D．2569. 多谐振荡器可以产生下列哪种波形( B )A.正弦波B.矩形脉冲C.三角波D.锯齿波10．输出在每个时钟周期翻转一次的触发器是（ A ）。

课程名称：《数字电子技术》（本卷满分100分，考试时间120分钟）一、填空题（本大题共11题，每空2分，共32分）1. （90.7）10=（ ）8421BCD =（）余3码。

2. 满足输入全为1，输出才为0的逻辑关系有 。

3. 1位数值比较器，比较结果为A>B 时，输出F= 。

4. 74148是8线-3线优先编码器，编码输入7I 的优先级别最高，0I 优先级别最低。

当使能端有效，6I =5I =0，其余编码输入端为1时，编码输出2F 1F 0F =。

5. TTL 与非门多余输入端的处理方法是 。

6. TTL 与非门的灌电流负载发生在输出 电平情况下，负载电流越大，则输出电平越高。

7. TTL 三态门的三种可能的输出状态分别是 、 和 。

8. 时序电路一般由 和 两部分组成。

9. 要存储16位二进制信息需要 个触发器。

10. 有一个移位寄存器，高位在左边，低位在右边，欲将存放在该移位寄存器中的二进制数乘上十进制数8，则需将该移位寄存器中的数左移 位，需要 个移位脉冲。

11. TTL 电路如图所示，输出端表达式为P 2= 。

二、选择题（本大题共5题，每小题2分，共10分）1. 触发器的1状态指的是Q 和Q 分别为（）。

A.0,0B.1,1C.0,1D.1,0 2. 下列触发器中对输入信号有约束条件的是（ ）。

A.基本RS 触发器 B.主从JK 触发器 C.边沿D 触发器 D.T 触发器3. 以下关于时序逻辑电路的描述不正确的是（ ）。

A. 电路在任意时刻的输出与该时刻的输入信号有关 B. 输出与电路的原状态有关C. 仅仅由逻辑门电路组成的电路不是时序逻辑电路D. 含有从输出到输入的反馈回路4. 同步计数器和异步计数器比较，同步计数器的显著优点是（ ）。

A.工作速度高B.触发器利用率高C.电路简单D 不受CP 时钟控制.5. 在下列电路中，不属于时序逻辑电路的是（ ）。

A.计数器B.寄存器C.全加器D.分频器三、计算题（本大题共2题，共13分）1. （8分）用卡诺图化简函数F(A,B,C,D)=∑m （5,6,8,10）+∑d （0,1,2,4,13,14，15），写出其最简与-或表达式和或-与表达式。

数字电子技术模拟试题二一、填空题（本大题共小题，每题分，总计分）1、（F8） 16=（ ______________ ）10=（_______________________ ）2 ;（127） io若编成8421 BCD 码为（____________________ ）SQBCD，若编成余3码应该是（_________________________ ）余3码。

2、5个变量可构成___________ 个最小项，全休最小项之和为_________ o3、若要求DAC电路的分辩率达到千分之一，则至少应选用______________ 位二进制输入代码的转换器。

4、函数F=7 +乔+ 4（C + D）,其反函数札___________________________ ；对偶式F= ___________________________ o5、优先编码器74LS148输入为lo-I?,输出为壬2、Yi ＞仇。

当使能输入^S = 0 ,11 =15 =16 = 0，其余输入端为1 时，Y2Y I Yo应为 ________ 一—o 6、将D触发器的D端与它的Q端连接，假设Q （t） =0,则经过100个脉冲作用后，它的状态Q为__________________ 。

7、R-S触发器有_________ 个稳态，它可记录 _________________ 位二进制码。

若存储一个字节的二进制信息，需要_______________ 个触发器。

8、组合电路与时序电路的主要区别是_______________________________ o9、____________________________________________________________ 要构成5进制计数器，至少需姜—个触发器,其无效状态有________________ 个。

10、__________________________________________________ 如果对72个符号进行二进制编码，则至少需要__________________________ 位二进制数。

《数字电子技术基础》试卷一一填空题(22分每空2分)1、A 0 , A 1 ________ 。

2、JK触发器的特性方程为：。

3、单稳态触发器中，两个状态一个为态，另一个为态.多谐振荡器两个状态都为态，施密特触发器两个状态都为态.4、组合逻辑电路的输出仅仅只与该时刻的有关，而与无关。

5、某数/模转换器的输入为8位二进制数字信号(D7~D0)，输出为0〜25.5V的模拟电压。

若数字信号的最低位是“1其余各位是“0”则输出的模拟电压为。

6、一个四选一数据选择器，其地址输入端有个。

二、化简题(15分每小题5分)用卡诺图化简逻辑函数，必须在卡诺图上画岀卡诺圈1) Y (A,B,C,D ) =Em (0,1,2,3,4,5,6,7,13,15)2) L(A, B,C,D) m(0,13,14,15) d(1,2,3,9,10,11)利用代数法化简逻辑函数，必须写岀化简过程3)F(A,B,C) AB ABC A(B AB)三、画图题(10分每题5分)据输入波形画输岀波形或状态端波形(触发器的初始状态为0)1、AJLBB丁L2、rLrmrLHT1 ~h 1< [i ~~i~■四、分析题(17分)1、分析下图，并写岀输岀逻辑关系表达式，要有分析过程(2、电路如图所示，分析该电路，画出完全的时序图，并说明电五、设计题（28分）1、用红、黄、绿三个指示灯表示三台设备的工作情况：绿灯亮表示全部正常；红灯亮表示有一台不正常；黄灯亮表示两台不正常；红、黄灯全亮表示三台都不正常。

列岀控制电路真值表，要求用74LS138和适当的与非门实现此电路（20分）2、中规模同步四位二进制计数器74LS161的功能表见附表所示；请用反馈预置回零法设计一个六进制加法计数器。

（8分）六、分析画图题（8分）画岀下图所示电路在V作用下，输岀电压的波形和电压传输特性74LS138功能表如下:2 / 26（勿74LS161功能表 清零 预置 使能 时钟 预置数据输入 输出 RD LDEP ETCPD C B AQ D Q C Q B Q A L XX X X XXXXL L L L H L X XT D C B AD C B A H H LXX XXXX 保 持 HH X LX XXXX 保 持 HHH HTXXXX计 数《数字电子技术基础》试卷一答案一、 填空题（22分每空2分）n 1nn1、A ，A2、Q JQ KQ3、稳态，暂稳态，暂稳态，稳态4、输入，电路原先状态5、0.1V6、两二、 化简题（15分 每小题5分）1) Y (A,B,C,D ) =Em (0,1,2,3,4,5,6,7,13,15) = A BDG1 G 2A G 2BC BAY 0Y 1Y 2Y 3Y 4Y 5Y 6Y 7 X H X X X XHHHHHHHHXX HX X XHHHHHHHHL XX XXXHHHHHHHHH L LL L L LHHHHHHHLL H HLHHHHHH H L LL H L HHLHHHHHLHHHHHLHHHHH L LH L L HHHHLHHH H L LH LH HHHHHLHH H L LH HLHHHHHHLHH L LH HHHHHHHHHLH L LH L L输 入输出2)L(A,B,C,D) m(0,13,14,15) d(1,2,3,9,10,11) AB AD AC3)F(A,B,C) AB ABC A(B AB) A B BC AB AB A B BC A 0 三、画图题（10分每题5分） 1、n2、 rA 1钉厂LTLrLTLRr 1 U1―r丁 H ： ■ ： um四、分析题（17分）1、（6 分） L A B2、（11 分） 五进制计数器12 34 5 67 8 9.JWWWWL五、设计题（28分） 1、(20 分) 1 ）根据题意，列岀真值表 由题意可知，令输入为 A 、B 、C 表示三台设备的工作情况,A B C R Y G 0 0 01 1 0 00 10 1 0 0 1 0 0 1 0 0 1 1 1 0 0 1 0 0 0 1 0 1 0 1 1 0 0 11 0 1 0 0 11 10 0 1“1”表示正常，“0”表示不正常，令输岀为 R ，Y ，G 表示红、黄、绿二个批示灯的状态，“1”表示亮，“0”表示灭。